具有双层浮栅的eprom单元的制作方法

专利名称：具有双层浮栅的eprom单元的制作方法
具有双层浮栅的EPROM单元
背景技术：
可编程只读存储器(PROM)芯片是众所周知的，并且被广泛应用 到各种计算机设备中。常规的PROM芯片包括形成行和列的金属导体网 格。该行和列被形成在芯片中由介电层隔开的不同层上，并且最初包括 将各个行/列交叉点互相连接的导电熔丝。每个交叉点提供1比特位 (bit)。为了编程该芯片，将相对较高的电流选择性地路由到特定的熔 丝以使得它们烧断。在该电路的二进制逻辑中，仍然保存有熔丝的交叉 点的值为1,而那些熔丝烧断的交叉点的值为0。
修正类型的PROM芯片也是已知的。N ( negative )沟道金属氧化 物半导体(NMOS)芯片被研制出来，其允许单独地而不是在阵列中寻 址比特位，并且使用不同的熔丝技术。这种非标准PROM芯片^:用于喷 墨打印头等设备中。虽然与标准PROM技术有不同，但是基本上是以相 同的方式来编程和使用NMOS芯片。熔丝被选择性地烧断以将每个比特 位编程为预期的二进制状态。
以这种方式编程和使用ROM芯片有一些缺点。如果最初没有正确 对芯片编程，就没有办法来修正它，那么该芯片就必须被丟弃。此外， 熔丝相对较大并且不可靠。例如在喷墨打印头电路中，熔丝会在编程期 间破坏该喷墨孔层，并且在熔丝烧断后，该熔丝的金属残骸会掉落在墨 水中导致笔尖(pen)堵塞或者打印质量变差。
近年来，还研发出了电可编程只读存储器(EPROM)设备。与典 型的PROM芯片不同，EPROM芯片不包含熔丝。与典型的ROM芯片 相似，EPROM包括行和列的导电网格。每个交叉点的单元具有两个栅 极(gate),其通过作为电介质的薄氧化层相互分隔。该栅极之一称为 浮栅(floating gate )，另 一个称为控制栅或输入栅。该浮4册到该4亍的唯 一链接是通过控制栅。空(blank) EPROM的所有栅极是完全打开的， 每个单元的值被设定为1。也就是说，该浮栅最初完全没有电荷，使得 该阈值电压较低。
为了4吏该比特位的值变为0,向该控制4册和漏极(drain)施加编程 电压(例如10-16伏)。该编程电压将激励电子吸引到浮栅，从而增
加该阈值电压。该激励电子穿过并俘获到该薄氧化层的另一侧上，向其 施加负电荷。这些负电荷电子作为该控制栅和浮栅之间的势垒作用。在
该EPROM单元使用期间，单元传感器监视该单元的阈值电压。如果该 阈值电压较低(低于阈值水平)，则该单元的值为1。如果该阈^直电压 较高(高于阈值水平)，则该单元的值为0。
因为EPROM在每个交叉点有两个栅极，所以与标准NMOS或 PROM芯片相比，EPROM芯片需要增加额外的层。因此，虽然可以通
缺点，^是该EPR(^)M单元的使用或者需要为该芯片提供额外的层而增 加了该芯片的成本和复杂性，或者需要提供单独的EPROM芯片。


根据以下说明并结合附图可以清楚本发明的各种特征和优点，它们
通过示例的方式说明了本发明的特征，其中 图1A是一种典型EPROM晶体管的示意图； 图1B是一种典型EPROM晶体管的可选示意图； 图2是示出了 一种典型EPROM芯片中的电路层的截面图； 图3是示出了一个喷墨打印头电路实施例中的层的截面图； 图4是能够用于图3所示电路层中的一个EPROM晶体管实施例的
示意图5是用于编程图4的EPROM晶体管的电路的示意图6是结合到改进层EPROM晶体管的实施例中的EPROM阵列的
示意图。
具体实施例方式
现在将对附图所示的典型实施例进行说明，这里将使用特定的语言 描述相同部件。然而可以理解这不是对本发明的范围的限制。相关领域 的技术人员在本说明书的基础上所作出的对这里所述的发明特征的变 体和进一步修改，以及如这里所述本发明的原理的其他应用，都净皮^人为
是在本发明的范围之内。
发明人认识到可以使用电可编程只读存储器或EPROM来去除例如 在喷墨打印头和其他应用中的NMOS电路中的熔丝。EPROM单元不包
含熔丝，并且相对于NMOS比特位具有多个优点。
图1A和1B示出了 EPROM单元或比特位10的两个不同的示意图。 EPROM单元一般包括输入栅12 (也称为控制栅)，浮栅14,以及包括 源极18和漏极20的半导体衬底16。如图1B所示，该衬底具有于分别 与源极和漏极相邻的N +掺杂区，和在它们之间的p掺杂区22。该控制 栅和浮栅通过它们之间的介电材料24电容耦合到一起，从而控制栅电 压耦合到该浮栅。在浮栅14和半导体衬底16之间还设置有另一介电材 料层26。
漏极20上的高电压偏置产生高能"热"电子。控制栅12和漏极之 间的正电压偏置将这些热电子中的一些拉到浮栅14上。由于电子净皮拉 到该浮栅上，所以该单元的阈值电压，也即使得该栅极/漏极传导电流 所需的电压，会增加。如果有足够的电子被拉到该浮栅上，那么这些电 子将会阻挡电流流动以使得该阈值电压最终增加到超过所需阔值电压 (例如该电路的工作电压)的水平。这将导致该单元在该电压电平阻挡 电流，从而将该单元的工作状态从1变为0。在对该单元编程后，在正 常工作期间使用单元传感器(未示出)来检测该EPROM单元的状态。
因为EPROM单元在每个比特位位置包括两个栅极，所以这些芯片 需要比PROM或NMOS芯片更多的层。如图2所示是一种典型EPROM 芯片30的层的截面图。在半导体硅衬底32上面设置的是栅氧化层36。 在该栅氧化层上面设置的是多晶硅材料38,其中形成浮栅(图1中的 14)。当被正确掺杂时，该多晶硅材料作为导体工作。该栅氧化层36 作为浮栅和半导体衬底之间的介电层(图1中的26)工作。
在该浮栅层上面设置的是另 一栅氧化材料层40,其提供了另 一介电 层，在其上面是另一多晶硅层42，其中形成控制栅(图1中的12)。 在该控制栅层上面设置的是被另一介电层46分隔的一个或多个金属层 44、 48。该金属层为该EPROM电路提供行和列线，并且形成该控制栅、 漏极和该电路其他部件之间的各种电连接。
典型EPROM电路中的这些电路层与典型PROM电路(例如用于喷 墨打印头中的)中发现的层形成对比。图3给出了喷墨控制PROM芯片 50中的层的截面图。该芯片包括半导体衬底52，在其上面是氧化层54 (例如二氧化硅，Si02)，然后是多晶硅层56,介电层58,然后是金属 l层60和金属2层64，这些金属层被介电层62分隔。 该两个金属层60、 64为该电路和其他电路连接提供4亍和列线。显 然地，该层结构中缺少形成EP ROM单元所需的额外的多晶硅层和4册电 介质。在这种电路中实现EPROM的前期尝试集中在增加额外的处理步 骤以增加另外的浮栅和栅电介质。另 一个选择是增加 一个单独的 EPROM芯片。这两个选择都增加了复杂性和成本。
有利地，发明人研发出了一种使用这种PROM芯片中的层提供 EPROM功能的结构和方法，而不需要增加处理层和成本。如图4所示 是使用图3所示的喷墨笔尖控制芯片的已有层设计和制造的EPROM比 特位70的示意图。这种结构通过在金属1层60和金属2层64之间形 成电容耦合来实现EPROM。在该金属1和金属2层中形成平行相对的 电容偏板。在金属2层中形成的该板构成控制栅。由于这种结构，该层 中的电压被电容耦合到金属1层。
在多晶硅层56中形成另一相似的平行结构。金属1层下方的介电 层58中的断点(break)被形成以使得金属1层与多晶硅层中的该平行 结构互相电连接。从而金属1层和该多晶硅层一起构成浮4册72，其通过 介电层54与该硅衬底分隔。利用这种结构，提供EPROM单元所需的控 制栅/浮栅结构。
如本说明书中所使用的，术语"金属1"层总是指与该浮栅相关的 金属层，术语"金属2"层是指与该控制栅相关的顶部金属层。然而， 可以理解，如权利要求中使用的术语"第一金属层"和"第二金属层" 可以基于该权利要求的方面而互换。例如，当从上到下描述该EPROM 单元时(从控制栅开始)，与该控制栅相关的金属层(金属2)将被称 为"第一金属层"，与浮栅相关的金属层(金属1)将被称为"第二金 属层，，。相反，如果从衬底开始向上描述该单元，则"第一金属层，，的 名称将会对应于金属l,"第二金属层"将是指金属2。
金属l和金属2层之间的电容可以相对较高。发明人使用碳化硅/ 氮化硅材料用于该介电层62,使其具有大约6-7的中等程度高的介电 常数。因此，该金属1和金属2层之间的电容可以在大约1.5xl(T16F/|Lim2 的范围内。通过这一范围内的电容，发明人测试了该金属1和金属2的 电容器板每个都具有大约400 iLin^到大约2500 nn^的面积的结构。这些 测试显示出了 0.37 pF到0.6 pF的总电容。
图5中提供了用于编程该EPROM晶体管70的电路的示意图。与典型的EPROM单元相似，通过向控制栅64和漏极74施加电压脉沖来 编程该EPROM单元。这是为了向浮栅72提供足够数量的热电子。我们 希望该源极和漏极之间的电压接近于该电路的击穿电压(breakdown voltage)。该击穿电压是该晶体管开始与低于阈值电压的栅极(零伏的 栅极)导通的(漏极)电压。在一个实施例中，发明人在大约16土1V的 电压对EPROM电路编程，其中该电路的击穿电压为15伏。
在图5的电路中，控制栅64通过电阻器78 (具有例如100欧姆的 电阻)连到漏极74以限制该击穿电压。此外，该沟道(栅极)长度的 物理大小，也即在两个栅极下的沟道的长度，可以-故控制以改变该击穿 电压。例如，栅极长度变窄将会降低击穿电压。在一个实施例中，为此 目的，发明人使用3.0|um到3.5|Lim的栅极长度来代替4|um。
该编程所需的时间是该浮栅电压、被吸引到该浮栅的热电子数量、 预期的阈值电压变化、总栅极结构电容和该栅氧化层(衬底和浮栅之间 的氧化物)的厚度的函数。该栅氧化层厚度决定了能够到达该浮^f册的高 能热电子的百分比。在一个实施例中，该浮栅电压在5伏到12伏的范 围内，但是也可以使用其他电压范围。该浮栅电压取决于控制栅上的电 压以及金属1和金属2层的耦合比。虽然对任何栅氧化层厚度将提供预 期的热电子，但是有时该栅氧化层的厚度对于给定的芯片结构是固定 的。例如，在一个打印头控制芯片的实施例中，该栅氧化层的厚度被固 定在700A。
当在接近于击穿电压以更高的电流完成编程时，在编程期间提供的 该热电子数量会更高。在一个实施例中，发明人利用25mA的电流进行 编程，但是也可以使用其他电流。发明人还考虑了例如20mA的编程电 流，并且也可以使用其他电流。发明人使用的阈值电压范围是3伏到7 伏，但是也可以使用其他阈值电压范围。在上述参数下，发明人发现可 以使用10毫秒的编程时间。然而，也可以使用不同的编程时间，特别 是当上述各种参数变化时。例如，该编程时间可以从小于100 's到多达 几秒钟(例如4秒)。
该EPROM单元的读取是通过使用该电路中某处的单元传感器(未 示出)检测该阈值电压来实现的。检测该阈值电压可以通过设定该4册极 /漏极电压和测量对应的电流，或者通过设定该电流和测量该电压来实 现。发明人发现该EPROM单元的导通电阻(R。n)在编程前后以大约为
2的因子变化。
发明人在实验室环境下制造和测试了这种EPROM单元。在测试设 置中，制造了改进的单元来监视浮栅电压。向该栅极和漏极施加电压脉 冲以将该EPROM单元编程到预期的阈值电压。为了测试该单元^r测该 栅极电压，第二探测晶体管(未示出)的栅极被连接到该EPROM单元 的浮栅。这就使得该检测晶体管的栅极电压与该浮栅电压相同。该第二 晶体管的导通电阻(R。n)与该栅极电压成比例。通过监视该第二晶体管 的导通电阻，可以确定该浮4册电压。
图6所示是可以使用这里所述的改进层的EPROM单元生产的 EPROM阵列80的部分示意图。在该阵列中，EPROM单元82被布置在 行和列中。该EPROM单元82的栅极92全都被连到输入电压Vin (标记 为93)。该EPROM单元的漏极83全都通过线90a、 90b等连到一起， 电阻器94串联到Vh以控制电流。该EPROM晶体管的源极85被连到 行晶体管96的漏极，其通过它们的源极连接到列晶体管98a、 98b的漏 极。该行晶体管96和列晶体管98允许选择特定的EPROM单元进^f亍编 程和读取。
连接到所有行的栅极的行线84a、 84b选择给定行中的晶体管96。 在给定列中的所有行晶体管96的源极被连接到该列的列晶体管98的漏 极。每个列晶体管98a、 98b的栅极通过列线(未示出)连接到电压源 (未示出)。该列晶体管98a、 98b的源极连接到公共电压例如接地。 为了编程单元，通过对一条行线(例如84a)和一条列线(例如到列晶 体管98a的栅极)施加电压来选择该单元，然后施加具有相对高的电压 Vm (例如16V)的脉沖。为了检测该单元的状态，以同样的方式施加更 低的输入电压Vm脉冲(例如5V),并且监视电流。在该阵列中，除了 在编程时之外，没有高电压跨过该EPROM晶体管的漏极到源极。有利 地，没有漏极-栅极电压耦合问题，因为该EPROM晶体管的漏极和栅 才及一起开关。
发明人发现该行选择晶体管96的尺寸是很重要的，因为它们必须 处理例如20mA、 25mA或更高的编程电流。为此，发明人使用了宽度 为150 iLim的行选择晶体管。很显然，对于更低的编程电流可以使用更 小的尺寸，对于更高的电流将需要更大的尺寸。
在工作中，行信号导通该行中的所有行控制晶体管96。列信号导通
被选择的列控制晶体管98。然后施加输入电压Vin,只有那些行和列晶 体管都被导通的单元将具有跨过它的全部电压。所有其他单元都会使得 该EPROM晶体管的源极浮置。也就是说，该EPROM晶体管的源极不 会被驱动到任何固定电压，而是只会浮置到另一终端的电压。在该 EPROM晶体管两端没有电压。除了行和列控制晶体管，还可以为每个 EPROM单元提供单个控制晶体管。这种结构将为每个单元提供一条控 制线，通过单独的控制晶体管来控制每个EPROM单元的工作。这种结 构将具有更大的物理尺寸，但是将更直接地与当前用于熔丝的一些控制
方案相对应。
发明人以上述方式设计了一种用于在喷墨打印头中提供笔尖ID比 特位的2x10的EPROM阵列。在这种结构中，可以通过该电^各的移位 寄存器提供行和列信号。也就是说，除了单独驱动该行和列线，还可以 将各个值移位到移位寄存器中，并且根据该移位寄存器的输出进行驱 动。该移位寄存器寻址该2x10阵列的行和列选择。半导体设计领域的 技术人员将会清楚，可以以各种方式来配置该电路的几何结构。
发明人基于上述设计制造和编程了 4比特位的阵列。在编程后，该 EPROM单元保持它们的电荷达一年以上。
这里所述的改进层EPROM单元的可靠性和寿命取决于多个因素。 因为该提供浮栅和栅介电结构的层与典型用于EPROM电路中的层相比 具有不同的类型和厚度，所得到的设计的 一些方面会影响其鲁棒性 (robustness)。例如，参照图3和4以及上述材料，用于该EPROM单 元70的控制栅64和浮栅72比常规EPROM电路中的对应结构更大。这 其中有一部分是因为该分隔控制栅和浮栅的介电层62具有相对较高的 电介质厚度。更大的栅结构更可能发生层之间的泄漏，并且会影响该浮 栅上的电荷的寿命。
此外，层的平坦度会影响它们的性能。层表面的轻微波动和不同层 厚度的变化会导致该层之间的电荷集中和泄漏。例如，在利用图3所示 的PROM芯片的层配置的笔尖控制电路中，该多晶硅层56和相邻介电 层54、 58的厚度和平坦度对于该PROM电路的工作并不重要。这个因 素影响了应用到这些层的形成中的质量控制水平。然而，在EPROM电 路中，这些因素具有更大的影响。
然而，当能够容忍更低水平的可靠性时，这种结构是有用的，而不需要增加质量控制。这对于喷墨笔尖是对的。喷墨笔尖的设计寿命通常 是大约18个月，主要是因为墨盒通常是在制造后不久就售出，并且还
因为笔尖到那时就-陂用光了。因此，如果EPROM单元能够在那个时间 周期内可靠地保持它们的电荷，那么该设备不正常工作的可能性就会很 小。然而，这种结构可以有效地用于其他应用中，其中通过对该层的平 坦度和厚度进行更多的控制以期望得到更高的可靠性。
这里公开的EPROM结构可以代替许多类型电路中的熔丝而不需要 增加处理层和成本。这种结构提供了比传统EPROM单元更大但是小于 熔丝的单元。以这种方式配置的EPROM单元还可以用于其他目的。由 于该浮栅上的电荷是累积的，所以这种结构可以用于存储累积的数量。 例如，在喷墨打印头中，EPROM单元可以净皮连续重编程以追踪打印出 的页数或用于其他目的。由于对EPROM单元的编程改变了该单元的阈 值电压，所以对于这些单元的连续编程可以用于控制^t拟电路，例如产 生可变时间延迟。其他应用也是可能的。
可以理解，上述布置是对于本发明原理的应用的示例-说明。本领域 技术人员将会清楚，可以作出很多修改而不脱离如权利要求中所述的本 发明的原理和概念。
权利要求
1.一种EPROM单元，包括半导体衬底，具有源极区和漏极区；浮栅，设置成与该源极区和漏极区邻近并且通过第一介电层与该半导体衬底分隔，该浮栅包括与第一金属层电互连的半导体多晶硅层；和控制栅，包括第二金属层，通过设置在它与第一金属层之间的第二介电材料电容耦合到该第一金属层。
2. 根据权利要求1所述的EPR0M单元，其中该第一介电材料包括 二氧化硅。
3. 根据权利要求1所述的EPR0M单元，其中该第二介电材料包括 碳化硅/氮化硅。
4. 根据权利要求1所述的EPR0M单元，其中该第一和第二金属层 具有大约1. 5xl0—16 F/.m2的电容。
5. 根据权利要求1所述的EPROM单元，其中该半导体多晶硅层被 掺杂以具有大约每平方30欧姆的电阻。
6. 根据权利要求1所述的EPROM单元，还包括设置在该半导体多 晶硅层和第一导电金属层之间的第三介电层，该第一导电金属层通过在 该第三介电层中形成的间隙接触该半导体多晶硅层。
7. 根据权利要求1所述的EPROM单元，其中该单元的浮栅电压在 大约5伏到大约12伏的范围内。
8. 根据权利要求1所述的EPROM单元，其中该单元的阈值电压在 大约3伏到大约7伏的范围内。
9. 根据权利要求1所述的EPROM单元，其中施加到该浮栅上的编 程电荷是累积的，从而可以对该单元连续充电以存储累积值。
10. 根据权利要求1所述的EPROM单元，其中该单元被配置成提供 大约25毫安的编程电流。
全文摘要
一种EPROM单元(70)，包括半导体衬底(52)，具有源极区和漏极区(76，74)；浮栅(72)，包括与第一金属层(60)电连接的半导体多晶硅层(56)；和控制栅(64)，包括第二金属层。该浮栅(72)被设置成与该源极区(76)和漏极区(74)邻近并且通过第一介电层(54)与该半导体衬底(52)分隔，并且该控制栅的第二金属层(64)通过设置在它们之间的第二介电层(62)电容耦合到该第一金属层(60)。
文档编号H01L29/788GK101346801SQ200680049088
公开日2009年1月14日 申请日期2006年7月27日 优先权日2005年10月31日
发明者T·L·本杰明 申请人:惠普开发有限公司