非易失性存储器的电压控制电路及其控制方法
【技术领域】
[0001]本发明涉及一种电子电路，更具体地说，本发明涉及一种非易失性存储器的控制电路及其控制方法。
【背景技术】
[0002]浮栅晶体管由于其在断电情况下仍能保存电荷的能力而被广泛应用于FLASH(闪存)、EPR0M(可擦可编程只读存储器)和EEPR0M(电可擦可编程只读存储器)等NVM器件(非易失性存储器)中。当浮栅晶体管作为存储单元时，为了实现对该存储单元的编程、擦除以及读取功能，通常需要在浮栅晶体管的各个端口叠加具有不同电压值的电压信号。这些电压信号的电压值通常相差较大，差值甚至可能达到电源电压的三倍或更多。若是采用普通的电压控制电路来得到这些电压信号，则不免需要采用高压工艺，大大提高了电路成本。
[0003]因此，有需要提出一种可采用低压工艺实现的电压控制电路给浮栅晶体管提供读写电压信号。
【发明内容】
[0004]考虑到现有技术的一个或多个技术问题，提出了一种电压控制电路及其控制方法。
[0005]根据本技术的实施例，提出了一种非易失性存储器的电压控制电路，所述非易失性存储器包括具有浮栅晶体管的存储单元，其特征在于，所述电压控制电路具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端接收供电电源信号，所述第二输入端接收参考地信号，基于所述供电电源信号和参考地信号，所述第一输出端输出第一电源信号，所述第二输出端输出第二电源信号，其中所述第一电源信号的电压值为供电电源信号的电压值的两倍，所述第一电源信号的电压值与所述第二电源信号的电压值的最大差值为供电电源信号的电压值的三倍。
[0006]根据本技术的实施例，还提出了一种非易失性存储器，包括前述的电压控制电路，其特征在于，所述存储单元包括:第一浮栅晶体管，具有源极、漏极和栅极；以及第二浮栅晶体管，具有源极、漏极、栅极，所述源极和漏极耦接在一起，形成控制端，所述栅极与第一浮栅晶体管的栅极耦接在一起；其中，存储单元在擦除时，所述第一浮栅晶体管的源极和漏极接收第一电源信号，所述第二浮栅晶体管的控制端接收第二电源信号。
[0007]在一个实施例中，所述非易失性存储器还包括信号转换电路，所述信号转换电路包括:第一电平电路，具有电源端和接地端，所述电源端接收供电电源信号，所述接地端接收参考地信号；第二电平电路，具有电源端和接地端，所述电源端接收第一电源信号，所述接地端接收供电电源信号；其中，所述第一电平电路将第一逻辑信号转换成第一逻辑转换信号输出至第二电平电路，所述第二电平电路将第二逻辑信号转换成第二逻辑转换信号输出至第一电平电路，并且所述第一逻辑转换信号和第二逻辑转换信号的电压值与供电电源信号的电压值相同。
[0008]根据本技术的实施例，还提出了一种非易失性存储器的电压控制方法，所述非易失性存储器包括具有浮栅晶体管的存储单元，其特征在于，所述电压控制方法包括:采用正电荷栗将供电电源信号转换为具有两倍于供电电源信号的电压值的第一电源信号；采用斜坡电路生成斜坡信号，所述斜坡信号的电压值从参考地信号的电压值开始上升，经过预设时长，升至供电电源信号电压值；采用负电荷栗将斜坡信号转换为第二电源信号，其中所述第二电源信号的电压值为斜坡信号相对于参考地信号的镜像负向电压值；以及将第一电源信号和第二电源信号作为擦除电压提供给存储单元。
[0009]根据本发明上述各方面提供的电压控制电路及其控制方法，电路结构简单，并且可采用普通的低压工艺制作完成，电路成本较低。
【附图说明】
[0010]为了更好的理解本发明，将根据以下附图对本发明进行详细描述:
[0011]图1示出了根据本发明一实施例的存储单元10的电路结构示意图；
[0012]图2示出了根据本发明一实施例的电压控制电路20的电路模块示意图；
[0013]图3示出了第二电源信号UVCC的波形示意图；
[0014]图4示出了根据本发明一实施例的降压电路203的电路结构示意图；
[0015]图5示出了根据本发明一实施例的信号转换电路50的电路结构示意图；
[0016]图6示出了根据本发明一实施例的包括浮栅晶体管的存储单元的电压控制方法60的流程示意图。
【具体实施方式】
[0017]下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
[0018]在整个说明书中，对“一个实施例”、“实施例”、“ 一个示例”或“示例”的提及意味着:结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
[0019]图1示出了根据本发明一实施例的存储单元10的电路结构示意图。如图1所示，存储单元10包括第一浮栅晶体管101和第二浮栅晶体管102。所述第一浮栅晶体管101具有栅极101G、漏极101D、源极101S。所述第二浮栅晶体管102具有栅极102G，其源极和漏极耦接在一起形成控制端102C。如图1所示，第一浮栅晶体管101的栅极101G和第二浮栅晶体管102的栅极102G耦接在一起，控制端102C与第一浮栅晶体管101的栅极101G形成容性连接。
[0020]在一个实施例中，所述第二浮栅晶体管102可用电容替代。
[0021]在一个实施例中，所述存储单元10可用于非易失性存储器。
[0022]在一个实施例中，所述存储单元10可用于多次可编程器件(Multiple-TimeProgramming)0
[0023]图2示出了根据本发明一实施例的电压控制电路20的电路模块示意图。如图2所示，所述电压控制电路20具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端接收供电电源信号VCC，所述第二输入端接收参考地信号GND，基于所述供电电源信号VCC和参考地信号GND，所述第一输出端输出第一电源信号MVCC，所述第二输出端输出第二电源信号UVCC。
[0024]在一个实施例中，所述供电电源信号VCC为系统供电电压信号。在一个实施例中，所述供电电源信号VCC由电压源Vsupply提供。所述第一电源信号MVCC的电压值为供电电源信号VCC电压值的两倍。在一个实施例中，当对存储单元10执行编程功能时，所述第二电源信号UVCC的电压值从参考地信号GND的电压值开始上升，经过一预设时长tl，最终达到供电电源信号VCC的电压值。在一个实施例中，当对存储单元10执行擦除功能时，所述第二电源信号UVCC的电压值从参考地信号GND的电压值开始下降，经过预设时长tl，最终达到供电电源信号VCC的负一倍的电压值。第二电源信号UVCC的具体波形如图3所示。在一个实施例中，所述预设时长tl的范围为8ms?12ms。
[0025]在一个实施例中，所述参考地信号GND的电压值为零。在一个实施例中，所述供电电源信号VCC的电压值为3.3V，所述第一电源信号MVCC的电压值为6.6V。在一个实施例中，所述供电电源信号VCC的电压值为5V，所述第一电源信号MVCC的电压值为10V。
[0026]所述参考地信号GND、供电电源信号和第一电源信号的电压值可以根据不同的应用而不同。
[0027]在一个实施例中，所述电压控制电路20包括升压电路201和降压电路202。所述升压电路201将供电电源信号VCC转换成第一电源信号MVCC。所述第一电源信号MVCC的电压值为供电电源信号VCC的电压值的两倍。在一个实施例中，所述升压电路201包括正电荷栗。
[0028]图4示出了根据本发明一实施例的降压电路202的电路结构示意图。如图4所示，所述降压电路202包括:输出端口，提供第二电源信号UVCC ;斜坡信号产生电路401，具有第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收供电电源信号VCC，所述第二输入端接收参考地信号GND，所述第三输入端接收状态指示信号EP，基于所述供电电源信号VCC、参考地信号GND和状态指示信号EP，所述斜坡信号产生电路401在输出端输出斜坡信号VP ;选择开关S1，具有第一输入端、第二输