一种半浮栅存储器结构的制作方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，特别涉及一种半浮栅存储器结构以及实现方法。
【背景技术】
[0002]半导体存储器被广泛应用于各种电子产品之中。不同应用领域对半导体存储器的构造、性能和密度有着不同的要求。比如，静态随机存储器(SRAM)拥有很高的随机存取速度和较低的集成密度，而标准的动态随机存储器(DRAM)则具有很高的密度和中等的随机存取速度。
[0003]金属-氧化物-半导体场效应晶体管(MOSFET)和浮栅晶体管是目前集成电路中最基本的器件。随着半导体器件制作工艺的进步，晶体管的尺寸不断缩小，而其功率密度也一直在升高。半导体器件尺寸的日益缩小使MOSFET晶体管的功耗将增大，浮栅晶体管释放出大量的热能，都将影响半导体器件的性能。而半浮栅晶体管(Sem1-Floating GateTransistor)在降低功耗和提高性能等方面取得了很大的突破。半浮栅晶体管可以应用于存储器、主动式图像传感芯片等方面，其中，由半浮栅晶体管构成的存储器大幅度的降低了存储器件的制作成本，而且存储器的集成度更高，读写速度更快。例如，半浮栅晶体管构成的动态随机存储器(DRAM)无需电容器便可实现传统动态随机存储器的全部功能。
[0004]现有技术中，通过将栅极结构和突破性的隧穿晶体管结构相结合来制作半浮栅晶体管。然而，当根据现有技术制作的半浮栅晶体管应用于低压超快存储器(Low-voltageUltrafast Memory)和传感器(Sensing Operat1n)时,半浮栅存储器的读取速度较慢,将影响半导体器件的性能。
[0005]因此，需要一种新型的半浮栅存储器结构以及实现方法，以解决现有技术中的问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了有效解决上述问题，本发明提出了一种半浮栅存储器结构，包括:M0SFET、嵌入式TFET和控制栅极；所述控制栅极和所述嵌入式TFET相连接；所述MOSFET包括半浮栅、源极和漏极，所述嵌入式TFET包括第一二极管和第二二极管；所述半浮栅和所述第一二极管的输入端相连接，所述半浮栅和所述第二二极管的输入端相连接；所述源极和所述第一二极管的输出端相连接，所述漏极和所述第二二极管的输出端相连接。
[0008]优选地，所述控制栅极控制所述嵌入式TFET对所述半浮栅进行充放电以实现读写功能，所述半浮栅存储器结构实施读写功能时所述源漏极同时为高电位或者低电位。
[0009]优选地，所述半浮栅存储器结构通过所述半浮栅控制所述MOSFET来实现读功能，所述半浮栅存储器结构实施读写功能时所述控制栅极保持所述嵌入式TFET关断。
[0010]优选地，所述MOSFET的阈值电压小于所述嵌入式TFET中的所述第一二极管和所述第二二极管的正向导通开启电压来实现所述半浮栅存储器结构的读功能。
[0011]本发明提出了另一种半浮栅存储器结构，包括:半导体衬底，位于所述半导体衬底上的栅极介质层；位于所述栅极介质层中的浮栅接触区；位于所述栅极介质层上的半浮栅，所述半浮栅包括第一半浮栅和第二半浮栅，所述第一半浮栅的宽度大于所述第二半浮栅的宽度；位于所述半浮栅表面以及侧面的隔离介质层；位于所述第二半浮栅上的控制栅极，所述控制栅极覆盖位于所述第二半浮栅上的所述隔离介质层；位于所述控制栅极两侧的第一侧墙；位于未覆盖有所述控制栅极的所述隔离介质层两侧的第二侧墙；其中，所述第二半浮栅完全覆盖所述浮栅接触区，所述控制栅极包裹所述第二半浮栅。
[0012]优选地，还包括位于所述半导体衬底中、所述第一半浮栅和所述控制栅极两侧的源漏区。
[0013]优选地，所述半浮栅的离子掺杂类型和所述半导体衬底中阱的离子掺杂类型相同。
[0014]优选地，所述源漏区的离子掺杂类型和所述半浮栅的离子掺杂类型相反。
[0015]综上所述，根据本发明制备的半浮栅存储器结构以及实现方法，将提高存储器的读写速度，半浮栅存储器的结构简单，而且有助于在MOSFET晶体管和隧道场效应晶体管(TFET)中实现半浮栅存储器的功能。
【附图说明】
[0016]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0017]图1A为根据本发明的一个实施方式制作的半浮栅存储器结构的俯视结构示意图；
[0018]图1B为根据本发明的一个实施方式制作的半浮栅存储器结构的A-A截面结构示意图；
[0019]图1C为根据本发明的一个实施方式制作的半浮栅存储器结构的B-B截面结构示意图；
[0020]图2为根据本发明的一个实施方式制作的半浮栅存储器结构的等效电路图；
[0021]图3A-3D为根据本发明的一个实施方式制作的半浮栅存储器结构的等效电路图的操作示意图；
[0022]图4A-7A为根据本发明的一个实施方式制作半浮栅存储器结构的A-A截面结构的方法的相关步骤的示意性剖面图；
[0023]图4B-7B为根据本发明的一个实施方式制作半浮栅存储器结构的B-B截面结构的方法的相关步骤的示意性剖面图；
[0024]图8为根据本发明一个实施方式制作半浮栅存储器结构的方法的流程图。
【具体实施方式】
[0025]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0026]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改进制作半导体器件结构的工艺来解决现有技术中的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0027]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0028]本文中。“上” “下” “左” “右”的方向型术语是相对于附图中半浮栅存储器结构的方位来定义的(例如，左右方向是指半浮栅存储器结构的沟道方向、其平行于衬底表面、上下方向垂直于衬底表面)。并且，应当理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据半浮栅存储器结构所放置的方位的变化而相应地发生变化。
[0029]为了解决现有技术中的问题，本发明提出了一种新型的半浮栅存储器结构。下面结合附图1A、附图1B和附图1C对本发明的【具体实施方式】做详细说明，其中附图1A为根据本发明制作的半浮栅存储器结构的俯视结构示意图；附图1B为沿附图1A中的A-A方向做截面所得到的根据本发明制作的半浮栅存储器结构的截面结构示意图；附图1C为沿附图1A中的B-B方向做截面所得到的根据本发明制作的半浮栅存储器结构的截面结构示意图。参照附图1A、附图1B和附图1C，示出根据本发明一个方面的实施例的半浮栅存储器结构的结构示意图。
[0030]下面结合附图1A、附图1B和附图1C对本发明的【具体实施方式】做详细的说明。参照图1A，示出根据本发明的一个实施方式制作的半浮栅存储器结构的俯视结构示意图。在该实施例中，半浮栅存储器结构为N型器件，以下结合图1A、附图1B和附图1C对该实施例的半浮栅存储器结构进行具体说明。
[0031]图1A为根据本发明的一个实施方式制作的半浮栅存储器结构的俯视结构示意图，半浮栅存储器结构100包括有源区，半浮栅101、控制栅102、浮栅接触区103、侧墙104和隔离介质层105。半浮栅101覆盖有源区上，半浮栅101包括半浮栅1la和半浮栅101b，半浮栅1la的宽度大于半浮栅1lb的宽度，半浮栅1lb直接和有源区相接触形成浮栅接触区103。隔离介质层105覆盖半浮栅101，在半浮栅101的上表面以及侧面形成有隔离介质层105。控制栅102形成在隔离介质层105上，其中控制栅102覆盖完全半浮栅1lb和少部分的半浮栅101a，控制栅102的宽度和半浮栅1la的宽度相同。在半浮栅1la和控制栅102的两侧形成侧墙104。在半浮栅1la和控制栅102两侧的有源区内形成有源极106和漏极107。
[0032]图1B为沿附图1中的A-A方向做截面所得到的根据本发明制作的半浮栅存储器结构的截面结构示意图包括半导体衬底108，半导体衬底108内的阱109，位于半导体衬底108上的栅极介电层110，位于栅极介电层110上的半浮栅101，位于半浮栅101表面以及侧面的隔离介质层105，位于半浮栅1la和隔离介质层105两侧的侧墙104，位于半浮栅1la两侧半导体衬底108中的源极106和漏极107。
[0033]图1C为沿附图1A中的B-B方向做截面所得到的根据本发明制作的半浮栅存储器结