专利名称：芯片封装结构及其制作方法
技术领域：
本发明是有关于一种芯片封装结构，且特别是有关于一种具有导线架的芯片 封装结构。
背景技术：
在半导体产业中，集成电路(integrated circuits, IC)的生产主要可分为 三个阶段集成电路的设计(IC design)、集成电路的制作(IC process)及集 成电路的封装(IC package)。在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电 路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(active device)的表面。当晶圆内部的 集成电路完成之后，晶圆的主动面更配置有多个焊垫(bonding pad)，以使最终 由晶圆切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。 承载器例如为一导线架(leadframe)或一封装基板(package substrate)。芯片 可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式连接至 承载器上，使得芯片的这些焊垫可电性连接于承载器的接点，以构成一芯片封装结 构。图1是现有的芯片封装体的上视示意图。图2是图1芯片封装体的剖面示意 图。请同时参考图1与图2，为了说明上的方便，图1与图2是透视封装胶体140 的示意图，并且仅以虚线描绘出封装胶体140的轮廓。芯片封装体100包括一导线 架110、 一芯片120、多条第一焊线(bonding wire) 130、多条第二焊线132、多 条第三焊线134与一封装胶体140。导线架110包括一芯片座(die pad) 112、多 条内引脚114以及多条汇流架116。内引脚114配置于芯片座112的外围。汇流架 116介于芯片座112与内引脚114之间。芯片120具有彼此相对的一主动表面122以及一背面124。芯片120配置于芯片座112上，并且背面124朝向芯片座112。芯片120具有多个接地接点126与多 个非接地接点128，其中这些非接地接点128包括多个电源接点以及多个信号接点。 接地接点126与非接地接点128均位于主动表面122上。第一焊线130将接地接点126电性连接于汇流架116。第二焊线132将汇流架 116电性连接于这些内引脚114中的接地引脚。第三焊线134则分别将其余的内引 脚114电性连接于对应的第二接点128。封装胶体140将芯片座112、内引脚114、 汇流架116、芯片120、第一焊线130、第二焊线132以及第三焊线134包覆于其 内。值得注意的是，由于现有的芯片封装结构100于封装过程乃是使用已经图案 化的导线架，此导线架110本身即具有一芯片座(die pad) 112、多条内引脚114 以及多条汇流架116。然而，在导线架图案化制作过程中必须使用到费用高昂的曝 光显影光掩膜，徒然增加额外的导线架成本。发明内容本发明提供一种芯片封装结构及其制作方法，以解决现有的芯片封装制程中， 直接使用图案化导线架所构成的封装成本较高的问题。因此，本发明使用一金属薄 板，于封装过程当中通过蚀刻制程技术，以于金属薄板上形成导线架的芯片座、汇 流架以及引脚，如此，将有助于节省芯片封装结构的制作成本。另外，本发明的蚀刻制程乃是通过具有凹部的下胶体作为蚀刻遮罩，以取代 现有曝光显影所需的光掩膜，如此，即可节省下大量的光掩膜费用，进而降低封装 成本。为解决上述问题，本发明提出一种芯片封装结构的制作方法，其包括下列步 骤。首先，提供一金属薄板，具有一上表面以及一下表面，其中金属薄膜的上表面 具有一第一凸起部、 一第二凸起部以及多个第三凸起部，第二凸起部是位于第--凸 起部与第三凸起部之间，且第一凸起部、第二凸起部以及第三凸起部是彼此相连。 接下来，提供一芯片，芯片具有一主动面、 一背面与多个芯片焊垫，其中芯片焊垫 配置于主动面上。然后，将芯片背面固着于第一凸起部上。接着，形成多条第 -焊 线以及多条第二焊线，其中第一焊线是分别连接芯片焊垫与第二凸起部，而第二焊 线是分别连接第二凸起部与第三凸起部。再来，形成一上胶体，其中上胶体是包覆住金属薄板的上表面、芯片以及第一焊线与第二焊线。之后，于下表面上形成一蚀 刻掩膜，以暴露出第一凸起部、第二凸起部以及第三凸起部彼此相连之处。最后， 蚀刻金属薄板，直到第一凸起部、第二凸起部与第三凸起部彼此电性绝缘，如此， 第一凸起部即形成一芯片座、第二凸起部即形成一汇流架，且第三凸起部即形成多 个引脚。在本发明一实施例中，上述芯片封装结构的制作方法，于蚀刻金属薄板的步 骤后，还包括形成一下胶体，下胶体填充于芯片座、汇流架以及引脚之间。 在本发明一实施例中，上述下胶体与蚀刻掩膜为共平面。 在本发明一实施例中，上述下胶体还包覆蚀刻掩膜。在本发明一实施例中，上述蚀刻掩膜为一图案化的光阻层或是一图案化的焊罩层。本发明另提出一种芯片封装结构，包括一芯片、 一导线架、多条第一焊线、 多条第二焊线、 一上胶体、 一第一下胶体以及一第二下胶体。芯片具有一主动面、 一背面与多个芯片焊垫，其中芯片焊垫配置于主动面上。导线架具有一上表面以及 与其相对应的一下表面，其中导线架包括一芯片座、多个引脚以及至少一汇流架， 其中芯片背面是固着于芯片座上。多个引脚环绕芯片座。汇流架位于芯片座与引脚 之间。第一焊线分别连接芯片焊垫与汇流架，而第二焊线分别连接汇流架与引脚。 上胶体包覆住导线架的上表面、芯片以及第一焊线与第二焊线。在本发明一实施例中，上述芯片封装结构还包含一蚀刻掩膜，位于导线架的 下表面。在本发明一实施例中，上述芯片封装结构还包括一下胶体，填充于芯片座、汇流架以及引脚之间。在本发明一实施例中，上述芯片封装结构，其中下胶体还包覆蚀刻掩膜。 在本发明一实施例中，上述芯片封装结构，还包含一蚀刻掩膜，位于汇流架及引脚的下表面。在本发明一实施例中，上述芯片封装结构，还包括一下胶体，填充于芯片座、 汇流架以及引脚之间，且暴露出芯片座的下表面。在本发明一实施例中，上述芯片封装结构，还包含一蚀刻掩膜，位于芯片座 及汇流架的下表面。在本发明一实施例中，上述芯片封装结构，还包括一下胶体，填充于芯片座、 汇流架以及引脚之间，且暴露出引脚的下表面。在本发明一实施例中，上述芯片封装结构，还包含一蚀刻掩膜，位于汇流架 的下表面。在本发明一实施例中，上述芯片封装结构，还包括一下胶体，填充于芯片座、 汇流架以及引脚之间，且暴露出芯片座及引脚的下表面。在本发明一实施例中，上述芯片封装结构，还包含一下胶体，填充于芯片座、 汇流架以及引脚之间，且包覆导线架的下表面。本发明所揭示的芯片封装结构的制作方法，是先将芯片配置于金属薄板上， 再于芯片及金属薄板上形成所需的焊线以及封装胶体。最后，蚀刻掉部分的金属薄 板，即可形成导线架的芯片座、汇流架以及引脚。为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合 附图作详细说明如下。
图1为现有的芯片封装体的上视示意图。图2为图1芯片封装体的剖面示意图。图3A 3G为根据本发明一实施例的一种芯片封装结构的制作流程剖面示意图。图4为根据本发明另一实施例的一种芯片封装结构的剖面示意图。 图5为根据本发明又一实施例的一种芯片封装结构的剖面示意图。 图6为根据本发明第二实施例的一种芯片封装结构的剖面示意图。 图7为根据本发明第三实施例的一种芯片封装结构的剖面示意图。 图8为根据本发明再一实施例的一种芯片封装结构的剖面示意图。
具体实施方式
图3A 3G为根据本发明第一实施例的一种芯片封装结构的制作流程剖面示意 图。首先，请参考图3A，提供一金属薄板210，其具有相对设置的一上表面210a 以及一下表面210b。金属薄板210上形成有多个凹陷218，以将上表面210a区分成一第一凸起部212、 一第二凸起部214以及多个第三凸起部216。第二凸起部214 位于第一凸起部212的外侧，而第三凸起部216则位于第二凸起部214的外侧，且 第一凸起部212、第二凸起部214以及第三凸起部216彼此相连接。此外，第一凸 起部212、第二凸起部214以及多个第三凸起部216分别具有芯片座、汇流架以及 引脚的外形，使其经过后续加工后可分别作为导线架中的芯片座、汇流架以及引脚。 在此实施例中，金属薄板210可由铜箔所组成。接下来，请参考图3B，提供一芯片220，芯片220具有一主动面220a、 -背 面220b以及多个芯片焊垫222，其中主动面220a与背面220b相对设置，而芯片 焊垫212配置于主动面220a上。然后，将芯片220的背面220b固着于第一凸起部 212上，固着的方式例如是以一紫外线固化胶体或热固化胶体将芯片220黏着于第 一凸起部212上。之后，请参考图3C，形成多条第一焊线230及多条第二焊线240，其中第一 焊线230分别电性连接于芯片焊垫222以及第二凸起部214之间，而第二焊线240 则分别电性连接于第二凸起部214与第三凸起部216之间。上述第一焊线230以及 第二焊线240可由打线接合方式形成。再来，请参考图3D，形成一上胶体250，其中上胶体250覆盖金属薄板210 的上表面210a，并包覆芯片220、第一焊线230以及第二焊线240。然后，请参考图犯，在金属薄板210的下表面210b形成--蚀刻掩膜270，其 中蚀刻掩膜270可为一图案化的光阻层或是一图案化的焊罩层，其暴露出金属薄板 210的第一凸起部212、第二凸起部214以及第三凸起部216彼此相连的部分。之后，请参考图3F，蚀刻金属薄板210，直到第一凸起部212、第二凸起部 214与第三凸起部216彼此电性绝缘，如此，第一凸起部212即可作为导线架210' 中的芯片座212，、此第二凸起部214即可作为一汇流架214，，而这些第三凸起 部216即可作为引脚216'。至此，即大致完成芯片封装结构200的制作流程。为防止芯片座212'、汇流架214'以及引脚216'因暴露于空气中而易发生 氧化的问题，请参考图3G所示，可形成一下胶体260，下胶体260填充于芯片座 212'、汇流架214'以及引脚216'之间，其中下胶体260与蚀刻掩膜270为共平 面。下胶体260除了以上述方式配置以外，本领域的技术人员也可以其他方式配置，本发明并不对此加以限制。图4为根据本发明另一实施例的一种芯片封装结构 的剖面示意图。请参照图4，在本实施例中，芯片封装结构300的下胶体360不仅 填充于芯片座212'、汇流架214'以及引脚216'之间，还包覆下表面210b以及 蚀刻掩膜270。图5为根据本发明又一实施例的一种芯片封装结构的剖面示意图。请参照图 5，在制作芯片封装结构400时，于蚀刻金属薄板210的步骤之后，也可先移除蚀 刻掩膜270，之后再形成下胶体460，并使下胶体460包覆下表面210b。移除蚀刻 掩膜270的方法例如为使用有机溶剂溶解蚀刻掩膜270以将蚀刻掩膜270去除。第二实施例图6为根据本发明第二实施例的一种芯片封装结构的剖面示意图。需先说明 的是，在第二实施例与第一实施例中，相同或相似的元件标号代表相同或相似的元 件，且第二实施例与第一实施例大致相同。以下将针对两实施例不同之处详加说明， 相同之处便不再赘述。请参照图6，第二实施例与第一实施例不同之处在于在芯片封装结构500 中，金属薄板510的第二凸起部514为沉置设计。也就是说，第二凸起部514的上 表面510a较第一凸起部212以及第三凸起部216的上表面510a低。在金属薄板 510形成导线架510'，而第一凸起部212、第二凸起部514以及第三凸起部216 形成芯片座212'、汇流架514'以及引脚216'后，会使汇流架514'为沉置设计， 如此可达成更佳的模流平衡。除此之外，本领域的技术人员也可使芯片座212'或 引脚216'为沉置设计，又或者是使芯片座212'、汇流架514'以及引脚216'其 中任意两者的组合为沉置设计，本发明并不对此加以限制。第三实施例图7为根据本发明第三实施例的一种芯片封装结构的剖面示意图。需先说明 的是，在第二实施例与第一实施例中，相同或相似的元件标号代表相同或相似的元 件，且第二实施例与第一实施例大致相同。以下将针对两实施例不同之处详加说明， 相同之处便不再赘述。请参照图7，第三实施例与第一实施例不同之处在于，在芯片封装结构600 的导线架610'中，芯片座612'的厚度大于汇流架214'的厚度以及引脚216'的 厚度，而芯片座612'、汇流架214'以及引脚216'的上表面210a仍维持在同一平面。在完成芯片封装结构600基本制作流程后，移除掉位于芯片座612'的下表 面610b上的蚀刻掩膜270，使芯片座612'的下表面610b直接与外界接触，以有 效地提升芯片封装结构600的散热效率。另外，也可使蚀刻掩膜与下胶体暴露出引脚的下表面。图8为根据本发明再 一实施例的一种芯片封装结构的剖面示意图。请参照图8，在芯片封装结构700的 导线架710'中，蚀刻掩膜270与下胶体260暴露出引脚716'的下表面710b。如 此，可将芯片封装结构700应用于无引脚封装结构中，例如将芯片封装结构700 应用于四方扁平无引脚封装结构。除此之外，本领域的技术人员也可使蚀刻掩膜与 下胶体暴露出导线架其他部分的下表面，例如可使蚀刻掩膜与下胶体同时暴露出引 脚的下表面以及芯片座的下表面，本发明并不对此加以限制。综上所述，本发明提出一种全新的芯片封装结构的制作方法，首先，提供一 具有第一凸起部、第二凸起部及多个第三凸起部的金属薄板。之后，将芯片配置于 金属薄板上，并形成用以电性连接芯片与第二凸起部以及第二凸起部与第三凸起部 之间的多条焊线。接着，于金属薄板的上下表面上形成上胶体。然后，在下表面上 形成一蚀刻掩膜，此蚀刻掩膜暴露出第一凸起部、第二凸起部与三凸起部之间彼此 相连的部分。最后，蚀刻此金属薄板，使第一凸起部、第二凸起部以及第三凸起部 分别形成为导线架的芯片座、汇流架以及引脚。本发明所揭示的芯片封装结构的制作方法有别于现有的以导线架作为承载器 的芯片封装制程之处在于:现有的芯片封装制程是直接以现成的图案化导线架进行 芯片的封装，而本发明的芯片封装结构是先将芯片配置于金属薄板上，再形成所需 的焊线以及封装胶体，最后，再蚀刻掉部分的金属薄板，以形成导线架的芯片座、 汇流架以及引脚。由于本发明所提供的芯片封装结构的制作方法是使用一金属薄 板，于封装过程当中通过蚀刻制程技术，以于金属薄板上形成导线架的芯片座、汇 流架以及引脚，如此，将可节省其制作成本，以解决现有技术中因直接使用图案化 导线架而造成封装成本较高的问题。除此之外，在本发明的芯片封装结构中，可使芯片座、汇流架以及引脚其中 之一或是其中任意两者的组合为沉置设计，以达成更佳的模流平衡。另外，在本发 明的芯片封装结构中，可使蚀刻掩膜与下胶体暴露出芯片座的下表面，以提高芯片 封装结构的散热效率。再者，也可使蚀刻掩膜与下胶体暴露出引脚的下表面，以将芯片封装结构应用于无引脚封装结构中。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属 技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与 润饰，因此本发明的保护范围当以权利要求所界定的为准。
权利要求
1. 一种芯片封装结构的制作方法，包括提供一金属薄板，具有一上表面以及一下表面，其中该金属薄膜的该上表面具有一第一凸起部、一第二凸起部以及多个第三凸起部，该第二凸起部是位于该第一凸起部与该些第三凸起部之间，且该第一凸起部、该第二凸起部以及该些第三凸起部是彼此相连；提供一芯片，该芯片具有一主动面、一背面与多个芯片焊垫，其中该些芯片焊垫配置于该主动面上；将该芯片的该背面固着于该第一凸起部上；形成多条第一焊线以及多条第二焊线，其中该些第一焊线是分别连接该些芯片焊垫与该些第二凸起部，而该些第二焊线是分别连接该些第二凸起部与该些第三凸起部；形成一上胶体，其中该上胶体是包覆住该金属薄板的该上表面、该芯片以及该些第一焊线与该些第二焊线；于该下表面上形成一蚀刻掩膜，以暴露出该第一凸起部、该第二凸起部以及该些第三凸起部彼此相连之处；以及蚀刻该金属薄板，直到该第一凸起部、该第二凸起部与该些第三凸起部彼此电性绝缘，如此，该第一凸起部即形成一芯片座、该第二凸起部即形成一汇流架，且该些第三凸起部即形成多个引脚。
2. 如权利要求1所述的芯片封装结构的制作方法，其特征在于，于蚀刻该金属 薄板的步骤后，还包括形成一下胶体，该下胶体填充于该芯片座、该汇流架以及该 些引脚之间。
3. 如权利要求2所述的芯片封装结构的制作方法，其特征在亍，该下胶体与该 蚀刻掩膜为共平面。
4. 如权利要求2所述的芯片封装结构的制作方法，其特征在于，该下胶体还包 覆该蚀刻掩膜。
5. 如权利要求1所述的芯片封装结构的制作方法，其特征在于，该蚀刻掩膜为 一图案化的光阻层或是一图案化的焊罩层。
6. —种芯片封装结构，包括一芯片，具有一主动面、 一背面与多个芯片焊垫，其中该些芯片焊垫配置于 该主动面上；一导线架，具有一上表面以及与其相对应的一下表面，该导线架包括一芯片座，该芯片之该背面是固着于该芯片座上；多个引脚，环绕该芯片座；以及至少一汇流架，位于该芯片座与该些引脚之间； 多条第一焊线，分别连接该些芯片焊垫与该汇流架； 多条第二焊线，分别连接该汇流架与该些引脚；以及一上胶体，包覆住该导线架的该上表面、该芯片以及该些第一焊线与该些第 二焊线。
7. 如权利要求6所述的芯片封装结构，其特征在于，还包含--蚀刻掩膜，位于 该导线架的该下表面。
8. 如权利要求7所述的芯片封装结构，其特征在于，还包括一下胶体，填充 于该芯片座、该汇流架以及该些引脚之间。
9. 如权利要求8所述的芯片封装结构，其特征在于，该下胶体还包覆该蚀刻掩膜。
10. 如权利要求6所述的芯片封装结构，其特征在于，还包含一蚀刻掩膜，位 于该汇流架及该些引脚的该下表面。
11. 如权利要求IO所述的芯片封装结构，其特征在于，还包括一下胶体，填 充于该芯片座、该汇流架以及该些引脚之间，且暴露出该芯片座的该下表面。
12. 如权利要求6所述的芯片封装结构，其特征在于，还包含-一蚀刻掩膜，位 于该芯片座及该汇流架的该下表面。
13. 如权利要求12所述的芯片封装结构，其特征在于，还包括一下胶体，填 充于该芯片座、该汇流架以及该些引脚之间，且暴露出该些引脚的该下表面。
14. 如权利要求6所述的芯片封装结构，其特征在于，还包含一蚀刻掩膜，位 于该汇流架的该下表面。
15. 如权利要求14所述的芯片封装结构，其特征在于，还包括一下胶体，填 充于该芯片座、该汇流架以及该些引脚之间，且暴露出该芯片座及该些引脚的该下表面。
16.如权利要求6所述的芯片封装结构，其特征在于，还包含一下胶体，填充 于该芯片座、该汇流架以及该些引脚之间，且包覆该导线架的该下表面。
全文摘要
本发明公开了一种芯片封装结构的制作方法，首先，提供一具有第一凸起部、第二凸起部及多个第三凸起部的金属薄板。之后，将芯片配置于金属薄板上，并形成用以电性连接于芯片与第二凸起部以及第二凸起部与第三凸起部之间的多条焊线。接着，于金属薄板的上下表面形成上胶体及下胶体。再来，于下表面形成一蚀刻掩膜，暴露出各个凸起部之间彼此相连之处。然后，蚀刻此金属薄板，使第一凸起部、第二凸起部以及第三凸起部分别形成导线架的芯片座、汇流架以及引脚。
文档编号H01L23/31GK101241863SQ20071000514
公开日2008年8月13日 申请日期2007年2月8日 优先权日2007年2月8日
发明者乔永超, 吴燕毅, 邱介宏 申请人:百慕达南茂科技股份有限公司