专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种半导体器件的制作方法。
技术背景随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数 据存储量以及更多的功能，半导体芯片朝向更高的器件密度、高集成度方向 发展。大部分半导体芯片的外围电路需要采用高压输入/输出器件，而核心器 件如各种存储器件则需要在低压下运行，为了实现器件性能的最大化，核心器件的沟道长度变短，产生了短沟道区域以及短沟道效应。为了避免短沟道效应，通常采用轻掺杂源/漏极(lightly doped source/drain, LDD)结构。随着核心器件沟道长度的缩小，为了获得所需的驱动电流并抑制短沟道 效应，通常采用更高浓度掺杂的半导体衬底和源/漏极，从而在源/漏极的耗尽 区域产生高电场。当高压输入/输出器件在饱和电流状态下运行时，反型层电 荷在沟道表面横向电场的作用下被加速并与晶格发生碰撞电离，会产生大量 热载流子(电子空穴对)。对NMOS器件，所产生的热载流子在表面栅漏电场 作用下会向栅^及介电层注入，形成热载流子注入效应(hot-carrier injection, HCI)，从而会严重影响器件工作特性及可靠性。经由碰撞电离，产生的大量 热载流子，也可能增加衬底漏电流。可利用多次离子注入和掺杂离子浓度的 调控，以提高势垒来抑制此种漏电流。为了增强核心器件短沟道区域的使用性能，在低掺杂源漏区域使用快速 热退火工艺以激活掺杂离子，避免掺杂离子的扩散和迁移。专利号为6121091 的美国专利提供了一种半导体器件的制作方法，通过快速热退火工艺激活植 入的掺杂离子。其具体工艺方法参考附图1至附图6。首先，参考附图l所示，提供半导体衬底l，所述半导体衬底l划分为核心
器件区域30和输入/输出器件区域40,在核心器件区域30和输入/输出器件区域 40的半导体衬底1上依次形成栅极介电层2和栅极3，所述栅极介电层2为二氧 化硅，所述栅极3为多晶硅层。
参考附图2所示，形成完全覆盖输入/输出器件区域40的光刻胶层4，然后 在核心器件区域30上以栅极3为掩膜，以进行第一次离子注入，形成未激活的 低掺杂源漏区5a。第一次离子注入工艺的注入离子例如磷离子、砷离子等。 随后，参考附图3所示，对核心器件区域30在进行第一次快速热退火的工艺， 形成低掺杂源漏区5b，并去除完全覆盖输入/输出器件区域40的光刻胶层4。
之后，参考附图4所示，形成完全覆盖核心器件区域30的光刻胶层6，并 在核心器件区域30上以栅极3为掩膜，进行第二次离子注入，形成未激活的低 掺杂源漏区7a。与第一次离子注入的工艺和掺杂种类相同，第二次离子注入 工艺的注入离子例如磷离子、砷离子等。参考附图5所示，去除光刻胶层6， 并在核心器件区域30的4册极介电层2和栅极3的侧壁以及输入/输出器件区域40 的栅极介电层2和栅极3的侧壁形成间隙壁8,间隙壁8的材料为二氧化硅。形 成间隙壁8的工艺过程中，输入/输出器件区域40内未激活的低掺杂源漏区7a 形成为激活的低掺杂源漏区7b。
最后，参考附图6，以栅极3以及间隙壁8为掩膜，在输入/输出器件区域40 和核心器件区域30的半导体衬底内进行第三次离子注入，形成重掺杂源漏区 9。采用上述的半导体器件的制作方法，形成存储器的核心器件区域和输入/ 输出器件区域。
但是，上述半导体器件的制作方法存在如下缺点l)只有一道低掺杂源 漏区离子注入，难以抑制器件不断缩小后出现的短沟道效应；2)输入/输出器 件的低掺杂源漏区离子注入后缺少使杂质充分激活和扩散的退火，从而可引起漏端低掺杂源区在栅介质层下形成高强电场，产生热载流子效应，造成输 入/输出器件的寿命严重退化。发明内容本发明解决的问题是避免因短沟道效应而产生热载流子效应的缺陷。 为解决上述问题，本发明提供一种半导体器件的制作方法，包括如下步骤提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域， 核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位 于栅极介电层上的栅极；以栅极为掩膜，在核心器件区域的半导体衬底内进行第一次离子注入； 进行尖锋退火，在核心器件区域栅极介电层两侧的半导体衬底内形成低 掺杂源漏区；以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第二次离子注 入；进行快速热退火，在输入/输出器件区域栅极介电层两侧的半导体衬底内 形成低掺杂源漏区；在核心器件区域和输入/输出器件区域的栅极介电层以及栅极的侧壁形成 间隙壁；以栅极和间隙壁为掩膜，在核心器件区域和输入/输出器件区域的半导体 衬底内进行第三次离子注入，形成重掺杂源漏区。其中，第一次离子注入工艺为以栅极为掩膜，在核心器件区域的半导 体衬底内进行第一离子注入；以栅极为掩膜，在核心器件区域的半导体衬底 内进行第二离子注入。其中，第一次离子注入工艺还可以为以栅极为掩膜，在核心器件区域 的半导体衬底内进行第二离子注入；以栅极为掩膜，在核心器件区域的半导 体衬底内进行第 一 离子注入。第一离子注入的注入离子为磷离子或者砷离子，第二离子注入的注入离子为硼离子或者铟离子。第一离子注入的工艺为离子注入能量为2至35KeV， 离子注入剂量为5E12至2E15/cm2,第二离子注入的工艺为离子注入能量为3 至150KeV，离子注入剂量为lE13至9E13/cm2。其中，第二次离子注入工艺可以为以栅极为掩膜，在输入/输出器件区 域的半导体衬底内进行第三离子注入；以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第四离子注入。第二次离子注入工艺还可以为以栅极为掩膜，在输入/输出器件区域的 半导体衬底内进行第四离子注入；以栅极为掩膜，在输入/输出器件区域的半 导体衬底内进行第三离子注入。第二次离子注入工艺还可以为以栅极为掩膜，在输入/输出器件区域的 半导体衬底内进行第三离子注入；以栅极为掩膜，在输入/输出器件区域的半 导体衬底内进行第四离子注入；以栅极为掩膜，在输入/输出器件区域的半导 体衬底内进行第五离子注入。其中，所述快速热退火的退火温度为900。C至100(TC。快速热退火的退火 时间为5至120秒，优选的快速热退火时间为10至30秒。其中，第一次离子注入的注入离子为磷离子或者砷离子，离子注入能量 为2至35KeV，离子注入剂量为5E12至2E15/cm2,第二次离子注入的注入离子 为磷离子或者砷离子，离子注入能量为2至35KeV，离子注入剂量为5E12至 2E15/cm2。第三次离子注入的注入离子为磷离子或者砷离子，注入能量为8至 50KeV,注入剂量为lE14至7E15/cm2。其中，第三离子注入的注入离子为磷离子或者砷离子，第四离子注入的注入离子为硼离子或者铟离子，第三离子注入的工艺为离子注入能量为2至 35KeV，离子注入剂量为5E12至2E15/cm2,第四离子注入的工艺为离子注 入能量为3至150KeV，离子注入剂量为lE13至9E13/cm2。第五离子注入的注 入离子为硼离子或者铟离子，离子注入能量为3至150KeV，离子注入剂量为 lE13至9E13/cm2。进一步，第四离子注入的注入角度为0。至45。。更进一步，第五离子注入 的注入角度为0°至45°，且第五离子注入的角度与第四离子注入的角度不同。本发明还提供一种半导体器件的制作方法，包括如下步骤提供半导体 衬底，半导体衬底包括核心器件区域和输入/输出器件区域，核心器件区域和的栅极，在核心器件区域栅极介电层以及栅极的侧壁形成有第一间隙壁；以第 一间隙壁为掩膜，在核心器件区域的半导体衬底内进行第 一次离子 注入；进行尖锋退火，在核心器件区域第 一间隙壁两侧的半导体衬底内形成低 掺杂源漏区；以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第二次离子注入；进行快速热退火，在输入/输出器件区域栅极介电层两侧的半导体衬底内 形成低掺杂源漏区；在核心器件区域第一间隙壁的侧壁形成第二间隙壁，在输入/输出器件区 域的栅极介电层以及栅极的侧壁形成第三间隙壁；以第二间隙壁和第三间隙壁为掩膜，在核心器件区域和输入/输出器件区 域的半导体衬底内进行第三次离子注入，形成重掺杂源漏区。所述第一间隙壁的厚度为0埃至300埃。与现有技术相比，本发明具有以下优点1、 本发明提供包括核心器件区域和输入/输出器件区域的半导体衬底，核栅极介电层上的栅极，首先，以栅极为掩膜，在核心器件区域的半导体衬底 内进行第 一次离子注入并进行尖锋退火，在核心器件区域栅极介电层两侧的 半导体衬底内形成低掺杂源漏区，其次，以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第二次离子注入；进行快速热退火，在输入/输出器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏区。通过所述的快速热 退火工艺，激活注入的掺杂离子，利用瞬时增强扩散效应减小漏端沟道表面 最大电场，从而有效降低热载流子注入效应，改善输入/输出器件的可靠性， 同时又可以起到调整器件的饱和电流作用，使器件短沟特性不至退化。2、 本发明对第一次离子注入和第二次离子注入的工艺进行优化，第一次离子注入可采用第一离子和第二离子的多次注入，第二次离子注入采用第三 离子、第四离子以及第五离子的多次注入，并调整第四离子和第五离子的注 入角度，提高注入离子的深度以及掺杂均匀性，优化了形成的半导体器件的 性能。3、 本发明对第二离子、第四离子和第五离子采用多角度旋转注入，并对 第一离子、第二离子、第三离子、第四离子和第五离子注入的源漏低掺杂的 离子注入条件的优化，可有效抑制源漏区向沟道方向扩散所造成的短沟道效 应，从而可有效改善器件尺寸不断缩小后的器件的性能，同时，不会增加工 艺复杂度和热预算成本，也不会影响到核心器件的性能。4、 本发明另一半导体器件的制作方法所述半导体衬底的核心器件区域的 栅极介电层以及栅极的侧壁形成有第 一 间隙壁，以提高形成的核心器件的沟 道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
图1至图6是现有技术半导体器件的制作方法的器件结构示意图； 图7至图13是本发明半导体器件的制作方法的器件结构示意图； 图14为本发明实施例1的工艺流程图； 图15为本发明实施例2的工艺流程图。
具体实施例方式
注入之后，进行快速热退火，在输入/输出器件区域栅极介电层两侧的半导体 村底内形成低掺杂源漏区，以降低器件的热载流子效应，提高形成的半导体 器件的输入/输出器件的可靠性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。
实施例1
本实施例提供一种半导体器件的制作方法，参考附图14的工艺流程图所 示，包括如下步骤步骤S200,提供半导体衬底，半导体村底包括核心器件 区域和输入/输出器件区域，核心器件区域和输入/输出器件区域的半导体衬底 上都形成有栅^及介电层和位于栅极介电层上的^册才及；步骤S210，以栅才及为掩 膜，在核心器件区域的半导体衬底内进行第一次离子注入；步骤S220，进行 尖锋退火，在核心器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏 区；步骤S230，以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第 二次离子注入；步骤S240，进行快速热退火，在输入/输出器件区域栅极介电 层两侧的半导体衬底内形成低掺杂源漏区；步骤S250，在核心器件区域和输 入/输出器件区域的栅极介电层以及栅极的侧壁形成间隙壁；步骤S260,以栅行第三次离子注入，形成重掺杂源漏区。
参考附图7所示，提供半导体衬底100，所述半导体衬底100包括核心器 件区域110和输入/输出器件区域120,在核心器件区域110和输入/输出器件
介电层200可以是二氧化硅、氧化铪、氧化铝、高k介电材料以及氮氧化硅 等，最为优选的是二氧化硅。
栅极介电层200的形成工艺可以釆用本领域技术人员熟知的任何现有技 术，比较优选的为化学气相沉积法。通常情况下，输入/输出器件区域120的 栅极介电层200的厚度大于核心器件区域栅极介电层200的厚度，因此，可 以在半导体衬底上形成冲册极介电层200之后，采用化学机械抛光工艺减薄核 心器件区域的栅极介电层的厚度。本发明输入/输出器件区域120的栅极介电 层200的厚度为30至60埃。
所述栅极300为多晶硅层或者多晶硅硅化物。形成工艺可以采用本领域 技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等 离子体化学气相沉积或者等离子体增强化学气相沉积工艺。
参考附图8所示，在输入/输出器件区域120上形成第一覆盖层130,所 述第一覆盖层130可以是光刻胶层等，作为输入/输出器件区域120的掩膜。 随后，在半导体器件的核心器件区域110,以栅极300为掩膜，在核心器件区 域110的半导体衬底100内进行第一次离子注入，在半导体衬底100内形成 未激活的低掺杂源漏区400a。
本实施例中，第一次离子注入工艺给出几种可供选择的具体实施方式
， 下面，对这几种具体实施方式
分别进行描述。
首先，第一次离子注入工艺可以为直接在核心器件区域110的半导体衬 底内进行例如磷离子、砷离子等掺杂离子的注入。进行第一次磷、砷离子注入的工艺为离子注入能量为2 KeV至35 KeV， 离子注入剂量为5E12至2E15/cm2,以便在较宽的窗口内与第三次离子注入的 能量和剂量相搭配优化，从而获得要求的驱动电流以及器件性能。本实施例 优选的离子注入能量为5 KeV至20KeV，更加优选的离子注入能量为10KeV 至14KeV。
进一步，第一次离子注入的注入离子为砷离子时，离子注入能量优选2 KeV至35KeV,注入离子为石粦离子时，离子注入能量优选8KeV至17 KeV。
在本发明的几个具体实施例中，分别采用的离子注入能量为8 KeV 、 10 KeV、 12KeV、 14KeV、 18KeV、 24 KeV以及30 KeV，离子注入的剂量分别 为8E13/cm2、 1E14/cm2、 5E14/ 112以及1E15/cm2等。
其次，第一次离子注入工艺还可以采用的工艺为以栅极为掩膜，在核 心器件区域的半导体村底内进行第一离子注入；以栅极为掩膜，在核心器件 区域的半导体村底内进行第二离子注入。
第一离子注入的注入离子为磷离子或者砷离子，第一离子注入的工艺为 离子注入能量为2至35KeV,离子注入剂量为5E12至2E15/cm2，优选的离子注 入能量为5KeV至20KeV,更加优选的离子注入能量为10KeV至14KeV。其中， 注入离子为砷离子时，离子注入能量优选2KeV至35KeV,注入离子为磷离子 时，离子注入能量优选8KeV至17KeV。
第二离子注入工艺的掺杂离子例如硼离子、铟离子等，离子注入能量为3 至150KeV，离子注入剂量为1E13至9E13/cm2。进一步，第二离子注入的注 入离子为硼离子时，离子注入能量为3 KeV至20 KeV,优选5 KeV至15 KeV; 注入离子为铟离子时，离子注入能量为100KeV至150 KeV,优选130KeV至 145 KeV。
在一个具体实施例中，进行磷离子注入，离子注入的能量分别为10KeV，
15离子注入的剂量分别为5E13/cm2。
进行第二离子注入时，离子注入的角度为0°至45°。在选定的离子注入角 度下，进行旋转注入。采用所述旋转离子注入可减小阴影效应和形成对称杂 质分布，第二离子注入工艺与第一离子注入工艺同时优化，其注入能量确保 将栅极下低掺杂源漏结包裹住，从而有效抑制住由漏致势垒降低(drain induced barrier lowing, DIBL )所导f丈的头豆沟道岁文应。
更进一步，第一次离子注入工艺还可以为以栅极为掩膜，在核心器件 区域的半导体村底内进行第二离子注入；以栅极为掩膜，在核心器件区域的
半导体衬底内进行第一离子注入。也就是说，第一次离子注入工艺分两次进 行时，可以先进行第一离子的注入，再进行第二离子的注入，也可以先进行 第二离子的注入，再进行第一离子的注入。
参考附图9所示，进行尖锋退火(spike anneal )，在核心器件区域110栅极 介电层200两侧的半导体衬底100内形成低掺杂源漏区400。所述的尖锋退火工 艺为现有技术，在本发明的一个具体实施工艺中，尖锋退火的温度为900。C至 IOO(TC。
参考附图10所示，去除输入/输出器件区域120上形成的第一覆盖层130, 在核心器件区域IIO上形成第二覆盖层140。所述第二覆盖层140可以是光刻 胶层等，作为核心器件区域110的掩膜。
随后，在半导体器件的输入/输出器件区域120，以栅极300为掩膜，在 输入/输出器件区域120的半导体衬底100内进行第二次离子注入，在半导体 衬底100内形成未激活的低掺杂源漏区410a。
本实施例中，第二次离子注入工艺给出几种可供选择的具体实施方式
， 下面，对这几种具体实施方式
分别进行描述。
首先，第二次离子注入工艺可以为直接在输入/输出器件区域120的半导体衬底100内进行例如磷离子、砷离子等掺杂离子的注入。
进行第二次磷、砷离子注入的工艺为离子注入能量为2KeV至35KeV， 离子注入剂量为5E12至2E15/cm2,以便在较宽的窗口内与第三次离子注入的 能量和剂量相搭配优化，从而获得要求的驱动电流以及器件性能。优选的离 子注入能量为5 KeV至20KeV，更加优选的离子注入能量为10KeV至14KeV。
进一步，第一次离子注入的注入离子为砷离子时，离子注入能量优选2 KeV至35 KeV，注入离子为磷离子时，离子注入能量优选8KeV至17 KeV。
其次，第二次离子注入工艺还可以采用的工艺为以栅极为掩膜，在输 入/输出器件区域120的半导体衬底100内进行第三离子注入；以栅极为掩膜， 在核心器件区域的半导体衬底内进行第四离子注入。
其中，第三离子注入工艺和第四离子注入的工艺顺序是可以随意互换的， 也就是说，第二次离子注入工艺还可以为以栅极为掩膜，在核心器件区域 的半导体衬底内进行第四离子注入；以栅极为掩膜，在核心器件区域的半导
体衬底内进行第三离子注入。
第三离子注入的注入离子为磷离子或者砷离子，第三离子注入的工艺为 离子注入能量为2至35KeV,离子注入剂量为5E12至2E15/cm2,优选的离子注 入能量为5KeV至20KeV，更加优选的离子注入能量为10KeV至14KeV。其中， 注入离子为砷离子时，离子注入能量优选2KeV至35KeV,注入离子为磷离子 时，离子注入能量优选8KeV至17KeV。
第四离子注入工艺的掺杂离子例如硼离子、铟离子等，离子注入能量为3 至150KeV,离子注入剂量为1E13至9E13/cm2。进一步，第四离子注入的注 入离子为硼离子时，离子注入能量为3 KeV至20 KeV,优选5 KeV至15 KeV; 注入离子为铟离子时，离子注入能量为100KeV至150 KeV，优选130KeV至 145 KeV。在一个具体实施例中，进行磷离子注入，离子注入的能量分别为10KeV, 离子注入的剂量分别为5E13/cm2。
进行第四离子注入时，离子注入的角度为0。至45。。在选定的离子注入角 度下，进行旋转注入。采用所述旋转离子注入可减小阴影效应和形成对称杂 质分布，第四离子注入工艺与第三离子注入工艺同时优化，其注入能量确保
将栅极下低掺杂源漏结包裹住，从而有效抑制住由漏致势垒降低(drain induced barrier lowing, DIBL )所导至丈的4豆沟道步文应。
最优化的，第二次离子注入工艺还可以为以栅极为掩膜，在输入/输出 器件区域的半导体衬底内进行第三离子注入；以栅极为掩膜，在输入/输出器 件区域的半导体衬底内进行第四离子注入；以栅极为掩膜，在输入/输出器件 区域的半导体衬底内进行第五离子注入。
其中，本实施例对第三离子注入、第四离子注入和第五离子注入的工艺 顺序没有过多的限制，也就是说，也可以先进行第四离子注入工艺，再进行 第三离子注入或者第五离子注入工艺，也可以先进行第五离子注入工艺，再 进行第四离子注入或者第三离子注入工艺。
所述第五离子注入工艺的掺杂离子例如硼离子、铟离子等，离子注入能 量为3至150KeV，离子注入剂量为1E13至9E13/cm2。进一步，第五离子注 入的注入离子为硼离子时，离子注入能量为3 KeV至20 KeV，优选5 KeV至 15 KeV;注入离子为铟离子时，离子注入能量为100KeV至150 KeV,优选 130KeV至145 KeV。
进行第五离子注入时，离子注入的角度为0°至45。。较好的，所述第五离 子注入的离子注入角度以及离子注入的能量与第四离子注入不同，以使第二 次离子注入工艺的注入离子分布更加均匀，使最终形成的半导体器件的漏电 流更小，性能更优化。随后，参考附图ll所示，进行快速热退火，在输入/输出器件区域120栅
极介电层200两侧的半导体衬底100内形成低掺杂源漏区410。
本发明所述快速热退火的工艺为在氮气、氩气等惰性气体环境中，退 火温度为900摄氏度至IOOO摄氏度，退火时间为5s至120s ,优选10s至60s, 更加优选的是10s至30s。
采用本实施例所述的快速热退火工艺，以此快速热退火工艺激活注入的 掺杂离子，在输入/输出器件区域120的半导体衬底形成低掺杂源漏区410, 并利用快速热退火的温度条件，避免额外的瞬时增强扩散效应，以降低第二 次离子注入并快速热退火后形成的低掺杂源漏区掺杂离子的分布陡度，使得 源漏极附近表面沟道横向最大电场峰值减小并与电流路径分离，从而有效减 小了热载流子向半导体村底/栅极介电层界面的注入，改善了输入/输出器件的 可靠性。此外，采用本实施例所述的工艺，对输入/输出器件区域的半导体器 件进行快速热退火，在改善输入/输出器件可靠性的同时，不会增加工艺复杂 度和热预算成本，也不会影响到核心器件的性能。
之后，参考附图12所示，去除核心器件区域110上形成的第二覆盖层140。
的侧壁形成间隙壁500。
形成间隙壁500的工艺可以采用本领域技术人员熟知的任何现有技术， 比较优选的为化学气相沉积法。间隙壁500的材料可以是二氧化硅、氮化硅、 氮氧化硅等。所述间隙壁500的厚度为200至800埃。
最后，参考附图13,以栅极300和间隙壁500为掩膜，在核心器件区域 110和输入/输出器件区域120的半导体衬底110内进行第三次离子注入，形 成重#^杂源漏区600。
进行第三次离子注入的离子为磷、砷离子等离子，离子注入的工艺离子注入能量为8至50KeV,离子注入剂量为1.5E14至6E15/cm2。
釆用上述半导体器件的制作方法，形成存储器的核心器件区域和输入/输 出器4牛区i或。
采用本实施例所述的工艺方法，首先在核心器件区域的半导体衬底内进 行第一次离子注入，并进行尖锋退火，之后，在输入/输出器件区域的半导体 村底内进行第二次离子注入之后，进行快速热退火工艺，利用瞬时增强扩散 效应减小漏端沟道表面最大电场，从而有效降低输入/输出器件的热载流子注 入效应，改善输入/输出器件的可靠性。同时，由于掺杂离子横向的扩散能力 增强，增大了输入/输出器件的工作电流。同时又可以起到调整器件的饱和电 流作用，使器件短沟特性不至退化。
本实施例通过对第 一次离子注入和第二次离子注入的工艺进行优化，调 整离子注入的种类、深度以及离子注入的均匀性，提高了形成半导体器件的 性能。
通过对第一离子注入、第二离子注入、第三离子注入、第四离子注入、 第五离子注入的能量和剂量进行优化，调整掺杂离子的注入深度发现，随着 离子注入能量的增加，输入/输出器件的衬底漏电流降低。本实施例中使第一 掺杂离子以及第三掺杂离子的注入能量从10KeV增加到14KeV,器件的热载 流子增加了20%。除此之外，在不发生超负荷运行的情况下，输入/输出器件 的工作电流增加了大约6% 。
实施例2
本实施例提供一种半导体器件的制作方法，包括如下步骤 步骤S300,提供半导体村底，半导体衬底包括核心器件区域和输入/输出 器件区域，核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位于栅极介电层上的栅极，在核心器件区域栅极介电层以及栅极的 侧壁形成有第一间隙壁；
步骤S310,以第一间隙壁为掩膜，在核心器件区域的半导体衬底内进行
第一次离子注入；
步骤S320，进行尖锋退火，在核心器件区域第一间隙壁两侧的半导体衬 底内形成低掺杂源漏区；
步骤S330，以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第 二次离子注入；
步骤S340，进行快速热退火，在输入/输出器件区域栅极介电层两侧的半 导体村底内形成低掺杂源漏区；
步骤S350,在核心器件区域第一间隙壁的侧壁形成第二间隙壁，在输入/ 输出器件区域的栅极介电层以及栅极的侧壁形成第三间隙壁；
步骤S360，以第二间隙壁和第三间隙壁为掩膜，在核心器件区域和输入/ 输出器件区域的半导体衬底内进行第三次离子注入，形成重掺杂源漏区。
首先，参考步骤S300,提供半导体衬底，所述半导体村底包括核心器件 区域和输入/输出器件区域，核心器件区域和输入/输出器件区域的半导体衬底 上都形成有栅极介电层和位于栅极介电层上的栅极，在核心器件区域栅极介 电层以及栅极的侧壁形成有第 一 间隙壁。所述半导体衬底以及核心器件区域 和输入/输出器件区域上的栅极介电层和栅极的形成工艺以及结构参考实施例 l中的描写，再次不再过多描述。
与实施例1不同的是，本实施例核心器件区域的栅极介电层以及栅极的 侧壁形成有第一间隙壁，所述第一间隙壁的形成工艺为常规工艺，例如采用 化学气相沉积法，材料例如是二氧化硅、氮氧化硅等材料。
所述的第一间隙壁的厚度为0埃至300埃，较好的是10埃至100埃。由于核心器件区域的栅极介电层以及栅极的侧壁形成有第一间隙壁，在 随后进行掺杂离子注入形成低掺杂源漏区域时，可以提高核心器件区域的沟 道长度，减小短沟道效应。
之后，参考步骤S310和步骤S320,以第一间隙壁为掩膜，在核心器件区
域的半导体村底内进行第一次离子注入，进行尖锋退火，在核心器件区域第 一间隙壁两侧的半导体衬底内形成低掺杂源漏区。
所述第一次离子注入的工艺与实施例1中描写的第一次离子注入工艺相 同，可以直接进行一次磷离子、砷离子等掺杂离子的注入，也可以进行多次 掺杂离子注入，例如先进行磷离子、砷离子等掺杂离子的注入，再进行硼离
子、铟离子等掺杂离子的注入；还可以先进行硼离子、铟离子等掺杂离子的
注入，再进行磷离子、砷离子等掺杂离子的注入。掺杂离子的具体注入工艺 参考实施例1的描写。
再然后，参考步骤S330和步骤S340，以栅极为掩膜，在输入/输出器件区 域的半导体衬底内进行第二次离子注入，进行快速热退火，在输入/输出器件 区域冲册极介电层两侧的半导体村底内形成低掺杂源漏区。
所述第二次离子注入的工艺与实施例l中描写的第二次离子注入工艺相 同，可以直接进行一次磷离子、砷离子等掺杂离子的注入，也可以进行多次 掺杂离子注入，例如先进行磷离子、砷离子等掺杂离子的注入，再进行硼离 子、铟离子等掺杂离子的注入；还可以先进行硼离子、铟离子等掺杂离子的 注入，再进行磷离子、砷离子等掺杂离子的注入。掺杂离子的具体注入工艺 参考实施例l的描写。
步骤S350，在核心器件区域第一间隙壁的侧壁形成第二间隙壁，在输入/ 输出器件区域的栅极介电层以及栅极的侧壁形成第三间隙壁；所述形成第二 间隙壁和第三间隙壁的工艺可以采用本领域技术人员熟知的任何现有技术， 比较优选的为化学气相沉积法。第二间隙壁和第三间隙壁的材料都可以是二氧化硅、氮化硅、氮氧化硅等。所述第二间隙壁和第三间隙壁的厚度为200至 腦埃。
步骤S360,以第二间隙壁和第三间隙壁为掩膜，在核心器件区域和输入/ 输出器件区域的半导体衬底内进行第三次离子注入，形成重掺杂源漏区。
所述第三次离子注入的工艺参考实施例1中第三次离子注入的工艺。
采用本实施例的工艺方法，提供半导体衬底，所述半导体衬底的核心器 件区域的栅极介电层以及栅极的侧壁形成有第一间隙壁，以提高形成的核心 器件的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
而且，本实施例以栅极为掩膜，在输入/输出器件区域的半导体衬底内进 行第二次离子注入之后，进行快速热退火以此快速热退火工艺激活注入的掺 杂离子，并利用快速热退火的温度条件，避免额外的瞬时增强扩散效应，以 降低第二离子注入并快速热退火后形成的低掺杂源漏区掺杂离子的分布陡 度，使得源漏极附近表面沟道橫向最大电场峰值减小并与电流路径分离，从 而有效减小了热载流子向半导体衬底/栅极介电层界面的注入，改善了输入/ 输出器件的可靠性。
而且，在改善输入/输出器件可靠性的同时，不会增加工艺复杂度和热预 算成本，也不会影响到核心器件的性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上 的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。 任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利 用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修 饰，或修改为等同变化的等效实施例。
2权利要求
1.一种半导体器件的制作方法，其特征在于，包括如下步骤提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域，核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位于栅极介电层上的栅极；以栅极为掩膜，在核心器件区域的半导体衬底内进行第一次离子注入；进行尖锋退火，在核心器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏区；以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第二次离子注入；进行快速热退火，在输入/输出器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏区；在核心器件区域和输入/输出器件区域的栅极介电层以及栅极的侧壁形成间隙壁；以栅极和间隙壁为掩膜，在核心器件区域和输入/输出器件区域的半导体衬底内进行第三次离子注入，形成重掺杂源漏区。
2. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第一次 离子注入工艺包括以栅极为掩膜，在核心器件区域的半导体村底内进行第 一离子注入；以栅极为掩膜，在核心器件区域的半导体衬底内进行第二离子 注入。
3. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第一次 离子注入工艺包括以栅极为掩膜，在核心器件区域的半导体衬底内进行第 二离子注入；以栅极为掩膜，在核心器件区域的半导体衬底内进行第一离子 注入。
4. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第二次离子注入工艺包括以栅极为掩膜，在输入/输出器件区域的半导体衬底内进 行第三离子注入；以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行 第四离子注入。
5. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第二次 离子注入工艺包括以栅极为掩膜，在输入/输出器件区域的半导体衬底内进 行第四离子注入；以4册极为掩膜，在输入/输出器件区域的半导体衬底内进行 第三离子注入。
6. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第二次 离子注入工艺包括以栅极为掩膜，在输入/输出器件区域的半导体衬底内进 行第三离子注入；以4册极为掩膜，在输入/输出器件区域的半导体衬底内进行 第四离子注入；以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第 五离子注入。
7. 根据权利要求1至6中任一项所述的半导体器件的制作方法，其特征 在于，所述快速热退火的退火温度为90(TC至IOO(TC。
8. 根据权利要求1至6中任一项所述的半导体器件的制作方法，其特征 在于，快速热退火的退火时间为5至120秒。
9. 根据权利要求8所述的半导体器件的制作方法，其特征在于，快速热 退火的退火时间为10至30秒。
10. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第一次 离子注入的注入离子为磷离子或者砷离子，离子注入能量为2至35KeV，离 子注入剂量为5E12至2E15/cm2。
11. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第二次 离子注入的注入离子为磷离子或者砷离子，离子注入能量为2至35KeV，离子注入剂量为5E12至2E15/cm2。
12. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第三次 离子注入的注入离子为磷离子或者砷离子，注入能量为8至50KeV，注入剂 量为1E14至7E15/cm2。
13. 根据权利要求2或者3所述的半导体器件的制作方法，其特征在于， 第一离子注入的注入离子为磷离子或者砷离子，第二离子注入的注入离子为 硼离子或者铟离子。
14. 根据权利要求2或者3所述的半导体器件的制作方法，其特征在于， 第一离子注入的工艺为离子注入能量为2至35KeV，离子注入剂量为5E12 至2E15/cm2，第二离子注入的工艺为离子注入能量为3至150KeV，离子注 入剂量为1E13至9E13 /cm2。
15. 根据权利要求4至6中任一项所述的半导体器件的制作方法，其特征 在于，第三离子注入的注入离子为磷离子或者砷离子，第四离子注入的注入 离子为硼离子或者铟离子。
16. 根据权利要求4至6中任一项所述的半导体器件的制作方法，其特征 在于，第三离子注入的工艺为离子注入能量为2至35KeV，离子注入剂量 为5E12至2E15/cm2,第四离子注入的工艺为离子注入能量为3至150KeV， 离子注入剂量为1E13至9E13 /cm2。
17. 根据权利要求6所述的半导体器件的制作方法，其特征在于，第五离 子注入的注入离子为硼离子或者铟离子，离子注入能量为3至150KeV,离子 注入剂量为1E13至9E13 /cm2。
18. 根据权利要求5或者6所述的半导体器件的制作方法，其特征在于， 第四离子注入的注入角度为0°至45°。
19. 根据权利要求6所述的半导体器件的制作方法，其特征在于，第五离子注入的注入角度为0°至45°,且第五离子注入的角度与第四离子注入的角度 不同。
20. 根据权利要求1至6中任一项所述的半导体器件的制作方法，其特征 在于，所述栅极为多晶硅或者多晶硅硅化物。
21. 根据权利要求1至6中任一项所述的半导体器件的制作方法，其特征 在于，所述栅极介电层为二氧化硅或者氮氧化硅。
22. 根据权利要求1至6中任一项所述的半导体器件的制作方法，其特征 在于，所述间隙壁为二氧化硅或者氮化硅或者氮氧化硅。
23. —种半导体器件的制作方法，其特征在于，包括如下步骤提供半导体村底，半导体衬底包括核心器件区域和输入/输出器件区 域，核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电 层和位于栅极介电层上的栅极，在核心器件区域栅极介电层以及栅极的侧 壁形成有第一间隙壁；以第 一 间隙壁为掩膜，在核心器件区域的半导体衬底内进行第 一次离子注入；进行尖锋退火，在核心器件区域第 一 间隙壁两侧的半导体衬底内形成 低掺杂源漏区；以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第二次离子 注入；进行快速热退火，在输入/输出器件区域栅极介电层两侧的半导体村底 内形成低掺杂源漏区；在核心器件区域第 一间隙壁的侧壁形成第二间隙壁，在输入/输出器件 区域的栅极介电层以及栅极的侧壁形成第三间隙壁；以第二间隙壁和第三间隙壁为掩膜，在核心器件区域和输入/输出器件 区域的半导体衬底内进行第三次离子注入，形成重掺杂源漏区。
24. 根据权利要求23所述的半导体器件的制作方法，其特征在于，所述快 速热退火的退火温度为900'C至IOOO'C。
25. 根据权利要求23所述的半导体器件的制作方法，其特征在于，快速热 退火的退火时间为5至120秒。
26. 根据权利要求25所述的半导体器件的制作方法，其特征在于，快速热 退火的退火时间为10至30秒。
27. 根据权利要求23所述的半导体器件的制作方法，其特征在于，所述第 一间隙壁的厚度为0埃至300埃。
全文摘要
一种半导体器件的制作方法，包括提供包括核心器件区域和I/O区域的半导体衬底，半导体衬底上形成有栅极介电层和位于栅极介电层上的栅极；以栅极为掩膜，在核心器件区域的半导体衬底内进行第一次离子注入；进行尖锋退火，在核心器件区域形成低掺杂源漏区；以栅极为掩膜，在I/O区域的半导体衬底内进行第二次离子注入；进行快速热退火，在I/O区域形成低掺杂源漏区；在核心器件区域和I/O区域的栅极介电层以及栅极的侧壁形成间隙壁；以栅极和间隙壁为掩膜，在核心器件区域和I/O区域的半导体衬底内进行第三次离子注入，形成重掺杂源漏区。所述方法可以调整器件的饱和电流，并改善输入/输出器件的可靠性。
文档编号H01L21/70GK101295675SQ20071004024
公开日2008年10月29日 申请日期2007年4月24日 优先权日2007年4月24日
发明者猛 赵 申请人:中芯国际集成电路制造(上海)有限公司