专利名称：具有igbt和二极管的半导体器件的制作方法
技术领域：
本发明涉及一种具有IGBT和二极管的半导体器件。
背景技术：
用于驱动诸如电动机等负载的反相电路是转换直流电压和交流电压从而使反相器给电动机通电的交换器。尤其，用于驱动感应电动机的反相电路例如由诸如IGBT(即，绝缘栅双极型晶体管)的开关元件和FWD(即，自由旋转二极管)构成。IGBT用作开关元件。当IGBT关闭时FWD分流和回流在电动机中流动的电流，从而使得即使当IGBT在导通状态和截止状态之间转换时在电动机中流动的电流也不会改变。特别是，直流电源与电动机耦合。IGBT将电压施加到电动机。当TGBT截止时，在电动机中流动的电流通过累积在电动机的电感L中的能量穿过FWD流回。由此，可以将反相的直流电流施加到电动机。由于当IGBT转换为导通状态时，不会立即阻断电动机中的电流，因此实质上由直流电源提供交流电压。由于反相电路用于上述操作，因此该电路必须具有FWD，其反相地与IGBT串联连接。特别是，FWD必须反相地与IGBT并联连接。
在美国专利No.5,589,446、JP-A-2000-114550、美国专利No.6,177,713、JP-A-2002-270857和JP-A-2000-340806中公开了用于FWD的二极管。
图7示出在美国专利No.5,589,446中公开的二极管89。在该二极管89中，当二极管89截止电流时，即当二极管89处于截止状态时，耗尽层在具有N-导电类型的半导体层14(即N-层14)中延伸，以使电流不流动。当相对于阴极17，将正电压施加到二极管89中的阳极时，将空穴从具有P+导电类型的半导体层11(即P+层11)引入到N-层14。由此，电流流过二极管89。部分形成在端区中的具有P+导电类型的半导体层12将耗尽层从P+层11和N-层14之间的结J1延伸至二极管89的外围，以使半导体层12防止在端区的边界附近的电场集中。
端区包围有源区和电感部分L。例如由SiO2膜制成的绝缘膜13部分地形成在端区表面附近。具有N+导电类型的半导体层15(即，N+层15)设置在N-层14阴极一侧的表面上。N+层15与阴极17接触。当将正向电压施加到二极管89时，N+层15将电子引入到N-层14中。
图8是示出适用于驱动诸如电动机等负载的反相电路的半导体器件90的等效电路图。器件90包括IGBT90i和二极管90d，其反相地相互并联连接。
在根据现有技术的器件90中，IGBT90i和二极管90d分别形成在不同的半导体衬底中或者不同的半导体芯片中。然而，优选IGBT90i和二极管90d形成在相同的半导体衬底中，以使器件尺寸最小化。
当二极管90d用于反相电路中的FWD时，在二极管90d从导通状态转换到截止状态时反相恢复二极管90d的情况下，二极管90d的电流波形是重要的。
图9A示出用于测量和评估电流波形的电路。在此，电流流过半导体器件90中的二极管90d。图9B示出电流波形的例子。
通过图8所示的器件90提供半导体器件90a、90b。器件90a中的IGBT90ai用于开关器件，器件90b中的IGBT被分路，并测量流过二极管90bd的电流id。
如图9B所示，当器件90a中的IGBT90ai截止时，循环电流在器件90b的二极管90bd中流动。当IGBT90ai导通时，瞬时电流在二极管90bd中反相流动。该瞬时电流具有峰值，将其限定为恢复电流Irr。当二极管90bd反相恢复时，将电源电压施加到二极管92bd。将恢复电流Irr和电压的乘积限定为恢复损失。通常，在反相恢复步骤的情况下，整流二极管需要具有小的恢复电流Irr和小的恢复损失。而且，在反相恢复步骤的情况下需要具有缓慢的电流恢复。由此，必须提高二极管90bd的恢复特性。
发明内容
考虑到上述问题，本发明的目的是提供一种具有IGBT和二极管的半导体器件。
根据本发明的第一方案，半导体器件包括半导体衬底，其具有第一导电类型以及第一和第二表面；IGBT区，其具有IGBT并设置在衬底中；二极管区，其具有二极管并设置在衬底中；以及设置在衬底中的外围区。IGBT区包括第一半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第一半导体区提供IGBT的沟道形成区；以及第二半导体区，其具有第二导电类型并设置在衬底的第二表面的表面部分中，该第二半导体区面对第一半导体区并提供IGBT的集电极。该二极管区包括第三半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第三半导体区提供二极管的阳极和阴极中的一个；以及第四半导体区，其具有第一导电类型并设置在衬底的第二表面的表面部分中，该第四半导体区面对第一半导体区并提供二极管的阳极和阴极中的另一个。外围区包括第五半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中；以及第六半导体区，其具有第二导电类型并设置在衬底的第二表面的表面部分中，该第六半导体区面对第五半导体区。第一、第三和第五半导体区共同并电气地相互耦合，并且第二、第四和第六半导体区共同并电气地相互耦合。
在上述器件中，将第六半导体区设置在衬底的第二表面上并且其面对第五半导体区。由此，第六半导体区周围的寄生二极管与第五半导体区周围的寄生二极管相对设置。由此，减小了第五半导体区周围的寄生二极管的影响，从而在正向操作的情况下，防止将空穴引入到第五半导体区下方的衬底中。因此，在反向操作的情况下提高了规则二极管的恢复特性。
根据本发明的第二方案，半导体器件包括半导体衬底，其具有第一导电类型以及第一和第二表面；IGBT区，其具有IGBT并设置在衬底中；二极管区，其具有二极管并设置在衬底中；以及设置在衬底中的外围区。IGBT区包括第一半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第一半导体区提供IGBT的沟道形成区；以及第二半导体区，其具有第二导电类型并设置在衬底的第二表面的表面部分中，该第二半导体区面对第一半导体区并提供IGBT的集电极。二极管区包括第三半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第三半导体区提供二极管的阳极和阴极中的一个；以及第四半导体区，其具有第一导电类型并设置在衬底的第二表面的表面部分中，该第四半导体区面对第一半导体区并提供二极管的阳极和阴极中的另一个。外围区包括第五半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中。IGBT区设置在外围区和二极管区之间。第一、第三和第五半导体区共同并电气地相互耦合，并且第二和第四半导体区共同并电气地相互耦合。
在上述器件中，IGBT区设置在外围区和二极管区之间。由此，即使当在正向操作的情况下将空穴引入到第五半导体区下方的衬底中时，在反向操作情况下也将减小空穴对二极管恢复特性的影响。
从参考附图进行的以下详细说明，本发明的上述和其它目的、特征和优点将更加明显。附图中图1A和1B是示出根据本发明示例性实施例的半导体器件的截面图；图2A和2B是示出根据本发明另一示例性实施例的半导体器件的截面图；图3是示出根据本发明另一示例性实施例的半导体器件的截面图；图4A和4B是示出根据本发明另一示例性实施例的半导体器件的截面图；图5是示出根据本发明又一示例性实施例的半导体器件的截面图；图6是示出根据本发明另一示例性实施例的半导体器件的底视图；图7是示出根据现有技术的半导体器件的透视图；图8是图7所示器件的等效电路图；图9A是示出用于测量该器件中的电流波形的等效电路的电路图，和图9B是示出该器件中的电流波形的实例图；图10A-10D是示出根据本发明另一示例性实施例的半导体器件的截面图；图11A和图11B是示出根据本发明另一示例性实施例的半导体器件的顶视图和底视图；图12A和图12B是示出根据本发明另一示例性实施例的半导体器件的顶视图和底视图；图13A和图13B是示出根据本发明另一示例性实施例的半导体器件的顶视图和底视图；以及图14A和图14B是示出根据本发明另一示例性实施例的半导体器件的顶视图和底视图。
具体实施例方式
图1A和1B示出根据本发明示例性实施例的半导体器件100、101。尤其，图1A和1B各自示出器件100、101的左侧。在每个器件100、101的中央，交替设置IGBT区和二极管区。每个器件100、101的右侧的结构与图1A或1B的结构左右相反。
每个器件100、101包括具有N-层导电类型的半导体衬底1，其中形成IGBT和二极管。
在每个器件100、101的IGBT区中，在半导体衬底1的主表面的表面部分中形成具有P导电类型的第一半导体区2。第一半导体区2提供IGBT的沟道形成区。在衬底1的背表面的表面部分中形成具有P+导电类型的第二半导体区3。第二半导体区3面对第一半导体区2。第二半导体区3提供IGBT的集电极区。具有N导电类型并形成在衬底1的背表面的表面部分中的半导体层1a提供IGBT的场阑(field stop)层。
在每个器件100、101的二极管区中，在衬底1的主表面的表面部分中形成具有P导电类型的第三半导体区4。第三半导体区4提供二极管的阳极区。在衬底1的背表面的表面部分中形成具有N+导电类型的第四半导体区5。第四半导体区5面对第三半导体区4。第四半导体区5提供二极管的阴极区。
将衬底1中的外围区设置在衬底1的外围上，其是除IGBT区和二极管区之外的区域。在外围区中，在主表面的表面部分中形成具有P导电类型的第五半导体区6。第五半导体区6设置在栅极布线9a和IGBT的衬垫电极(pad electrode)9b下方，在区域6和布线9a或电极9b之间具有绝缘膜10。第五半导体区6和衬底1在其间提供PN结，从而提高器件的击穿电压。第一、第三和第五半导体区2、4、6共同地相互电耦合。在与第一和第三半导体区2、4相同的形成步骤中形成第五半导体区6。第五半导体区6具有与第一和第三半导体区2、4相同的杂质浓度和相同的深度。在衬底1的主表面的表面部分中形成具有P导电类型的第七半导体区6a。第七半导体区6a包围第一、第三和第五半导体区2、4、6。第七半导体区6a不电连接到第五半导体区6，以使得第七半导体区6a与第五半导体区6电悬浮。与外围区不具有第七半导体区6a的情况相比，通过使用第七半导体区6a，当二极管处于截止状态时，耗尽层延伸到外围区。由此，提供第七半导体区6a以降低电场集中。
在每个器件100、101中，将具有P+导电类型的第六半导体区7a、7b设置在衬底1的背表面的表面部分中。第六半导体区7a、7b面对第五半导体区6。在器件100中，第六半导体区7a设置在除第二半导体区3和第四半导体区5之外的整个背表面上。在器件101中，将第六半导体区7b仅设置在第五半导体区6下方。第二、第四和第六半导体区3、5、7电气地并相互地与背面电极8耦合。
在器件100、101中，IGBT区和二极管区形成在衬底1中，从而使具有IGBT和二极管的器件的尺寸最小化。
每个器件100、101的第五半导体区6具有P导电类型，并且将其设置在栅极布线9a和衬垫电极9b下方。提供第五半导体区6以通过在衬底1和区域6之间形成PN结来提高击穿电压。第五半导体区6与第一和第三半导体区2、4电耦合。因此，器件100具有规则二极管D，此外，器件100还具有两个寄生二极管PDa、PDb。寄生二极管PDa形成在第五半导体区6和设置在第五半导体区6下方的衬底1之间。如果面对第五半导体区6的N导电类型区设置在衬底1的背表面上，则在正向操作的情况下，提供在第五半导体区6和衬底1之间的寄生二极管PDa，从而将大量空穴引入到衬底1中。该空穴引入导致在反向操作情况下规则二极管D中的恢复特性的恶化。
为了避免上述恢复特性的恶化，在每个器件100、101中，将具有P导电类型的第六半导体区7a、7b形成在衬底1的背表面上，并且其面对设置在衬底1的主表面上的第五半导体区6。由此，在衬底1的背面上形成在第六半导体区7a、7b周围的另一寄生二极管PDb。寄生二极管PDb具有与第五半导体区6周围的寄生二极管PDa相反的方向。因此，寄生二极管PDa的操作受到限制，并且降低了在正向操作情况下引入到第五半导体区6下方的衬底1中的空穴。提高了反向操作情况下的规则二极管D的恢复特性。
当恢复过程的电流变化率di/dt变得较大时可以击穿第五半导体区6周围的寄生二极管PDa。这与将诸如ESD(即，静电放电)的浪涌电压施加到器件上的情况相似。因此，为了增加抗浪涌电压的寄生二极管PDa的击穿电压，优选器件100、101具有以下结构。
图2A、2B、3、4A和4B示出具有各种第五半导体区6b-6f的半导体器件102-106。每个半导体器件102-106与图1A所示的器件100相似，除了第五半导体区6之外。
尽管图1A中的器件100中的第五半导体区6具有与第三半导体区4相同的杂质浓度，但是在图2A中的器件102中，第五半导体区6b具有比第三半导体区4低的杂质浓度。由此，载流子通过第五半导体区6b的电阻增加，从而降低了电流集中。因此，抗浪涌的击穿电压提高，即增加。
尽管器件100中的第五半导体区6具有与第三半导体区4相同的深度，但是在图2B中的器件103中，第五半导体区6c具有比第三半导体区4浅的深度。由此，载流子通过第五半导体区6c的电阻增加，从而降低了电流集中。因此，抗浪涌的击穿电压提高。
管器件100中的第五半导体区6由一个扩散区形成，但是在图3中的器件104中，第五半导体区6d包括多个扩散区，尽这些扩散区相互交迭且相互毗连。由此，在扩散区交迭部分处第五半导体区6d的电阻增加。由此，载流子通过第五半导体区6d的电阻增加，从而降低了电流集中。因此，抗浪涌的击穿电压提高。
在图4A和4B中的每个器件105、106中，第五半导体区5e、5f包括其间具有绝缘膜的沟槽te、tf。尤其，器件105的沟槽te穿透第五半导体区6e，并且设置在部分第五半导体区6e中。器件106的沟槽tf不穿透第五半导体区6f，即，沟槽tf的底部不达到衬底1，从而沟槽tf的底部保留在第五半导体区6f中。在器件100中，第五半导体区6不具有沟槽。由此，载流子通过第五半导体区6e、6f的电阻增加，从而降低了电流集中。因此，抗浪涌的击穿电压提高。
图5示出半导体器件107，其中指定第五半导体区6f的尺寸。在器件107中，具有P导电类型的第七半导体区6a形成在衬底1的主表面上。第七半导体区6a包围第一、第三和第五半导体区2、4、6。第五半导体区6g的一端e1设置在第七半导体区的一侧上，并且电极9c的一端e2设置在外围区的一侧上。电极9c连接到第五半导体区6g。将第五半导体区6g的一端e1和电极9c的一端e2之间的距离限定为L，其大于空穴在衬底1的第八半导体区1b中的扩散长度。例如，预定距离L使其等于或大于50μm。优选地，距离L可以等于或大于100μm。
由于器件107包括第七半导体区6a，因此当二极管处于截止状态时耗尽层延伸到外围区。因此，降低了电场集中。而且，由于距离L大于空穴的扩散长度，因此还降低了电流集中。由此，还减少了一端e2处的击穿，在此处第五半导体区6g连接到电极9c。
图10A示出半导体器件109，其中将绝缘层20设置在衬底1的背面上。尤其，绝缘层20设置在外围区中，并且将背面电极8设置在衬底1在二极管区和IGBT区中的背面上。在此，N导电类型的半导体层1a提供场阑层(即FS层)。与图1A中的器件100相比，器件109不具有第四半导体区5和第六半导体区7a。然而，由于器件109包括绝缘层20，因此限制了寄生二极管PDa的操作，并且减少了在正向操作情况下引入到第五半导体区6下方的衬底1中的空穴。由此，改善了反向操作情况下的规则二极管D的恢复特性。
图10B示出半导体器件110，其中将绝缘层20设置在衬底1的背面上。尤其，将绝缘层20设置在外围区中，并且将背面电极8设置在衬底1在二极管区和IGBT区中的背面上。与图1A中的器件100相比，器件109不具有第四半导体区5和第六半导体区7a。而且，在外围区域中，仅部分地设置N导电类型半导体区1a。主要地，在外围区中不具有场阑层(即，对应于N导电类型半导体区1a)。然而，由于器件109包括绝缘层20，因此寄生二极管PDa的操作受到限制，并且减少了在正向操作情况下引入到第五半导体区6下方的衬底1中的空穴。由此，改善了反向操作情况下的规则二极管D的恢复特性。
图10C示出半导体器件111，其中将高电阻层21设置在N导电类型半导体层1a和背面电极8之间的衬底1的背面上。尤其，将高电阻层21仅设置在外围区中，并且将背面电极8不仅设置在衬底1在二极管区和IGBT区中的背面上，而且还设置在衬底1在外围区中的背面上。与图1A中的器件100相比，器件111不具有第四半导体区5和第六半导体区7a。然而，由于器件111包括高电阻层21，因此寄生二极管PDa的操作受到限制，并且减少了在正向操作情况下引入到第五半导体区6下方的衬底1中的空穴。由此，改善了反向操作情况下的规则二极管D的恢复特性。在此，通过增加背面电极8的接触电阻或者通过减小在背面电极和N导电类型半导体层1a之间的边界处的杂质浓度来制备高电阻层21。
图10D示出半导体器件112。尤其，将背面电极8仅设置在二极管区和IGBT区中。由此，在外围区中没有背面电极8。而且，与图1A中的器件100相比，器件112不具有第四半导体区5和第六半导体区7a。然而，由于外围区不具有背面电极8，因此寄生二极管PDa的操作受到限制，并且减少了在正向操作情况下引入到第五半导体区6下方的衬底1中的空穴。由此，改善了反向操作情况下的规则二极管D的恢复特性。
图6示出半导体器件108，并且器件108具有与图1A所示的器件100相似的截面结构。
器件108包括IGBT和二极管，其形成在具有N-导电类型的衬底1中。在器件108的IGBT区中，如图1A所示，具有P导电类型的第一半导体区2形成在衬底1的主表面的表面部分中。第一半导体区2提供IGBT的沟道形成区。具有P+导电类型的第二半导体区3形成在衬底1的背表面的表面部分中。第二半导体区3面对第一半导体区2，并提供IGBT的集电极区。第二半导体区3设置在IGBT区中，并且在图6中将其示为由点划线和双点划线包围的区域。
在器件108的二极管区域中，如图1A所示，在衬底1的主表面的表面部分中形成具有P导电类型的第三半导体区4。第三半导体区4提供二极管的阳极区。在衬底1的背表面的表面部分中形成具有N+导电类型的第四半导体区5。第四半导体区5面对第三半导体区4，并且提供二极管的阴极区。第四半导体区5设置在二极管区中。在图6中将器件108的第四半导体区5示为由点划线包围的区域。
由此，在器件108中，IGBT区(即，示为第二半导体区3)包围二极管区(即，示为第四半导体区5)，如图6所示。
设置在图6中的双点划线外部的区域对应于除器件108的IGBT区和二极管区之外的区域，并且其包围IGBT区。第五半导体区6形成在衬底1在该双点划线外部的区域中的主表面的表面部分中，如图1A所示。因此，在器件108中，第五半导体区6包围IGBT区(即，对应于第二半导体区3)。在此，第一、第三和第五半导体区2、4、6相互电耦合。
在器件108中，面对第五半导体区6的第六半导体区7a设置在背表面在除第二和第四半导体区3、5之外的整个表面部分上。第二、第四和第六半导体区3、5、7a电气地并相互地与背面电极8耦合。
第五半导体区6设置在栅极布线9a和衬垫电极9b的下方，并且具有P导电类型。因此，PN结形成在具有N导电类型的衬底1和第五半导体区6之间，从而提高器件的击穿电压。然而，该第五半导体区6电气地并相互地与第一和第三半导体区2、4耦合。由此，第五半导体区6和衬底1之间的寄生二极管PDa可以降低反向操作情况下的规则二极管D的恢复特性。由此，在器件108中，第五半导体区6和规则二极管区(即，对应于第四半导体区5)夹着IGBT区(即，对应于第二半导体区3)，并且相互分开。由此，在二极管D正向操作的情况下，将空穴引入到第五半导体区6下方的衬底1中。然而，在二极管D反向操作的情况下减小了所引入的空穴对二极管D的恢复特性的影响。
在除器件108的IGBT区和二极管区之外的区域中，在衬底1的主表面上形成具有P导电类型的第五半导体区6，以及在衬底1的背表面上形成具有P+导电类型且面对第五半导体区6的第六半导体区7a。为了改善二极管D的恢复特性，优选地第六半导体区7a具有P导电类型。或者，在器件108中，由于二极管区和第五半导体区6相互分开，IGBT区夹在其间，因此第六半导体区可以具有N导电类型，只要二极管区和第五半导体区6充分分开即可。在该器件108中，改善了反向操作情况下的规则二极管D的恢复特性。而且，提高了抗浪涌的击穿电压。
图11A示出半导体器件113的主表面，以及图11B示出器件113的背表面。器件113的IGBT区和二极管区共同形成在相同的区域中。在此，器件113具有与图10A-10D中的器件109-112相似的截面。尤其，衬底1在外围区中的背表面的表面部分包括具有场阑层1a的绝缘层20、不具有场阑层1a的绝缘层20、在场阑层1a和背面电极8之间的高阻层21、或仅是不具有背面电极8的场阑层。在该器件113中，改善了反向操作情况下的规则晶体管D的恢复特性，并且提高了抗浪涌的击穿电压。
图12A示出半导体器件114的主表面，并且图12B示出器件114的背表面。分别形成器件114的IGBT区和二极管区。沿着衬底1的一个方向交替设置IGBT区和二极管区，该方向平行于衬底1的主表面。在此，器件114具有与图10A-10D中的器件109-112相似的截面。尤其，衬底1在外围区域中的背表面的表面部分包括具有场阑层1a的绝缘层20、不具有场阑层1a的绝缘层20、场阑层1a和背面电极8之间的高阻层，或者仅是不具有背面电极8的场阑层。在该器件114中，改善了反向操作情况下的规则二极管D的恢复特性，并且提高了抗浪涌的击穿电压。
图13A示出半导体器件115的主表面，并且图13B示出器件115的背表面。分别形成器件115的IGBT区和二极管区。外围区包围IGBT区，并且IGBT区包围二极管区。在此，器件115具有与图10A-10D中的器件109-112相似的截面。尤其，衬底1在外围区中的背表面的表面部分包括具有场阑层1a的绝缘层20、不具有场阑层1a的绝缘层20、场阑层1a和背面电极8之间的高阻层21、或者仅是不具有背面电极8的场阑层。在该器件115中，改善了反向操作情况下的规则二极管D的恢复特性，并且提高了抗浪涌的击穿电压。
图14A示出半导体器件116的主表面，并且图14B示出器件116的背表面。分别形成器件116的IGBT区和二极管区。外围区包围IGBT区和二极管区。而且，沿着衬底1的一个方向交替设置IGBT区和二极管区，该方向平行于衬底1的主表面。而且，外围区包括中间部分，其将IGBT区和二极管区分成两个部分。在此，器件116具有与图10A-10D中的器件109-112相似的截面。尤其，衬底1在外围区域中的背表面的表面部分包括具有场阑层1a的绝缘层20、不具有场阑层1a的绝缘层20、场阑层1a和背面电极8之间的高阻层21、或仅是不具有背面电极8的场阑层。在该器件116中，改善了反向操作情况下的规则二极管D的恢复特性，并且提高了抗浪涌的击穿电压。
在每个器件100-116中，衬底1具有N导电类型，IGBT是N沟道IGBT，具有P导电类型的第一半导体区2作为沟道形成区，并且二极管具有作为阳极的具有P导电类型的第三半导体区4。或者，衬底1可以具有P导电类型，IGBT可以是P沟道IGBT，具有N导电类型的第一半导体区2作为沟道形成区，并且二极管可以具有作为阴极的具有N导电类型的第三半导体区4。在这种情况下，改善了反向操作情况下的规则二极管D的恢复特性。而且，提高了抗浪涌的击穿电压。
上述公开内容具有以下方案。
根据本发明的第一方案，半导体器件包括半导体衬底，其具有第一导电类型以及第一和第二表面；IGBT区，其具有IGBT并设置在衬底中；二极管区，其具有二极管并设置在衬底中；以及设置在衬底中的外围区。IGBT区包括第一半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第一半导体区提供IGBT的沟道形成区；以及第二半导体区，其具有第二导电类型并设置在衬底的第二表面的表面部分中，该第二半导体区面对第一半导体区并提供IGBT的集电极。该二极管区包括第三半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第三半导体区提供二极管的阳极和阴极中的一个；以及第四半导体区，其具有第一导电类型并设置在衬底的第二表面的表面部分中，该第四半导体区面对第一半导体区并提供二极管的阳极和阴极中的另一个。外围区包括第五半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中；以及第六半导体区，其具有第二导电类型并设置在衬底的第二表面的表面部分中，该第六半导体区面对第五半导体区。第一、第三和第五半导体区共同并电气地相互耦合，并且第二、第四和第六半导体区共同并电气地相互耦合。
在上述器件中，将第六半导体区设置在衬底的第二表面上并且其面对第五半导体区。由此，第六半导体区周围的寄生二极管与第五半导体区周围的寄生二极管相对设置。由此，减小了第五半导体区周围的寄生二极管的影响，从而在正向操作的情况下，防止将空穴引入到第五半导体区下方的衬底中。因此，在反向操作的情况下提高了规则二极管的恢复特性。
或者，器件还包括设置在衬底的第二表面上的背面电极。背面电极设置在外围区、二极管区和IGBT区中，以使第二、第四和第六半导体区共同并电气地与背面电极耦合。
或者，器件还包括第七半导体区，其具有第二导电类型并且设置在衬底的第一表面的表面部分中。第七半导体区包围第一、第三和第五半导体区。第五半导体区的一端靠近第七半导体区。外围区还包括设置在第五半导体区上的电极。该电极的一端靠近第七半导体区。第五半导体区的所述一个端部和电极的所述一个端部之间的距离等于或大于空穴在第五半导体区和第六半导体区之间的衬底中的扩散长度。这种情况下，当二极管处于截止状态时，耗尽层在外围区中延伸，从而降低电场集中。而且，由于第五半导体区的所述一个端部和电极的所述一个端部之间的距离等于或大于空穴的扩散长度时，降低了电流集中，从而防止在电极的所述一个端部处的击穿。
或者，第六半导体区可以仅设置在第五半导体区的下方。或者，第六半导体区可以设置在衬底的除第二半导体区的表面部分和第四半导体区的表面部分之外的整个第二表面上。或者，IGBT区可以包围二极管区，并且外围区中的第五半导体区可以包围IGBT区。
根据本发明的第二方案，半导体器件包括半导体衬底，其具有第一导电类型以及第一和第二表面；IGBT区，其具有IGBT并设置在衬底中；二极管区，其具有二极管并设置在衬底中；以及设置在衬底中的外围区。IGBT区包括第一半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第一半导体区提供IGBT的沟道形成区；以及第二半导体区，其具有第二导电类型并设置在衬底的第二表面的表面部分中，该第二半导体区面对第一半导体区并提供IGBT的集电极。二极管区包括第三半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中，该第三半导体区提供二极管的阳极和阴极中的一个；以及第四半导体区，其具有第一导电类型并设置在衬底的第二表面的表面部分中，该第四半导体区面对第一半导体区并提供二极管的阳极和阴极中的另一个。外围区包括第五半导体区，其具有第二导电类型并设置在衬底的第一表面的表面部分中。IGBT区设置在外围区和二极管区之间。第一、第三和第五半导体区共同并电气地相互耦合，并且第二和第四半导体区共同并电气地相互耦合。
在上述器件中，IGBT区设置在外围区和二极管区之间。由此，即使当在正向操作的情况下将空穴引入到第五半导体区下方的衬底中时，在反向操作情况下也将减小空穴对二极管恢复特性的影响。
或者，IGBT区可以包围二极管区，并且外围区中的第五半导体区可以包围IGBT区。
或者，该器件还可以包括设置在衬底的第二表面上的背面电极；以及设置在衬底的第二表面上的绝缘层。将背面电极设置在二极管区和IGBT区中，以使第二和第四半导体区共同并电气地相互耦合，并且将绝缘层设置在外围区中。
或者，该器件还可以包括设置在衬底的第二表面上的背面电极。该背面电极设置在二极管区和IGBT区中，以使第二和第四半导体区共同并电气地相互耦合，并且背面电极不设置在外围区中。
虽然已经参考其优选实施例对本发明进行了说明，但是应当理解的是，本发明不限于优选实施例和结构。本发明旨在覆盖各种修改和等同设置。另外，虽然上述各种组合和结构是优选的，但是包括更多、更少或仅仅一个元件的其它组合和结构也在本发明的精神和范围内。
权利要求
1.一种半导体器件，包括半导体衬底(1)，其具有第一导电类型以及第一和第二表面；IGBT区(IGBT REGION)，其具有IGBT并设置在所述衬底(1)中；二极管区(DIODE REGION)，其具有二极管并设置在所述衬底(1)中；以及外围区(PERIPHERY REGION)，其设置在所述衬底(1)中，其中所述IGBT区(IGBT REGION)包括第一半导体区(2)，其具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中，该第一半导体区(2)提供所述IGBT的沟道形成区；和第二半导体区(3)，其具有所述第二导电类型并设置在所述衬底(1)的所述第二表面的表面部分中，该第二半导体区(3)面对所述第一半导体区(2)并且提供所述IGBT的集电极，所述二极管区(DIODE REGION)包括第三半导体区(4)，其具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中，该第三半导体区(4)提供所述二极管的阳极和阴极中的一个；和第四半导体区(5)，其具有所述第一导电类型并设置在所述衬底(1)的所述第二表面的表面部分中，该第四半导体区(5)面对所述第一半导体区(2)并且提供所述二极管的阳极和阴极中的另一个，所述外围区(PERIPHERY REGION)包括第五半导体区(6、6b-6g)，其具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中；以及第六半导体区(7a、7b)，其具有所述第二导电类型并设置在所述衬底(1)的所述第二表面的表面部分中，该第六半导体区(7a、7b)面对所述第五半导体区(6、6b-6g)，所述第一、第三和第五半导体区(2、4、6、6b-6g)共同并电气地相互耦合，以及所述第二、第四和第六半导体区(3、5、7a、7b)共同并电气地相互耦合。
2.如权利要求1所述的器件，所述第一导电类型是N导电类型，并且所述第二导电类型是P导电类型，和所述第三半导体区(4)提供所述二极管的阳极，以及所述第四半导体区(5)提供所述二极管的阴极。
3.如权利要求1所述的器件，所述第一导电类型是P导电类型，并且所述第二导电类型是N导电类型，和所述第三半导体区(4)提供所述二极管的阴极，以及所述第四半导体区(5)提供所述二极管的阳极。
4.如权利要求1所述的器件，还包括背面电极(8)，其设置在所述衬底(1)的所述第二表面上，其中所述背面电极(8)设置在外围区(PERIPHERY REGION)、二极管区(DIODE REGION)和IGBT区(IGBT REGION)中，以使所述第二、第四和第六半导体区(3、5、7a、7b)共同并电气地与所述背面电极(8)耦合。
5.如权利要求1的器件，还包括第七半导体区(6a)，具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中，其中所述第七半导体区(6a)包围所述第一、第三和第五半导体区(2、4、6g)，所述第五半导体区(6g)的一端(e1)靠近所述第七半导体区(6a)，所述外围区(PERIPHERY REGION)还包括设置在所述第五半导体区(6g)上的电极(9c)，所述电极(9c)的一端(e2)靠近所述第七半导体区(6a)，以及所述第五半导体区(6g)的所述一端(e1)和所述电极(9c)的所述一端(e2)之间的距离等于或大于空穴在所述第五半导体区(6g)和所述第六半导体区(7a)之间的所述衬底(1)中的扩散长度。
6.如权利要求1-5中任一项所述的器件，所述第六半导体区(7b)仅设置在所述第五半导体区(6)的下方。
7.如权利要求1-5中任一项所述的器件，所述第六半导体区(7a)设置在所述衬底(1)的除所述第二半导体区(3)的表面部分和所述第四半导体区(5)的表面部分之外的整个所述第二表面上。
8.如权利要求1-5中任一项所述的器件，所述IGBT区(IGBT REGION)包围所述二极管区(DIODEREGION)，和所述外围区(PERIPHERY REGION)中的所述第五半导体区(6、6b-6g)包围所述IGBT区(IGBT REGION)。
9.如权利要求1-5中任一项所述的器件，所述第五半导体区(6b)的杂质浓度低于所述第三半导体区(4)的杂质浓度。
10.如权利要求1-5中任一项所述的器件，所述第五半导体区(6c)在垂直于所述衬底(1)的所述第一表面的方向上具有深度，以及所述第五半导体区(6c)的所述深度比所述第三半导体区(4)的深度浅。
11.如权利要求1-5中任一项所述的器件，所述第五半导体区(6d)包括多个扩散区(6d)，以及相邻的两个所述扩散区(6d)部分地相互交迭，以使所述扩散区(6d)连接在一起。
12.如权利要求1-5中任一项所述的器件，所述第五半导体区(6e-6f)包括沟槽(te、tf)中的绝缘膜。
13.如权利要求1-5中任一项所述的器件，所述外围区(PERIPHERY REGION)还包括用于所述IGBT的栅极布线(9a)，以及所述栅极布线(9a)设置在所述第五半导体区(6、6b-6g)上，在所述栅极布线(9a)和所述第五半导体区(6、6b-6g)之间具有绝缘膜(10)。
14.如权利要求1-5中任一项所述的器件，所述外围区(PERIPHERY REGION)还包括衬垫电极(9b)，以及所述衬垫(9b)设置在所述第五半导体区(6、6b-6g)上，在所述焊接点电极(9b)和所述第五半导体区(6、6b-6g)之间具有绝缘膜(10)。
15.一种半导体器件，包括半导体衬底(1)，其具有第一导电类型以及第一和第二表面；IGBT区(IGBT REGION)，其具有IGBT并设置在所述衬底(1)中；二极管区(DIODE REGION)，其具有二极管并设置在所述衬底(1)中；以及设置在所述衬底(1)中的外围区(PERIPHERY REGION)，其中所述IGBT区(IGBT REGION)包括第一半导体区(2)，其具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中，该第一半导体区(2)提供所述IGBT的沟道形成区；以及第二半导体区(3)，其具有所述第二导电类型并设置在所述衬底(1)的所述第二表面的表面部分中，该第二半导体区(3)面对第一半导体区(2)并提供所述IGBT的集电极，所述二极管区(DIODE REGION)包括第三半导体区(4)，其具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中，该第三半导体区(4)提供所述二极管的阳极和阴极中的一个；以及第四半导体区(5)，其具有所述第一导电类型并设置在所述衬底(1)的所述第二表面的表面部分中，该第四半导体区(5)面对所述第一半导体区(2)并提供所述二极管的阳极和阴极中的另一个，所述外围区(PERIPHERY REGION)包括第五半导体区(6、6b-6g)，其具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中，所述IGBT区(IGBT REGION)设置在所述外围区(PERIPHERYREGION)和所述二极管区(DIODE REGION)之间，所述第一、第三和第五半导体区(2、4、6、6b-6g)共同并电气地相互耦合，以及所述第二和第四半导体区(3、5)共同并电气地相互耦合。
16.如权利要求15所述的器件，所述IGBT区(IGBT REGION)包围所述二极管区(DIODEREGION)，以及所述外围区(PERIPHERY REGION)中的所述第五半导体区(6、6b-6g)包围所述IGBT区(IGBT REGION)。
17.如权利要求16所述的器件，所述第一导电类型是N导电类型，并且所述第二导电类型是P导电类型，和所述第三半导体区(4)提供所述二极管的阳极，以及所述第四半导体区(5)提供所述二极管的阴极。
18.如权利要求16所述的器件，所述第一导电类型是P导电类型，并且所述第二导电类型是N导电类型，和所述第三半导体区(4)提供所述二极管的阴极，以及所述第四半导体区(5)提供所述二极管的阳极。
19.如权利要求16所述的器件，，还包括第七半导体区(6a)，具有所述第二导电类型并设置在所述衬底(1)的所述第一表面的表面部分中，其中所述第七半导体区(6a)包围所述第一、第三和第五半导体区(2、4、6、6b-6g)，所述第五半导体区(6、6b-6g)的一端(e1)靠近所述第七半导体区(6a)，所述外围区(PERIPHERY REGION)还包括设置在所述第五半导体区(6、6b-6g)上的电极(9c)，所述电极(9c)的一端(e2)靠近所述第七半导体区(6a)，以及所述第五半导体区(6、6b-6g)的所述一端(e1)和所述电极(9c)的所述一端(e2)之间的距离等于或大于空穴在所述第五半导体区(6、6b-6g)下方的衬底(1)中的扩散长度。
20.如权利要求15-19中任一项所述的器件，还包括背面电极(8)，其设置在所述衬底(1)的所述第二表面上，以及绝缘层(20)，其设置在所述衬底(1)的所述第二表面上，其中所述背面电极(8)设置在所述二极管区(DIODE REGION)和所述IGBT区(IGBT REGION)中，以使所述第二和第四半导体区(3、5)共同并电气地相互耦合，以及所述绝缘层(20)设置在所述外围区(PERIPHERY REGION)中。
21.如权利要求15-19中任一项所述的器件，还包括背面电极(8)，其设置在所述衬底(1)的所述第二表面上，其中所述背面电极(8)设置在所述二极管区(DIODE REGION)和所述IGBT(IGBT REGION)中，以使所述第二和第四半导体区(3、5)共同并电气地相互耦合，以及所述背面电极(8)不设置在所述外围区(PERIPHERY REGION)中。
22.如权利要求15-19中任一项所述的器件，还包括背面电极(8)，其设置在所述衬底(1)的所述第二表面上；以及高阻层(21)，其设置在所述外围区(PERIPHERY REGION)中，其中所述背面电极(8)设置在所述外围区(PERIPHERY REGION)、所述二极管区(DIODE REGION)和所述IGBT区(IGBT REGION)中，以使所述第二和第四半导体区(3、5)共同并电气地相互耦合，和所述高阻层(21)设置在所述衬底(1)和所述背面电极(8)之间。
23.如权利要求15-19中任一项所述的器件，所述第五半导体区(6b)的杂质浓度比所述第三半导体区(4)的杂质浓度低。
24.如权利要求15-19中任一项所述的器件，所述第五半导体区(6c)在垂直于所述衬底(1)的所述第一表面的方向上具有深度，以及所述第五半导体区(6c)的所述深度比所述第三半导体区(4)的深度浅。
25.如权利要求15-19中任一项所述的器件，所述第五半导体区(6d)包括多个扩散区(6d)，以及相邻的两个所述扩散区(6d)部分地相互交迭，以使所述扩散区(6d)连接在一起。
26.如权利要求15-19中任一项所述的器件，所述第五半导体区(6e-6f)包括沟槽(te、tf)中的绝缘膜。
27.如权利要求15-19中任一项所述的器件，所述外围(PERIPHERY REGION)还包括所述IGBT的栅极布线(9a)，以及所述栅极布线(9a)设置在所述第五半导体区(6、6b-6g)上，在所述栅极布线(9a)和所述第五半导体区(6、6b-6g)之间具有绝缘膜(10)。
28.如权利要求15-19中任一项所述的器件，所述外围区(PERIPHERY REGION)还包括衬垫电极(9b)，以及所述衬垫(9b)设置在所述第五半导体区(6，6b-6g)上，在所述衬垫电极和所述第五半导体区(6、6b-6g)之间具有绝缘膜(10)。
全文摘要
一种半导体器件，包括半导体衬底(1)；IGBT区(IGBTREGION)，其包括位于衬底(1)的第一表面上并提供沟道形成区的第一区(2)，以及位于衬底(1)的第二表面上并提供集电极的第二区(3)；二极管区(DIODE REGION)，其包括位于第一表面上并提供阳极或阴极的第三区(4)和位于第二表面上并提供阳极或阴极的第四区(5)；外围区(PERIPERY REGION)，其包括位于第一表面上的第五区(6，6b－6g)和位于第二表面上的第六区(7a、7b)。第一、第三和第五区(2、4、6、6B－6g)共同且电气耦合，并且第二、第四和第六区(3、5、7a、7b)共同并电气地相互耦合。
文档编号H01L27/06GK101026161SQ20071007898
公开日2007年8月29日 申请日期2007年2月16日 优先权日2006年2月24日
发明者尾关善彦, 户仓规仁, 都筑幸夫 申请人:株式会社电装