专利名称：电连接器的制作方法
技术领域：
本实用新型有关一种电连接器。尤指一种在高速、高耗能的集成电路模组及其供应电源间建立连接的低电感、低电阻电连接器。
随集成电路的高度整合，其耗电需求增加。对于最新研制的微处理器及与其一同使用的集成电路或晶片，这种需求尤其强烈，这些高速运算的晶片需要消耗比以前更多的电能。
微处理器及与其一起使用的集成电路元件(例如，高速缓冲存储器)，一般都安装于板体或模组上，这样的集成电路模组插入主机板上的电连接器内，该电连接器具有供电端子以将电源的电能传递至集成电路模组。
但是，目前的微处理器被设计成必须耗用大量的电能且工作在低电压的条件下(如3.1伏特)，这就意味着供应集成电路的电流量将达到极高的水平。据预测，未来的微处理器将工作于低至1伏特的电压从而使工作电流上升至80安培。因此，有必要在电源与集成电路模组间建立低电阻、低电感的电力传输路径。
由于现有连接器的电源端子通常截面积很小，其相对较大的电阻将引起电感效应、电阻消耗及引起焦耳热而导致产生影响非常大的温升。因此应用于供电设备的改良电源端子需要满足高电流、低电感、低温升的条件。
另外，现有电连接器中，电源端子通常以诸如C194及C495(应用标准编号系统规定)之类的铜合金制成。这些铜合金是在金属铜内加入如锡、铍及镍等元素而形成，使合金具有更好的强度和弹性。然而，这些合金仅具有纯铜10％至30％的电导率，当需要大电流容量时，低电感及低温升则依赖于低电阻，这些铜合金材料便不再适合。因此，必须选用高电导率材料(如纯铜)做电源端子以优化电气性能，从而克服现有电源端子的缺点。不过，因为纯铜的强度相对较弱，有必要采用一种新颖的结构，提供给纯铜电源端子使端子与集成电路模组间建立可靠连接的足够的法向接触力。
本实用新型的目的在于提供一种电连接器，该电连接器的一些端子具有高电导率、低电感、低电阻的特性，使电传输效率高，且这种端子能与对应接触片相产生足够的法向接触力，使电气接触稳定。
为实现以上目的，本实用新型采用如下技术方案电连接器第一端子、第二端子及第三端子(本案实施例中，分别指接地端子、处理器电源端子及高速缓冲存储器电源端子)用高电导率的纯铜板材冲压而成，并以绝缘薄膜相互间隔，每一端子均设有至少一用于对接的弹臂。该电连接器还设有若干塑胶元件，其中部分塑胶元件上设有与端子的弹臂配合的弹臂，为相应端子弹臂提供充分法向力，以保证与集成电路模组的相应接触片间的电气连接。本实用新型电连接器还包括电容板，该电容板通过对准销与对准孔间的配合，与接地端子、处理器电源端子及高速缓冲存储器电源端子以压力配合相连接，并同时与电源供应器相连接。电连接器内还设有有若干独立信号端子，用于建立信号源与集成电路模组间的连接。
由于采用上述方案，电源端子与集成电路模组的相应接触片间有足够的法向接触力，其电气连接相当可靠，而且电源从电源供应器传递到集成电路模组的电阻和电感非常低，电源端子传输效率高，同时本实用新型电连接器的信号端子也可以传递信号，使电连接器功能更加全面。
以下结合附图和实施例对本实用新型作进一步说明。
图1是本实用新型电连接器与电容板及信号板相连接的局部分解立体图。
图2是本实用新型间隔有绝缘膜的接地端子、处理器电源端子及高速缓冲存储器电源端子的组装立体图。
图3是沿图2所示A-A线的剖视图，其显示接地端子、处理器电源端子及高速缓冲存储器电源端子的相互位置关系。
图4是本实用新型的底部塑胶元件的立体图。
图5是底部塑胶元件与接地端子组成的下组件的立体图。
图6是电容板安装于图5所示下组件上的立体图。
图7是本实用新型中部塑胶元件的立体图。
图8是中部塑胶元件、高速缓冲存储器电源端子及处理器电源端子组成的中组件的立体图。
图9是图8所示组件的仰视图。
图10是图5所示下组件及图8所示中组件与电容板的组合图，其间夹有绝缘膜。
图11是本实用新型的顶部塑胶元件的立体图。
图12是顶部塑胶元件容置有信号端子且与信号板端接的立体图。
图13是图1所示本实用新型电连接器的组合图。
图14是沿图1所示B-B线的剖视图，其显示各塑胶元件、端子及配合的信号板与电容板间的配合及相互位置关系。
请参阅图1所示，本实用新型电连接器用于从电源供应器(未图示)及信号源(未图示)将电源及信号传递至集成电路模组(未图示)，其包括安装在一起的底部、中部及顶部塑胶元件21、22及23。若干端子，包括接地端子31、处理器电源端子32、高速缓冲存储器电源端子33及若干独立信号端子34(图示仅画出一个)，其分别与相应塑胶元件21、22及23相配合。电容板4的前端置于底部塑胶元件21及中部塑胶元件22之间，其后端延伸出相当长度以与电源供应器的电源线及接地线相连接。信号板5(例如，一个软性印刷电路板)的前、后端分别与信号端子34及通过信号连接器(未图示)与信号源相连接。绝缘本体6设有一插槽60，以将塑胶元件21、22及23与端子31、32、33及34借助于卡持机构可分离地收容于其内，其中前述卡持机构是由顶部塑胶元件23相对两侧的插销230及本体6上相对两侧的相应卡钩61组成。本体6收容从前开口端插入插槽60的集成电路模组，从而在端子31、32、33及34与安装有高耗能集成电路晶片(如，中央处理器)的集成电路模组间建立电气连接。这样，电源就通过本实用新型电连接器从电源供应器传输给高耗能集成电路晶片。
请参阅图2、图3及图5所示，每一接地端子31、处理器电源端子32及高速缓冲存储器电源端子33均是从高电导率的金属板冲压而成，因而其具有较大的导电面积以减小整体电阻。每一端子31、32、33各自包括有后端部310、320、330、主体部311、321、331及从主体部311、321、331向前延伸而出的若干弹臂312、322、332。主体部311、321、331相平行，过渡部316、326、336分别将主体部311、321、331与后端部310、320、330相互连接。
每一接地端子31及处理器电源端子32后端部310及320均是长条形，其上设有一对小尺寸对准孔313、323、一对大尺寸对准孔314、324及与小尺寸对准孔313、323隔离的缺口315、325。高速缓冲存储器电源端子33还设有一对与小尺寸对准孔313及323相同的小尺寸对准孔333。
每一端子31、32、33的弹臂312、322、332包括从主体部311、321、331延伸而出的倾斜部3120、3220、3320、水平部3121、3221、3321及位于水平部3121、3221、3321自由端的卷曲接触部3122、3222、3322。接地端子31及处理器电源端子32的倾斜部3120及3220均向与其各自倾斜过渡部316及326相反的方向延伸。高速缓冲存储器的每一接触部332的倾斜部3320则向与其倾斜过渡部336相同的方向延伸。端子32及33各自的接触部3222及3322的最低处的接触点处于同一平面以与集成电路模组上表面上的相应接触片接触。每一接触部3122、3222、3322的凸面曲率很小而宽度大，其可与沿集成电路模组配合边两侧布置的相应接触片相配合，从而使电源传递路径上的电阻和电感较小。
在本实施例中，端子31、32及33均是由纯铜(如C110，一种可商业利用的、最小电导率为101％IACS《International Annealed Copper Standard，国际退火铜标准》的纯铜)制成。由于采用纯铜，将使端子31、32及33的电导率比现有铜合金电源端子更好，且具有较高的热导率。因为电阻随电导率线性变化，使用纯铜还使端子31、32及33的整体电阻减小。
接地端子31及处理器电源端子32的主体部分311及321区分为几个部分。接地端子31及处理器电源端子32以一种缺口315和325位于相对两端、而大对准孔314及324相互对齐的方式排配。如图3所示，接地端子31及处理器电源端子32各自的平行部311及321由薄绝缘膜70隔开，该绝缘膜70的选定厚度正好可以减小电感效应且保持对立端子31及32的电势处于相互非常接近的物理状态。弹臂312及322以绝缘膜70为对称面对称地排列，以分别与集成电路模组相对两边的相应接地接触片及处理器电源接触片相配合。
高速缓冲存储器电源端子33的主体部331叠置于处理器电源端子31的主体部321上，而且也用选定厚度的薄绝缘膜71隔离绝缘。该薄绝缘膜71减小电感效应且保持相对端子32及33处于尽可能近的物理状态。高速缓冲存储器电源端子33正好填补于处理器电源端子32上的缺口325，而其上的对准孔333对齐接地端子31的相应对准孔313。高速缓冲存储器电源端子33及处理器电源端子32各自的后端部330及320基本处于相同平面。每一高速缓冲存储器电源端子32的弹臂332位于处理器电源端子32的相邻弹臂322之间。弹臂332向前凸出一个比弹臂312及322更大的距离，以与集成电路模组上位于处理器电源接触片前方的相应高速缓冲存储器电源接触片相配合。
图4显示本实用新型的底部塑胶元件21的立体图，而图5则显示由底部塑胶元件21与接地端子31组成的下组件。该底部塑胶元件21包括一长形基体211及与接地端子31的弹臂312相对应的从基体211向前延伸出的若干弹臂212。长形基体211设有可与接地端子31的相应对准孔对齐的一对小尺寸对准孔213，及可与接地端子31的相应对准孔314对齐的一对大尺寸对准孔214。基体211的一末端形成一凸起部215，以补偿接地端子31的缺口315，其高度基本等于接地端子31的后端部310的厚度。每一弹臂212设有一与接地端子31的相应卷曲接触部3122配合的放大部2120，从而使接地端子31的水平部3121依靠于弹臂212上。
图6显示电容板4安装于图5所示下组件。电容板4是叠片结构，它是由以绝缘膜45间隔的上下导电层41及42形成储存电能的实质电容器。电容板4的前配合端46靠在接地端子31的后端部310上，其上亦设有两个小尺寸对准孔43及两个大尺寸对准孔44，并分别与接地端子31及底部塑胶元件21的对准孔313、213及314、214相对齐。
图7显示本实用新型的中部塑胶元件22，该中部塑胶元件22包括一长形基体221及从基体221向前延伸而出的若干塑胶弹臂222。基体221上还设置有一对向下延伸的小尺寸对准销223及一对大尺寸对准销224。每一对准销224包括向下突出的下突块2240及向上突出的上突块2242。弹臂222的数目与处理器电源端子32的弹臂322的数目相对应，且每一弹臂222的自由端设有放大部2220。
请参阅图8及图9所示，中组件包括处理器电源端子32、高速缓冲存储器电源端子33及中部塑胶元件22。在组装状态，高速缓冲存储器电源端子33叠置于处理器电源端子33，且高速缓冲存储器电源端子33的后端部330设置于缺口325并在基体331及321间夹置绝缘膜71。每一高速缓冲存储器电源端子33的弹臂332以稍高的高度延伸于处理器电源端子32的相邻弹臂322间，而且其延伸长度大于弹臂322而延伸至中组件的前方。中部塑胶元件22的对准销穿过对准孔333，同时对准销224的下突块2240延伸穿过对准孔324，从而形成一个中组件。
请参阅图10所示，中组件已安装于图5所示的下组件上，电容板4的前配合端46安置于端子31、32及33的后端部之间，端子31及32的基体部311及321以绝缘膜70隔开。请同时参阅第六及图8，中部塑胶元件22的对准销223依次穿过对准孔43、313及213(未显示)，同时对准销224穿过对准孔44、314及214。因此，电容板4置于下组件及中组件间而相互固定在一起，从而端子31及32的后端部310及320、330分别与电容板4的底及顶导电层42、41电气连接。
图11显示本实用新型的顶部塑胶元件23，该顶部塑胶元件23包括与基体211及221类似的长形基体231、设于基体231的相对两端的插销230、从基体231的左半部延伸出的若干弹臂232，及设于基体右半部的若干收容通道233。顶部塑胶元件23还在底面234对应中部塑胶元件22的上突块2242处设有一对对准孔(未图示)，每一弹臂232在其自由端设有放大部2320。
图12显示本实用新型中由顶部塑胶元件23、若干独立金属信号端子34(仅示出一个)及信号板5组成的上组件。信号端子34以独立端子的形式容置于顶部塑胶元件23的收容通道233内。每一信号端子34设有大截面的接触部342及通过收容通道233向后延伸以与信号板5上的相应导电片相焊接的焊脚部341。接触部342适于与集成电路模组的信号接触片相配合。
如图14所示，将顶部塑胶元件34的对准孔与中部塑胶元件22的上突块2242相配合、且使弹臂232的放大部2320与弹臂332的卷曲接触部3322相配合，而将上组件最终叠置于图10所示堆置在一起的下组件及中组件上。请再参阅图1所示，堆叠在一起的上、中及下组件随后从本体6的后端插入本体6的插槽60内，并使顶部塑胶元件23的插销230与本体6的卡钩61相配合。电容板4及信号板5露出于本体6外部以分别与电源供应器及信号源相配接。另外，可以用一个屏蔽壳包围电容板4及信号板5，以提供电磁干扰/射频干扰屏蔽。同样，本体6也可以进一步包括屏蔽壳。这样便获得图13所示的本实用新型电连接器。
图14是沿图1所示B-B线的剖视图，其显示了端子31、32、33及34、塑胶元件21、22及23与电容板4与信号板5间的配合及相互位置关系。接地端子31及处理器电源端子32以相对绝缘膜70所在的平面大体相互对称的方式排列。高速缓冲存储器电源端子33紧靠处理器电源端子32且置于其上，但高速缓冲存储器电源端子32的后端部330与处理器电源端子32的后端部320处于同一平面。两个后端部320及330都与电容板4的顶导电层41接触，而接地端子31的后端部则与电容板4的底导电层42相接触。信号端子34及高速缓冲存储器电源端子32的弹臂322比接地端子31及处理器端子32的弹臂312及322向前延伸更长的距离。每一信号端子34的弹性接触部342的下接触点(未标号)也与端子33及32的接触部3322及3222片处于相同平面。
当集成电路模组的配接边缘从本体6的前端插入插槽60时，端子34、33、32及31的弹性接触部342、3322、3222及3122将产生变形并分别与集成电路模组上表面的相应信号接触片、高速缓冲存储器电源接触与处理器电源接触片及集成电路模组下表面的接地接触片相连接。这种处理方式，使在接触部3122、3222、3322与相应接触片间建立可靠电气连接的必要法向力由底部、中部及顶部塑胶元件21、22及23的弹臂212、222及232分别提供。在实施例中，可用玻璃纤维加强弹臂212、222及232的强度。本实用新型电连接器有一个独特的特征，例如，法向力大小不受用纯铜板冲压而成的载流端子31、32及33的限制。另外，由弹臂212、222及232提供的足够大的法向接触力使端子31、32及33的接触部3122、3222及3322与集成电路模组上的相应接触片间大面积地接触得到保证。另外，弹臂312、322及332的排配允许集成电路模组的厚度不均或弯曲。金属信号端子34与端子31、32及33的弹臂312、322及332不同，其可单独提供大截面接触部342所需的法向接触力。
本实用新型另一个独特的特征是在电源供应器与集成电路模组间通过本电连接器提供的一个低电阻、低电感的电流通道。该特征是这样实现的，从高电导率纯铜板冲压出表面积大的端子31、32及33，且用薄绝缘膜70及71间隔于平行排列的端子31、32及33之间。该最小化的电阻减小了焦耳热，从而最小化温升并最大化连接器的载流容量。电阻损失(例如，接触电压损失)也被最小化。通过这种排配，本实用新型电连接器基本形成一个具有端子的电容器，使电连接器适于高电流或电力分配应用。
本实用新型第三个特征是电容板与接地端子31、处理器电源端子32及高速缓冲存储器电源端子33通过压力配合相连接，这是一种比现有焊接方式更省时和方便的方式。
虽然本实用新型电连接器结合使用了四种端子31、32、33及34，但也可理解为该电连接器只包括两种端子，例如，端子31及32(该两种端子也可以称为第一端子及第二端子)，从而塑胶元件22上将成型用于与底部塑胶元件21上所设置的对准孔配合的对准销。
权利要求1.一种将电源从电源供应器传送至沿配接边缘相对两面设有接触片的集成电路模组的电连接器，其绝缘本体设有收容模组的配接边缘的插槽，本体内收容有第一、第二端子，每一端子具有与电源供应器连接的后端部、前端部、及前后端部间的相互平行的基体，前述前端部被安排与模组两侧的相应接触片相配合；其特征在于第一、第二端子以高电导率材料制成，且有绝缘膜将端子的基体相互隔离，从而与端子形成实质电容器并改善从电源供应器到模组的电源传输。
2.根据权利要求1所述的电连接器，其特征在于所述第一及第二端子是由纯铜板材冲压而成。
3.根据权利要求2所述的电连接器，其特征在于绝缘本体内收容有为第一及第二端子提供充分法向力的装置，而确保在模组相应接触片与端子间建立可靠电气连接。
4.根据权利要求3所述的电连接器，其特征在于所述提供充分法向力的装置包括位于第一端子下面的第一塑胶元件及位于第二端子上面的第二塑胶元件，前述第一及第二塑胶元件各自与第一及第二端子的第一及第二前端部相配合并提供充分法向力。
5.根据权利要求1所述的电连接器，其特征在于前述第一端子及第二端子分别是与模组上相对的接地及电源接触片分别相配合的接地端子及电源端子。
6.根据权利要求1所述的电连接器，其特征在于每一端子的前端部包括若干伸入本体插槽的接触臂。
专利摘要一种将电源从电源供应器传递到集成电路模组的低电感、低电阻电连接器,其包括以纯铜板材冲压而成并经绝缘薄膜相互隔离的接地端子、处理器电源端子及高速缓冲存储器电源端子。塑胶元件的弹臂可为相应端子提供充分法向力,使端子与相应接触片间电气连接更可靠。接地端子、处理器电源端子及高速缓冲存储器电源端子通过与电容板压力配合以与电源供应器相连接。还有若干独立信号端子将信号源与集成电路模组通过信号板相连接。
文档编号H01R24/00GK2488184SQ0122557
公开日2002年4月24日 申请日期2001年5月21日 优先权日2000年4月13日
发明者罗勃G·马丘, 威廉·比尔·威克豪 申请人:富士康(昆山)电脑接插件有限公司, 鸿海精密工业股份有限公司