专利名称：半导体器件的多层金属布线及其形成方法
技术领域：
本发明涉及一种形成半导体器件的多层金属布线的方法，且更具体而言 涉及一种半导体器件的多层金属布线及其形成方法，该半导体器件包括用于 防止相互接触的上和下金属布线之间的相互金属扩散的扩散阻挡层。
背景技术：
对于高度集成的半导体器件，要求高速器件元件，从而存储器单元形成 为叠层结构。另外，将电信号运载到每个单元的金属布线也形成为多层结构。 铺设在多层结构中的金属布线提供了有利的设计灵活性，且允许在设定金属 布线电阻、电流容量等的余量上的更多的余地。通常而言，铝(AO由于其出色的导电性和易于用于制造工艺而成为金 属布线的选择。然而，由于半导体器件的高度集成而在更快速工作和要求更 低工作电压的产品中，铜(Cu)优于Al，因为Cu比Al具有相对低的电阻。然而，由于增加的制造费用和在高度集成的器件元件中可能存在的特定 不适当的特性，仅应用Cu作为形成为多层结构的所有金属布线的材料并不 是优选的。按照上述，当高速是重要时，Cu被用作多层结构中的金属布线 材料，而当速度相对不重要时则使用Al。同时，当在多层金属布线结构中Cu被用作下金属布线且Al被用作上金 属布线时，下和上金属布线之间的扩散阻挡层是需要的，从而防止金属布线 之间的金属扩散。通常而言，在具有Cu的下布线和Al的上布线的多层金属布线结构中， Ti层和/或TiN层(即或者单独或者作为叠层)被用作下和上金属布线之间 的扩散阻挡层。然而，由堆叠的Ti和TiN层制成的扩散阻挡层不能保证充 分抑制金属布线之间的金属扩散所需的厚度。不是不可能增加Ti和/或TiN层的厚度来抑制下Cu布线和上Al布线之 间的金属扩散；然而，这仅导致了形成为镶嵌图案的Al上布线的截面面积 的减小，且由此导致了金属布线电阻的不期望的增加。而且，当堆叠的Ti和TiN层的厚度增加时，在镶嵌图案中的通孔中填 充Al来形成上金属布线将变得更加困难，从而在通孔中可能产生空腔，导 致显著增加金属布线电阻。因此，为了抑制下Cu布线和上Al布线之间的金属扩散的目的而增加堆 叠的Ti和TiN层的厚度是不可行的。发明内容本发明的实施方式提供了 一种防止相互接触的上和下金属布线之间的 相互金属扩散的半导体器件的多层金属布线，及其形成方法。在一个实施方式中，半导体器件的多层金属布线包括下Cu布线；上 Al布线，形成为与下Cu布线接触；和扩散阻挡层，夹置在下Cu布线和上 Al布线之间且由W基(基于W的)层形成。W基层由WN层形成。WN层具有50到200A的厚度。W基层由W层和WN层的叠层形成。W层和WN层的叠层具有50到300A的厚度。W基层由WSiNy层形成。WSiNy层具有50到200A的厚度。W基层由WSix层和WSixNy层的叠层形成。WSix层和WSixNy层的叠层具有50到300A的厚度。在半导体器件的多层金属布线中，上Al布线包括形成于扩散阻挡层上 的Al成核生长层。Al成核生长层具有50到500A的厚度。在另一实施方式中，半导体器件的多层金属布线的形成方法包括在其 上形成有衬层(underlayer)的半导体基板的上部上方形成下Cu布线；和在 下Cu金属布线上方通过夹置扩散阻挡层而形成上Al布线，其中扩散阻挡层 由W基层形成。W基层由WN层形成。WN层具有50到200A的厚度。WN层以ALD方法或CVD方法形成。WN层在200到40(TC的温度和1到40Torr的压力的条件下形成。
W基层由W层和WN层的叠层形成。W层和WN层的叠层具有50到300A的厚度。W层和WN层的叠层的形成包括沉积W层和氮化W层的表面的步骤。 W层基于ALD方法或CVD方法形成。W层在200到40(TC的温度和1到40Torr的压力的条件下沉积。 氮化W层的表面通过在NH3、 N2H4、 N2、和N2/H2的任一的气氛下的 热处理或等离子体处理来进行。 W基层由WSiNy层形成。 WSiNy层具有50到200A的厚度。 WSiNy层基于ALD方法或CVD方法形成。WSiNy层在300到500°C的温度和0.01到10Torr的压力的条件下形成。 W基层由WSix层和WSiNy层的叠层形成。 WSix层和WSiNy层的叠层具有50到300A的厚度。 WSix层和WSiNy的叠层的形成包括沉积WSix层和氮化WSix层的表 面的步骤。WSix层基于ALD方法或CVD方法形成。WSix层在300到500。C的温度和0.01到10Torr的压力的条件下形成。 氮化WSix层的表面通过在NH3、 N2H4、 N2、和N2/H2的任一的气氛下的热处理或等离子体处理来进行。半导体器件的多层金属布线的形成方法包括，在形成上Al布线之前在扩散阻挡层上形成Al成核生长层。Al成核生长层基于CVD方法而具有50到500A的厚度。形成上Al布线的方法包括基于PVD方法在200到400。C的温度在扩散阻挡层上方沉积Al层，且在400到50(TC的温度对Al层进行热处理的步骤。 形成上Al布线的方法包括基于PVD方法在150到20(TC的温度在扩散阻挡层上方沉积第一 Al层，且在200到45(TC的温度基于PVD方法在第一Al层上方沉积第二 Al层的步骤。
图IA到IE是用于解释根据本发明的实施方式的半导体器件的多层金 属布线的形成方法的剖面图2是用于解释根据本发明的第 一 实施方式的形成WN层作为扩散阻挡 层的方法的剖面图；图3是用于解释根据本发明的第二实施方式的形成W层和WN层的叠 层作为扩散阻挡层的方法的剖面图；图4是用于解释根据本发明的第三实施方式的形成WSixNy层作为扩散 阻挡层的方法的剖面图；以及图5是用于解释#4居本发明的第四实施方式的形成WSix层和WSixNy 层的叠层作为扩散阻挡层的方法的剖面图。
具体实施方式
本发明形成了 W基层的扩散阻挡层。W基的扩散阻挡层插入下Cu布 线和上Al布线之间的接触界面中。优选地，W基层由WN层、W层和WN 层的叠层、WSiNy层、或WSix层和WSiNy层的叠层形成。与常规的扩散阻挡层的Ti层和TiN层相比，W基层具有非常出色的扩 散阻挡特性。W基扩散阻挡层具有出色能力以抑制下Cu布线和上Al布线 之间的金属扩散。因此，当对于在超高集成器件中形成下Cu布线和上Al 布线而形成多层金属布线时，本发明提供了能够抑制上和下金属布线之间的 金属扩散以及抑制由于金属布线之间的金属相互扩散而产生具有高电阻的 金属化合物的出色的扩散阻挡层。因此，本发明可以抑制由于金属布线之间的金属扩散而产生具有高电阻 的金属化合物，使得可以改善器件性能特性和可靠性。而且，本发明提供了 比堆叠的Ti和TiN层的常规阻挡层更薄厚度的扩散阻挡层，由此减小接触 电阻。其后，将参考图1A到1E详细描述根据本发明实施方式的半导体器件 的多层金属布线的形成方法。参考图1A,第一层间绝缘层110形成于半导体基板100上方，在半导 体基板100上形成了村层(未显示)，且第一层间绝缘层被蚀刻以形成界定 用于形成下金属布线140的区域的沟槽120。第一扩散阻挡层130形成在包 括沟槽120的第一层间绝缘层110上方。第一扩散阻挡层130由Ta层130a 和TaN层130b的叠层形成。Cu籽晶层沉积在第一扩散阻挡层130上方。Cu层采用电镀方法沉积在
Cu籽晶层上方，从而填充沟槽120。通过蚀刻Cu层和第一扩散阻挡层130 使得沟槽120之外的第一层间绝缘层110露出，下Cu布线140形成于沟槽 120中。参考图1B，第二层间绝缘层150形成于包括下Cu布线140的第一层间 绝缘层IIO上方，且然后蚀刻第二层间绝缘层150以形成暴露下Cu布线140 的接触孔160。参考图1C,用于防止下Cu布线140和上金属布线(将形成于接触孔 160中)之间的相互金属扩散的第二扩散阻挡层170形成于包括接触孔160 的第二层间绝缘层150上方。第二扩散阻挡层170由鹤基(或W基)层形 成。例如，W基层可以包括WN层或W和WN层的叠层或WSiNy层或WSix 和WSiNy层的叠层，等等。参考图1D， Al成核生长层181通过比如化学气相沉积(CVD)的沉积 方法而形成于W基第二扩散阻挡层170上方。Al成核生长层181形成以具 有50到500A的厚度。Al层的布线182形成于Al成核生长层181上，从而填充了接触孔160。 例如，通过在200到400。C的范围的温度通过比如物理气相沉积(PVD)的 沉积方法来沉积Al并通过在400到500。C的范围的温度对Al层进行热处理， 从而形成布线182的Al层。相似地，例如，通过在150到20(TC的范围的温 度通过PVD方法沉积第一 Al层且在第一 Al层上方在200到450。C的范围的 温度也通过PVD方法沉积第二 Al层，从而可以形成布线182的Al层为第 一 Al层和第二 Al层的叠层。参考图1E,蚀刻上布线182的Al层和W基第二扩散阻挡层170来形 成接触下Cu布线140的上Al布线180，由此形成冲艮据本发明实施方式的半 导体器件的多层金属布线。图2是用于解释根据本发明的第一实施方式的形成WN层作为第二扩散 阻挡层的方法的剖面图。如所示，WN层270在具有接触孔260的第二层间 绝缘层250上方通过原子层沉积(ALD )或CVD方法形成为50到200A的 厚度。例如，通过在200到400。C的范围的温度和1到40Torr的范围的压力下 提供B2H6、 WF6和NH3的组合的一种或更多的气体，形成了 WN层270。 当形成WN层270时，除了B2H6以外，还可以使用在B!oH,4、 SiH^。Si2H6
的组合中的一种或更多的气体。另夕卜，还可以通过^是供B2H6和WF6的气体而将W层沉积到10到100A的厚度，然后通过提供B2H6和NH3的气体而将W层改变为WN层，由此沉 积WN层，从而形成WN层270。除了 B2H6气体以外，还可以使用在B1()H14、 SiHU和Si2H6的任一气体来形成W层。在图2中，参考标记200代表半导体基板；210代表第一层间绝缘层； 230a代表Ta层；230b代表TaN层；230代表第一扩散阻挡层；且240代表 下Cu布线。图3是用于解释根据本发明的第二实施方式的形成W层和WN层的叠 层作为第二扩散阻挡层的方法的剖面图。如所示，在具有接触孔360的第二 层间绝缘层350上方通过ALD或CVD方法首先沉积W层371且然后氮化 W层371的表面，由此形成W层371和WN层372的叠层370为50到300A的厚度。例如，通过首先在200到400。C的范围的温度和1到40Torr的范围的压 力下提供WF6和B2H6的气体来沉积W层371 ，且然后在NH3的气氛下氮化 W层371的表面，从而在W层371的表面上形成WN层372，由此形成了 W层371和WN层372的叠层370。除了B2Hs气体以外，还可以使用在Bu)H！4、 SiH4和Si2H6的任一气体来 沉积W层371。W层371表面的氮化可以通过^f吏用除了 NH3气体之外的N2H4 的气体来进行，且氮化还可以通过由形成N2和N2/H2等离子体而提供包括N 的自由基来进行。同时，可以通过提高半导体基板的温度或可以通过热处理工艺来进行W 层371表面的氮化，以利于有效的氮化处理。在图3中，参考标记300代表半导体基板；310代表第一层间绝缘层； 330a代表Ta层；330b代表TaN层；330代表第一扩散阻挡层；且340代表 下Cu布线。图4是用于解释根据本发明的第三实施方式的形成WSixNy层作为第二 扩散阻挡层的方法的剖面图。如所示，WSixNy层470在具有接触孔460的 第二层间绝缘层450上方通过ALD或CVD方法形成为50到300A的厚度。例如，通过在300到500。C的范围的温度和0.01到10Torr的范围的压力 下提供WF6、 B2H6、 SiH4和NH3的组合的一种或更多的气体，形成了 WSixNy可以以82&供给-BzH6排气-，6供给-，6排气 - SiH4供给-SiH4排气-NH3供给-NH3排气的循环或以WF6供给-WF6 排气-B2H6供给-B2H6排气-SiH4供给-SiH4排气-NH3供给-NH3排气的循环形成。除了 B2H6气体之外，还可以通过使用BHs和B^H,4的一种或更多气体 来形成WSixNy层470，且除了 SiH4气体之外，还可以通过使用Si2H6和 SiH2Cl2的一种或更多气体来形成WSixNy层470。在图4中，参考标记400代表半导体基板；410代表第一层间绝缘层； 430a代表Ta层；430b代表TaN层；430代表第一扩散阻挡层；且440代表 下Cu布线。图5是用于解释根据本发明的第四实施方式的形成WSix层和WSixNy 层的叠层作为第二扩散阻挡层的方法的剖面图。如所示，WSix层571和 WSixNy层572的叠层570在具有接触孔560的第二层间绝缘层550上方通 过ALD或CVD方法沉积WSix层571且然后氮化WSix层571的表面而形 成为50到300A的厚度。例如，通过首先在300到500。C的范围的温度和0.01到10Torr的范围的 压力下提供WF6、 B2H6和SiH4的组合中的一种或更多的气体来沉积WSix 层571，且然后在NH3的气氛下氮化WSix层571的表面，从而在WSix层 571的表面上形成WSixNy层572,由此形成了 WSix层571和WSixNy层 572的叠层570。还可以使用B2H6气体以外的BH3或B1()H14气体并使用SiH4气体以外的 Si2H6或SiH2Cl2气体来沉积WSix层571 。对WSix层571表面的氮化可以通 过使用NH3气体以外的N2H4的气体来进行，且还可以通过由形成N2和N2/H2 等离子体而提供包括N的自由基来进行。同时，可以通过提高半导体基板500的温度或可以通过热处理工艺来进 行对WSix层571表面的氮化，以利于有效的氮化处理。在图5中，510代表第 一层间绝缘层；530a代表Ta层；530b代表TaN 层；530代表第一扩散阻挡层；且540代表下Cu布线。如上所述，本发明使用W基层作为下Cu布线和上Al布线之间的扩散 阻挡层。与比如Ti层和TiN层的叠层的常规扩散阻挡层相比，W基层具有 出色的扩散阻挡特性，有效地抑制了下Cu布线和上Al布线之间的金属扩散。
如上所述，当在超高集成器件中形成接触上Al布线的下Cu布线的多层金属布线结构时，本发明提供了用于有效抑制上和下金属布线之间的金属扩 散的出色的扩散阻挡。本发明还抑制了通过金属布线之间的金属扩散产生高 电阻金属化合物，由此改善了器件可靠性和性能特性。而且，本发明提供了比堆叠的Ti和TiN层的常规扩散阻挡层更薄的扩 散阻挡，由此降低了接触电阻。虽然为了说明的目的描述了本发明的具体实施方式
，然而本领域的技术 人员可以理解在不脱离由所附权利要求所界定的本发明的精神和范围的情 况下，可以进4亍各种^奮改、添加和替^。本发明要求于2006年12月28日提交的韩国专利申请 No.10-2006-0137204的优先权，其全文引入于此作为参考。
权利要求
1. 一种半导体器件的多层金属布线，包括下Cu布线；上Al布线，形成于下Cu布线上方且电接触下Cu布线；和W基扩散阻挡层，形成于下Cu布线和上Al布线之间。
2、 根据权利要求1所述的半导体器件的多层金属布线，其中W基扩散 阻挡层包括WN层。
3、 根据权利要求2所述的半导体器件的多层金属布线，其中WN层具 有50到200A的厚度。
4、 根据权利要求1所述的半导体器件的多层金属布线，其中W基扩散 阻挡层包括W层和WN层的叠层。
5、 根据权利要求4所述的半导体器件的多层金属布线，其中W层和 WN层的叠层具有50到300A的厚度。
6、 根据权利要求1所述的半导体器件的多层金属布线，其中W基扩散 阻挡层包括WSiNy层。
7、 根据权利要求6所述的半导体器件的多层金属布线，其中WSiNy层 具有50到200A的厚度。
8、 根据权利要求1所述的半导体器件的多层金属布线，其中W基扩散 阻挡层包括WSix层和WSixNy层的叠层。
9、 根据权利要求8所述的半导体器件的多层金属布线，其中WSix层和 WSixNy层的叠层具有50到300A的厚度。
10、 根据权利要求1所述的半导体器件的多层金属布线，其中上A1布 线层包括形成于扩散阻挡层上的Al成核生长层。
11、 根据权利要求10所述的半导体器件的多层金属布线，其中A1成核 生长层具有50到500A的厚度。
12、 一种半导体器件的多层金属布线的形成方法，包括 在半导体基板上方形成下Cu布线； 在下Cu布线上形成W基扩散阻挡层；和在包括W基扩散阻挡层的下Cu布线上方来形成上Al布线。
13、 根据权利要求12的半导体器件的多层金属布线的形成方法，其中W基扩散阻挡层包括WN层。
14、 根据权利要求13的半导体器件的多层金属布线的形成方法，其中 WN层具有50到200A的厚度。
15、 根据权利要求13的半导体器件的多层金属布线的形成方法，其中 WN层以ALD方法或CVD方法形成。
16、 根据权利要求13的半导体器件的多层金属布线的形成方法，其中 WN层在200到400。C的范围的温度和1到40Torr的范围的压力的条件下形 成。
17、 根据权利要求12的半导体器件的多层金属布线的形成方法，其中 W基扩散阻挡层包括W层和WN层的叠层。
18、 根据权利要求17的半导体器件的多层金属布线的形成方法，其中 W层和WN层的叠层具有50到300A的厚度。
19、 根据权利要求17的半导体器件的多层金属布线的形成方法，其中 W层和WN层的叠层通过沉积W层和氮化W层的表面来形成。
20、 根据权利要求17的半导体器件的多层金属布线的形成方法，其中 W层以ALD方法或CVD方法沉积。
21、 根据权利要求17的半导体器件的多层金属布线的形成方法，其中 W层在200到400 °C的范围的温度和1到40Torr的范围的压力的条件下形成。
22、 根据权利要求19的半导体器件的多层金属布线的形成方法，其中 对W层表面的氮化通过在NH3、 N2H4、 N2、和N2/H2的任一的气氛下的热 处理或等离子体处理来进行。
23、 根据权利要求12的半导体器件的多层金属布线的形成方法，其中 W基层由WSiNy层形成。
24、 根据权利要求23的半导体器件的多层金属布线的形成方法，其中 WSiNy层具有50到200A的厚度。
25、 根据权利要求23的半导体器件的多层金属布线的形成方法，其中 WSiNy层以ALD方法或CVD方法形成。
26、 根据权利要求23的半导体器件的多层金属布线的形成方法，其中 WSiNy层在300到500。C的范围的温度和0.01到10Torr的范围的压力的条 件下形成。
27、 根据权利要求12的半导体器件的多层金属布线的形成方法，其中W基扩散阻挡层包括WSix层和WSiNy层的叠层。
28、 根据权利要求27的半导体器件的多层金属布线的形成方法，其中 WSix层和WSiNy层的叠层具有50到300A的厚度。
29、 根据权利要求27的半导体器件的多层金属布线的形成方法，其中 WSix层和WSiNy层的叠层通过沉积WSix层和氮化WSix层的表面来形成。
30、 根据权利要求27的半导体器件的多层金属布线的形成方法，其中 WSix层以ALD方法或CVD方法沉积。
31、 根据权利要求29的半导体器件的多层金属布线的形成方法，其中 WSix层在300到500。C的范围的温度和0.01到10Torr的范围的压力的条件 下沉积。
32、 根据权利要求29的半导体器件的多层金属布线的形成方法，其中 对WSix层表面的氮化通过在NEb、 N2H4、 N2、和N2/H2的任一的气氛下的 热处理或等离子体处理来进行。
33、 根据权利要求12的半导体器件的多层金属布线的形成方法，还包 括在形成上Al布线之前在扩散阻挡层上形成Al成核生长层。
34、 根据权利要求33的半导体器件的多层金属布线的形成方法，其中 Al成核生长层基于CVD方法而具有50到500A的厚度。
35、 根据权利要求12的半导体器件的多层金属布线的形成方法，包括 形成上Al布线的方法包括基于PVD方法在200到400。C的范围的温度在扩散阻挡层上方沉积Al层；以及在400到500。C的范围的温度对Al层进行热处理的步骤。
36、 根据权利要求12的半导体器件的多层金属布线的形成方法，还包括在150到200。C的范围的温度以PVD方法在扩散阻挡层上方沉积第一 Al层；且在200到450°C的范围的温度以PVD方法在第一 Al层上方沉积第二 Al层。
全文摘要
本发明公开了一种半导体器件的多层金属布线及其形成方法。该半导体器件的多层金属布线包括下Cu布线；上Al布线，形成为与下Cu布线接触；和扩散阻挡层，夹置在下Cu布线和上Al布线之间。该扩散阻挡层由W基层形成。
文档编号H01L23/52GK101211892SQ200710108270
公开日2008年7月2日 申请日期2007年6月7日 优先权日2006年12月28日
发明者李荣镇, 郑东河, 金栢满, 金秀贤, 金鼎泰 申请人:海力士半导体有限公司