专利名称：一种透明薄膜晶体管的阵列基板结构及其制造方法
技术领域：
本发明涉及薄膜晶体管液晶显示器件的结构及其制造方法，尤其涉及一 种透明薄膜晶体管形成的阵列基板结构及其制造方法。
背景技术：
由于液晶显示器件的重量低、体积薄和功耗小的特点，它正发展成为下 一代显示器件。液晶显示器是一种非辐射性的显示器件，具有光学各向异性 的液晶分子被夹于阵列基板和彩膜基板之间，通过折射系数的差异而显示图 像。由于其显示品质的优越性和高清晰度，有源矩阵液晶显示器发展成为常 用的器件。有源矩阵液晶显示器在每一个像素中有一个薄膜晶体管作为开关 器件，使用一个电极进行开态和关态控制，另一个电极作为公共电极。图1所示的是一种薄膜晶体管和阵列基板的俯视图。此种背沟道腐蚀底栅结构的阵列基板主要由薄膜晶体管、像素电极IO、栅线1以及数据线5组 成。薄膜晶体管由栅电极2、栅极绝缘层4、半导体有源层3和源电极6、漏 电极7组成。栅电极2和栅线1直接连接，源电极6和数据线5直接连接。 栅线1的一部分凸起部11与像素电极10重叠， 一起形成存储电容。 一层钝 化保护膜8覆盖在阵列基板表面，薄膜晶体管的漏电极7通过钝化层8的过 孔9与IT0像素电极10连接。栅线1提供栅电极2的扫描信号开启或者关闭 薄膜晶体管，数据线5提供源电极6的数据信号通过薄膜晶体管的沟道传输 给漏电极7和与之相连的像素电极10。上述阵列基板可以通过如图2a至2e所示的传统5Mask技术制作。在玻 璃基板上面沉积一层铜金属薄膜，使用栅极掩模版通过湿法腐蚀方法形成栅 电极2及其引线栅线1，横截面如图2a所示；在栅极金属上连续沉积栅极绝缘层4和半导体有源层薄膜，使用有源层掩模版形成薄膜晶体管的半导体有源层3，横截面如图2b所示；沉积一层源漏金属薄膜，使用源漏电极掩模版 形成源、漏电极6、 7以及数据线5，横截面图如图2c所示；沉积一层钝化 保护膜，使用钝化层掩模版形成钝化层8及其过孔9，横截面如图2d所示； 沉积一层透明导电薄膜，使用像素电极掩模版形成像素电极IO,横截面图如 图2e所示。液晶显示器件里的薄膜晶体管通常采用非晶硅作为有源层，氮化硅作为 栅极绝缘层。因为非晶硅可以在400°C以下的温度通过等离子增强化学气相 沉积方法形成，可以在玻璃基板上形成薄膜晶体管的有源层。化学气相沉积 形成的非晶硅和氮化硅，具有良好的界面态性质，同时非晶硅的电子迁移率 达到0. 5cmVV sec,满足阵列基板的信号传输和像素电极的充电。所以非晶 硅薄膜晶体管在液晶显示器得到非常广泛的应用，现在各种尺寸的液晶显示器件，包括10英寸以下的手机屏和掌上电脑屏，14英寸至30英寸的笔记本 及电脑屏，以及20英寸以上的大尺寸液晶电视，都使用非晶硅薄膜晶体管作 为显示像素的开关控制器件。但是随着平板显示产品的推广和普及，对于液晶显示器件的性能要求越 来越高。液晶显示器件尤其是液晶电视正向着高亮度和高对比度的方向发展， 背光源和彩色滤光片的改进可以提高亮度和对比度，但同时增加了材料成本 和制造成本。像素结构设计的变化和新材料的使用是提高亮度和对比度的另 一种途径。传统的非晶硅薄膜晶体管由于有源层部分是不透光的，使得像素 区域面积减少，导致像素开口率下降，降低亮度和对比度。近年来显示器件 在高画面品质和高清晰度发展迅猛，要求像素面积减小。在非晶硅薄膜晶体 管驱动的液晶显示器件里，由于非晶硅材料具有光敏特性，使得薄膜晶体管 部分不能接受光照射，彩色滤光片和阵列基板的设计需要防止光照射到薄膜 晶体管，以确保薄膜晶体管的准确工作。另一方面非晶硅吸收可见光，无法 实现光照通过薄膜晶体管部分的像素结构。随着像素区域面积的减少，像素开口率(像素电极部分对比不透光的非晶硅薄膜晶体管部分)下降导致透光 率降低和画面变黑的问题，同时也增加功耗。发明内容本发明的目的是针对现有技术低开口率的缺陷，提供一种透明薄膜晶体 管形成的阵列基板，提高显示器件的开口率，实现更高亮度和更高对比度的 显示。本发明提供一种筒单的制造方法实现上述显示器件包括薄膜晶体管形 成的阵列基板，降低能耗。为了实现上述目的，本发明提供一种透明薄膜晶体管的阵列基板结构，包括一基板；一栅线，形成于所述基板上；一透明栅电极，形成于所述基板上，且部分覆盖所述栅线；一栅极绝缘层，形成于所述栅线、栅电极和基板之上；一透明半导体有源层，形成于所述栅极绝缘层上；一数据线，形成于所述透明半导体有源层之上，与所述栅线交叉定义一像素单元，且数据线部分位于所述栅电极对应的透明半导体有源层之上，构 成薄膜晶体管的源电极；一像素电极，形成于所述数据线和所述栅线交叉定义的像素单元区域， 且部分位于所述栅电极上方的透明半导体有源层之上，构成薄膜晶体管的漏 电极；一钝化层，形成于所述数据线和栅线部分上方的透明半导体有源层之上。 上述方案中，所述透明半导体有源层覆盖全部所述栅极绝缘层或者仅覆 盖所述透明栅电极上部的栅极绝缘层。所述栅电极或像素电极的材料为氧化 铟锡、氧化铟锌或氧化铟等。所述透明半导体有源层的材料优选氧化锌。所 述栅线和所述数据线优选为钼/铝钕/钼、铝钕/钼、钼/铝/钼、铝/钼等的金属薄膜或者金属薄膜的复合结构。该阵列结构还可包括一透明公共电极，形 成于所述基板上，位于所述像素单元的中间部位，透明公共电极的材料为氧 化铟锡、氧化铟锌或氧化铟等。为了实现上述目的，本发明同时提供一种透明薄膜晶体管的阵列基板结构的制造方法，包括 提供一基板； 在所述基板上形成栅线；在所述基板和栅线上，形成透明栅电极，其中使透明栅电极部分覆盖所 述栅线；在所述基板、栅线和栅电极之上，形成栅极绝缘层； 在所述栅极绝缘层之上，形成透明半导体有源层； 在所述透明半导体有源层之上，形成数据线，且使数据线部分位于所述 栅电极对应的透明半导体有源层之上；在所述半导体有源层之上，钝化保护膜之间，形成像素电极，其中使部分像 素电极形成于栅电极对应的透明半导体有源层之上。上述方案中，所述形成的透明半导体有源层，使其全部覆盖所述形成的 栅极绝缘层，也可使其仅覆盖所述形成的透明栅电极上方的栅极绝缘层。还 可以在形成透明栅电极时同时形成透明公共电极。所述形成透明栅电极和透 明公共电极的材料为氧化铟锡、氧化铟锌或氧化铟。在所述形成透明栅电极 时同时形成透明公共电极。所述形成透明半导体有源层的材料优选为氧化锌。 所述形成透明半导体有源层是通过磁控溅射形成，溅射真空度在10Pa以内， 基板温度在20°C至250°C之间，使用氩气和氧气的混合气体作为轰击离子载 气。所述形成栅线和形成数据线的方法可以相同。所述形成栅极绝缘层和形 成钝化保护膜的方法可以相同。所述形成透明栅电极和形成像素电极的方法 可以片目同。相对于现有技术，本发明通过提供的一种透明的薄膜晶体管形成的阵列 基板结构，有效减少了像素区域不透光面积，提高了像素开口率，适用于要 求高亮度和高对比度的大尺寸液晶电视屏。同时本发明通过提供一种具有透 明公共电极的阵列基板结构，有效减少了像素区域的不透光区域的面积，提 高了像素开口率，适用于要求高亮度和高对比度的大尺寸液晶电视屏。再者 本发明通过提供一种5次光刻工艺形成具有透明公共电极的氧化锌薄膜晶体 管的制造方法，可以使用与现有非晶硅薄膜晶体管工艺相同的设备和类似的 制造工艺，减少了开发成本和制造成本。下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
图1是现有技术TFT-LCD阵列基板上单一像素结构的俯视图； 图2a是现有技术形成栅电极和栅线后图1中A-A部位横截面图； 图2b是现有技术形成栅极绝缘层和有源层后图1中A-A部位横截面图； 图2c是现有技术形成数据线和源漏电极后图1中A-A部分横截面图； 图2d是现有技术形成钝化层过孔后图1中A-A部位横截面图； 图2e是现有技术形成像素电极后图1中A-A部位横截面图； 图3是本发明具体实施例透明薄膜晶体管器件形成的阵列基板上单一像 素结构的俯视图；图4a是本发明具体实施例图3沿着B-B部位的横截面图；图4b是本发明具体实施例图3沿着C-C部位的橫截面图；图5a是本发明制造方法形成栅线和透明栅极后的单一像素俯视图；图5b是本发明制造方法形成栅线和透明栅极后的图5a沿B-B部位的横图5c是本发明制造方法形成栅线和透明栅极后的图5a沿C-C部位的横图6a是本发明制造方法形成栅极绝缘层、ZnO层和数据线后的单一像素 结构俯视图；图6b是本发明制造方法形成栅极绝缘层、Zn0层和数据线后的沿图6a 中B-B部位的横截面图；图6c是本发明制造方法形成栅极绝缘层、Zn0层和数据线后的沿图6a 中C-C部位的横截面图；图7a是本发明制造方法形成钝化保护膜后的单一像素结构的俯视图；图7b是本发明制造方法形成钝化保护膜后的沿图7a中B-B部位的横截 面图；图7c是本发明制造方法形成钝化保护膜后的沿图7a中C-C部位的横截 面图；图8a是本发明另一具体实施例沿着图3中B-B部位的横截面图； 图8b是本发明另一具体实施例沿着图3中C-C部位的横截面图； 图9a是本发明另一制造方法形成栅极绝缘层、ZnO层和数据线后沿图6a中B-B部位的横截面图；图9b是本发明另一制造方法形成栅极绝缘层、ZnO层和数据线后沿图6a中C-C部位的横截面图。图中标记1、栅线；2、栅电极；3、半导体有源层；4、栅极绝缘层；5、数据线；6、源电极；7、漏电极；8、钝化层；9、过孔；10、像素电极；11、栅极凸出部；12、透明栅电极；13、透明公共电极；15、氧化锌薄膜；16、薄膜晶体管的导电沟道。
具体实施方式
下面结合附图详细说明本发明的具体实施例。需要指出的是附图中各层 薄膜厚度和区域大小形状不反映器件结构的真实比例，只是为了清楚地示意 说明本发明内容。具体实施例1图3所示是本发明的一种氧化锌薄膜晶体管形成的阵列基板的一个像素 单元的俯视图；图4a和图4b分别是薄膜晶体管器件B-B部位和C-C部位的 横截面图。结合图3、图4a和图4b,可以看出该像素单元包括透明基板， 一层金属薄膜构成的栅线1, 一层金属薄膜构成的数据线5,相互交叉的栅线 1和数据线5定义一个像素单元。每一像素单元包括 一个薄膜晶体管器件， 一个像素电极IO。其中，薄膜晶体管形成于栅线1和数据线5的交汇处，它 包括一个形成于栅线1之上的透明栅电极12、 一个用作薄膜晶体管源电极的 数据线5、 一个用作薄膜晶体管漏电极的像素电极IO、 一层氧化锌薄膜15构 成的半导体有源层和栅极绝缘层4。其中，透明基板可以是绝缘或导电的，可以是非晶态或晶态的。 一种首 选的透明基板是绝缘非晶态的玻璃基板，被广泛使用于液晶显示器件。其它 的透明基板还包括透明无机材料如石英、蓝宝石、氧化镁等，或者透明有机 材料如高分子树脂、环氧树脂、聚乙烯等高分子基板。其中栅线1的金属材 料可以与现有非晶硅薄膜晶体管的栅线金属材料相同，从钼、铝、铝钕合金、 铬、钛、铜等导电材料中选择，首选栅线1的金属材料是钼、铝钕合金、钼 三层薄膜形成的复合薄膜结构，其次是铝钕合金、钼两层薄膜形成的复合薄 膜结构。数据线5的金属材料也可以与现有非晶硅薄膜晶体管的栅线金属材 料相同，从钼、铝、铝钕合金、铬、钛、铜等导电材料中选择，首选数据线 5的金属材料是钼金属薄膜，其次是钼、铝钕合金、钼三层薄膜形成的复合 薄膜结构。本发明的薄膜晶体管与传统非晶硅薄膜晶体管的不同之处在于， 直接使用像素电极IO作为薄膜晶体管的漏电极，并使用与像素电极类似的材 料形成的透明栅电极12。数据线5的一部分完全位于透明栅电极12之上， 形成薄膜晶体管的源电极，像素电极10的一部分位于透明栅电极U之上， 形成薄膜晶体管的漏电极，没有被数据线5和像素电极10覆盖的透明栅电极 12的部分，其对应的氧化锌薄膜15构成薄膜晶体管的导电沟道16。本发明的薄膜晶体管的另 一个特点是使用透明导电材料形成像素存储电容的公共电极13,透明公共电极13位于像素中部，和像素电极IO构成存储电容，存储 电容介质是氧化锌薄膜15和栅极绝缘层4。透明公共电极13、透明栅电极 12和像素电极10的材料可以相同或者类似，从氧化铟锌、氧化铟锡、氧化 铟等材料中选择，首选透明电极材料是非晶态氧化铟锡。栅极绝缘层4可以 是传统非晶硅薄膜晶体管的栅极绝缘层材料氮化硅，也可以从下属材料中选 择氧化铝钛、二氧化硅、氧化铝、氧化铪等，首选栅极绝缘薄膜是氮化硅。 本发明的透明半导体有源层，首先为氧化锌薄膜，因为氧化锌可以在200°C 以下的温度形成晶态薄膜，它可以形成在各种基板之上包括单晶硅和非晶玻 璃，相对于高温成膜的氮化物，更具有低成本的量产性。此外，在可见光波 长范围内具有80%以上透过率的氧化锌(Zn0)是制作透明半导体器件的一种 优良材料，它有3.4电子伏特的直接能带的禁带宽度。作为替代方式，透明 半导体有源层也还可以由一般的透明金属氧化物薄膜或者金属氮化物构成，要求具有较宽的能带宽度和较高的电子迁移率。能带宽度决定金属氧化物对 于可见光是透明的，并且不吸收可见光，使得构成薄膜晶体管有源层的金属 氧化物在光照下不发生特性恶化。电子迁移率决定透明金属氧化物薄膜晶体 管的电流特性，以及薄膜晶体管的开态和关态电流之比，实现低电压下的高 开态电流，降低能耗。更进一步，较高的电子迁移率对于在玻璃上集成驱动 电路是必不可少的。图4a和图4b分别是薄膜晶体管器件的横截面图和透明公共电极的横截 面图。如图4a所示，在玻璃基板上有一层厚度在100至500纳米的金属薄膜 构成栅线1,在栅线1之上有一层厚度在10至200纳米之间的透明导电薄膜 构成透明栅电极12，透明栅电极12正好覆盖金属栅线1，其边缘部分和栅线 l的边缘一致。在透明栅电极12和玻璃基板的其它部分之上，有一层厚度在 100至1000纳米的透明绝缘薄膜构成栅极绝缘层4，除外部电路的栅线引脚 之外，它覆盖全部透明栅线1、栅电极12和玻璃基板。在栅极绝缘层4之上，有一层厚度在100至500纳米的氧化锌薄膜15,构成薄膜晶体管的半导体有 源层，它形成薄膜晶体管的导电沟道16。在氧化锌薄膜15之上对应于透明 栅电极12的边缘部分，有一层厚度在100至500纳米的金属薄膜构成数据线 5,在氧化锌薄膜15之上对应于透明栅电极12的中心部分，有一层厚度在 10至500纳米之间的透明导电薄膜构成像素电极10。正如图3所示的一样， 像素电极10覆盖像素区域，其边缘部分与栅线1对齐，和数据线5保持1至 20微米的间距，像素电极10和数据线5之间的氧化锌薄膜15形成薄膜晶体 管的导电沟道16。在氧化锌薄膜15和数据线5之上覆盖一层厚度在100至 500纳米之间的绝缘薄膜形成钝化层8,像素电极10之上没有钝化层8。像 素电极10和数据线5、透明栅电极12以及它们之间的氧化锌薄膜15、栅极 绝缘层4共同构成薄膜晶体管，控制像素的开启和关闭，像素电极10的部分 形成薄膜晶体管的漏电极，数据线5的部分形成薄膜晶体管的源电极。如图4b所示，在玻璃基板之上有一层厚度在100至500纳米的金属薄膜 构成栅线1,在栅线1之上有一层厚度在10至200纳米之间的透明导电薄膜 构成透明栅电极12,在此部分之上形成前述图4a所示的栅线1和氧化锌薄 膜晶体管。在另一部分的玻璃基板之上，有一层厚度在10至500纳米之间的 透明导电薄膜构成透明公共电极13,和图4a所示的一样，透明公共电极13 位于像素区域中间部分和栅线1呈平行配置，线宽是从5微米到像素长度之 间，和数据线1及透明栅电极12有一定间距，在10微米以上的距离以保证 良品率。在透明公共电极13之上有一层厚度在100至1000纳米的透明绝缘 薄膜构成的栅极绝缘层4，在栅极绝缘层4之上，有一层厚度在50至500纳 米之间的构成薄膜晶体管的半导体有源层的氧化锌薄膜15。在氧化锌薄膜15 之上对应于像素电极10的边缘部分，有一层厚度在100至500纳米的金属薄 膜构成数据线5，在氧化锌薄膜15之上对应于像素区域的部分，有一层厚度 在10至500纳米之间的透明导电薄膜构成的像素电极10。像素电极10及其 对应的透明公共电极13,和二者之间的氧化锌薄膜15、栅极绝缘层4构成像素的存储电容。如图4b所示，数据线5和透明公共电极13有部分交叉，它 们和交叉部分的氧化锌薄膜15、栅极绝缘层4构成像素的寄生电容，对于薄 膜晶体管的工作有负面影响，因此数据线5的线宽越小，越有利于减消寄生 电容的影响，也有利于提高像素的开口率。数据线5之上覆盖一层厚度在100 至500纳米之间的绝缘薄膜形成钝化层8,分布于数据线5和像素电极10之 间，也分布于相邻像素电极10之间。本发明的一个特点是使用氧化锌等透明材料作为薄膜晶体管的半导体有 源层，可以接受光照而不损害薄膜晶体管的工作特性，也可以透过80%以上 的入射光。本发明的另 一个特点是使用氧化铟锡或者氧化铟锌作为薄膜晶体 管的栅电极和漏电极，像素电极的一部分位于透明栅电极之上，形成透明漏 电极，由于氧化铟锡或者氧化铟锌的透明性，使得薄膜晶体管和像素电极一 样完全透光，有效增加了像素面积。本发明第三个特点是使用同样的材料形 成薄膜晶体管的源电极和阵列基板的数据线，位于透明栅电极之上的数据线的部分形成薄膜晶体管的源电极，它位于像素区域以外。本发明还可更进一 步，在像素区域设置存储电容，且存储电容的电极均由透明材料构成，其上 部电极是像素电极，其下部电极是和透明栅电极一样材料构成公共电极，形 成透明的存储电容。传统阵列基板的存储电容下部电极由和金属栅线一样材 料构成，使得存储电容部分不能透光。由于本发明的薄膜晶体管的半导体有 源层不吸收可见光，不需要形成光线阻挡层(传统非晶硅薄膜晶体管的显示 器件中的黑矩阵部分)，薄膜晶体管的工作特性不受透射光影响。因此，本发 明的薄膜晶体管构成的显示器件，其像素单元具有较少的不透光部分，有着 较高的透光率，像素具有较高的开口率，因此显示器件具有更高的亮度和对 比度，画面品质更优良。另一方面，透明薄膜晶体管形成更高开口率的像素 结构，使得像素设计可以朝减少像素面积的方向发展，在阵列基板之上可以 形成更多的像素单元，制成具有更高清晰度的显示器件。下面详述氧化锌薄膜晶体管及其阵列基板的制造工艺过程和方法。首先，在整个玻璃基板的表面通过磁控溅射沉积一层厚度在100纳米至500纳米的金属薄膜复合结构， 一般是钼/铝钕/钼，或者铝钕/钼，或者钼/ 铝/钼，钼金属薄膜的厚度一般是在10纳米至100纳米之间，铝金属薄膜或 者铝钕金属薄膜的厚度一般在100纳米至500纳米之间。金属薄膜溅射一般 是在10Pa以下的真空进行，溅射功率一般在0. 5至50瓦/平方厘米之间。复 合金属薄膜的溅射一般在一个賊射真空室安装两个金属靶材实现连续沉积。 在溅射设备形成复合金属薄膜时， 一般使用氩气作为轰击离子载气，气体流 量和溅射能量取决于賊射真空室和靶材及玻璃基板的大小，对于1100毫米 x1300毫米的五代玻璃基板而言，栅线金属薄膜溅射时的氩气流量在10sccm 至500sccm之间(每分钟标准立方厘米)，溅射时的等离子功率在10千瓦至 500千瓦之间。通过光刻工艺在栅线金属薄膜表面形成一层具有栅线图案的 光刻胶，利用光刻胶作为刻蚀的掩模版，在由醋酸、硝酸、磷酸、以及其它 添加剂的混合液中腐蚀去除多余的金属薄膜，再在含有异丙醇酒精的剥离液 里通过高压和喷洒压力去除光刻胶，形成金属栅线1。使用不同金属材料形 成栅线时，也可以使用不同的腐蚀液体，如双氧水、硫酸、三价铁的酸性溶 液等。后续工艺步骤中光刻胶的去除一般采用与此相同的剥离液和剥离方法。 在形成栅线1的玻璃基板之上，通过类似栅线金属薄膜溅射的方式，沉积一 层厚度在10纳米至200纳米之间的透明导电薄膜，首选透明导电薄膜是氧化 铟锌或氧化铟锡。成膜条件如真空度和溅射功率与栅线金属薄膜沉积条件类 似，只是在轰击离子载气如氩气里加入少量氧气或水蒸气， 一般氧气或水蒸 气的流量在0. lsccm至10sccm之间(每分钟标准立方厘米)，通过与前类似 的光刻和腐蚀工艺，形成如图5a至5c所示的透明栅电极12和透明公共电极 13，透明公共电极13位于相邻栅线1之间，透明栅电极12的一部分覆盖栅 线1。氧化铟锌或氧化铟锡的腐蚀液首选一般是盐酸和醋酸的混合液，也可 以是硫酸或者铁的酸性溶液。随后，利用等离子体增强化学汽相沉积的方法，在基板上淀积100纳米到1000纳米的氮化硅薄膜，构成如图6b和6c所示的栅极绝缘层4，栅极绝 缘层材料也可以使用氧化硅和氮氧化硅等。 一般使用曱烷、氨气、氮气、氢 气作为反应气体形成氮化硅薄膜，成膜真空室的真空度一般在1托至10托之 间，基板温度一般在300°C至400°C之间，等离子功率一般在0. 05至0. 5瓦/ 平方厘米之间。气体流量和等离子体功率根据生产线世代和玻璃尺寸而变化。 也可以使用磁控溅射的方法在100毫托的真空以上，如通入10至500sccm(每 分钟标准立方厘米)的氩气作为轰击离子载气，适当加入少量氧气(如1至 10sccm)，形成厚度在100纳米至1000纳米之间的氧化铝薄膜，构成如图6b 和6c所示的栅极绝缘层14。利用磁控溅射的方法，在栅极绝缘层4之上形 成一层厚度在50至500纳米的氧化锌薄膜15，构成如图6b和6c所示的薄 膜晶体管有源层。溅射室的真空度在100毫托以上，基板温度控制在2(TC至 250。C之间，使用氩气和氧气的混合气体作为轰击离子载气，溅射功率根据玻 璃基板的尺寸而变化， 一般在0. 1至50瓦/平方厘米之间。栅极绝缘层4和 氧化锌薄膜15的界面特性对于薄膜晶体管的工作特性有较大影响， 一般在工 艺过程中会增加氢等离子体处理步骤，中和悬挂键以钝化界面，如在化学气 相沉积或者磁控溅射之前或之后，向真空室通入氢气加载一定功率，进行1 秒至1000秒的等离子轰击。在氧化锌薄膜15之上通过磁控溅射的方法，形 成一层厚度在100纳米至500纳米之间的金属薄膜或者金属薄膜复合结构， 一般是钼/铝钕/钼，或者钼，或者钼/铝/钼，成膜条件与栅线金属薄膜形成 条件类似。通过与栅线1类似的制作方法及工艺条件和腐蚀液，通过光刻和 腐蚀形成如图6a至6c所示的数据线5。最后，使用等离子体增强化学汽相沉积的方法，在基板上淀积100纳米 到1000纳米的氮化硅薄膜，通过光刻和干法腐蚀形成如图7b和7c所示的钝 化保护膜8。钝化保护膜8的成膜条件与栅极绝缘层氮化硅薄膜的沉积条件 类似，其干法腐蚀可以使用六氟化硫、氧气、和氦气的混合气体，通入真空 度在10至500毫托之间的刻蚀室，在20°C至100°C的温度之间，腐蚀去除未受光刻胶保护的钝化保护膜8，形成如图7a至7c所示的图案。使用类似于 透明栅电极12和透明公共电极13的成膜方法和工艺条件及原材料，在基板 上溅射形成一层厚度在10至500纳米之间的透明导电薄膜，如氧化铟锡或氧 化铟锌，通过类似于透明栅电极12和透明公共电极13的光刻腐蚀工艺及腐 蚀液，形成如图3、图4a和图4b所示的薄膜晶体管和像素结构。本发明提供的一种氧化锌薄膜晶体管及阵列基板，有效减少像素区域不 透光面积，提高了像素开口率，适用于要求高亮度和高对比度的大尺寸液晶 电视屏。本发明提供一种具有透明公共电极的阵列基板，有效减少像素区域 不透光面积，提高了像素开口率，适用于要求高亮度和高对比度的大尺寸液 晶电视屏。本发明提供一种5次光刻工艺形成具有透明公共电极的氧化锌薄 膜晶体管的制造方法，可以使用与现有非晶硅薄膜晶体管工艺相同的设备和 类似的制造工艺，减少了开发成本和制造成本。具体实施例2本实施例中，像素区域的透明氧化物构成的半导体有源层15被除去，透 明金属氧化物的像素电极10形成于栅极绝缘层4之上。图3所示是本实施例 的阵列基板上一个像素单元的俯视图；图8a和图8b分别是薄膜晶体管器件 的横截面图和透明公共电极的横截面图。与具体实施例1不同之处在于如 图8a所示，透明氧化物构成的半导体有源层15仅形成于透明栅电极12部分 的栅极绝缘层4之上；而具体实施例1中的透明氧化物构成的半导体有源层 15形成于全部栅极绝缘层4之上。如图8b所示，像素电极10形成于栅极绝 缘层4之上，数据线5形成于栅极绝缘层4之上，在相邻的像素电极10之间 的钝化层8形成于栅极绝缘层4之上；与具体实施例1的像素结构不同之处 在于这些区域的透明氧化物构成的半导体有源层被去除。与前述具体实施例1的制造工艺比较，此具体实施例的阵列基板制造工 艺所增加的一个工艺步骤。使用和前述具体实施例相同的方法形成栅线1、 透明栅电极12、栅极绝缘层4和透明氧化物半导体有源层15。在通过^f兹控溅射形成氧化锌薄膜15之后，通过光刻工艺在氧化锌薄膜15表面形成一层具 有半导体有源层孤岛图案的光刻胶，即光刻胶只覆盖透明栅电极12之上的氧化锌薄膜，而其他部分如像素区域和数据线区域则没有光刻胶。利用光刻胶 作为刻蚀的掩^t版，在由醋酸、硝酸、磷酸、以及其它添加剂的混合液中腐 蚀去除暴露的氧化锌薄膜，或者在醋酸、盐酸、以及其它添加剂的混合液中 腐蚀去除暴露的氧化锌薄膜，再在含有异丙醇酒精的剥离液里通过高压和喷 洒压力去除光刻胶，形成半导体有源层孤岛。之后使用和前述具体实施例相 同的方法形成数据线5，此时的截面图如图9a和图9b所示；最后使用和前 述具体实施例相同的方法形成钝化层8和像素电极10。最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制， 尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当 理解，按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案 进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
权利要求
1、一种透明薄膜晶体管的阵列基板结构，其特征在于，包括一基板；一栅线，形成于所述基板上；一透明栅电极，形成于所述基板上，且部分覆盖所述栅线；一栅极绝缘层，形成于所述栅线、栅电极和基板之上；一透明半导体有源层，形成于所述栅极绝缘层上；一数据线，形成于所述透明半导体有源层之上，与所述栅线交叉定义一像素单元，且数据线部分位于所述栅电极对应的透明半导体有源层之上，构成薄膜晶体管的源电极；一像素电极，形成于所述数据线和所述栅线交叉定义的像素单元区域，且部分位于所述栅电极上方的透明半导体有源层之上，构成薄膜晶体管的漏电极；一钝化层，形成于所述数据线和栅线上方的透明半导体有源层之上。
2、 根据权利要求l所述的阵列基板结构，其特征在于所述透明半导体 有源层覆盖全部所述栅极绝缘层。
3、 根据权利要求1所述的阵列基板结构，其特征在于所述透明半导体 有源层仅覆盖所述透明栅电极上部的栅极绝缘层。
4、 根据权利要求1所述的阵列基板结构，其特征在于还包括一透明公 共电极，形成于所述基板上，位于所述像素单元的中间部位。
5、 根据权利要求4所述的阵列基板结构，其特征在于所述透明公共电 极的材料为氧化铟锡、氧化铟锌或氧化铟。
6、 根据权利要求1至5任一所述的阵列基板结构，其特征在于所述栅 电极或像素电极的材料为氧化铟锡、氧化铟锌或氧化铟。
7、 根据权利要求1至5任一所述的阵列基板结构，其特征在于所述透 明半导体有源层的材料为氧化锌。
8、 根据权利要求1至5任一所述的阵列基板结构，其特征在于所述栅 线和所述数据线为钼/铝钕/钼、铝钕/钼、钼/铝/钼、铝/钼的金属薄膜或者 金属薄膜的复合结构。
9、 一种透明薄膜晶体管的阵列基板结构的制造方法，其特征在于，包括 提供一基板；在所述基板上形成栅线；在所述基板和栅线上，形成透明栅电极，其中使透明栅电极部分覆盖所 述栅线；在所述基板、栅线和栅电极之上，形成栅极绝缘层；在所述栅极绝缘层之上，形成透明半导体有源层；在所述透明半导体有源层之上，形成数据线，且使数据线部分位于所述 栅电极对应的透明半导体有源层之上；在所述数据线和栅线部分的对应的半导体有源层之上，形成钝化保护膜；在所述半导体有源层之上，钝化保护膜之间，形成像素电极，其中使部 分像素电极形成于栅电极对应的透明半导体有源层之上。
10、 根据权利要求9所述的制造方法，其特征在于所述形成的透明半 导体有源层，使其全部覆盖所述形成的栅极绝缘层。
11、 根据权利要求9所述的制造方法，其特征在于所述形成的透明半 导体有源层，使其仅覆盖所述形成的透明栅电极上方的栅极绝缘层。
12、 根据权利要求9所述的制造方法，其特征在于在所述形成透明栅 电极时同时形成透明公共电极。
13、 根据权利要求12所述的制造方法，其特征在于所述形成透明栅电 极和透明公共电极的材料为氧化铟锡、氧化铟锌或氧化铟。
14、 根据权利要求9所述的制造方法，其特征在于所述形成透明半导 体有源层的材料为氧化锌。
15、 根据权利要求14所述的制造方法，其特征在于所述形成透明半导体有源层是通过磁控溅射形成，溅射真空度在10Pa以内，基板温度在20°C 至250。C之间，使用氩气和氧气的混合气体作为轰击离子载气。
16、 根据权利要求9至15任一所述的制造方法，其特征在于所述形成 栅线和形成数据线的方法相同。
17、 根据权利要求9至15任一所述的制造方法，其特征在于所述形成 栅极绝缘层和形成钝化保护膜的方法相同。
18、 根据权利要求9至15任一所述的制造方法，其特征在于所述形成 透明栅电极和形成像素电极的方法相同。
全文摘要
本发明公开了一种透明薄膜晶体管的阵列基板结构，包括基板；形成于基板上的栅线；形成于基板上，且部分覆盖栅线的透明栅电极；形成于栅线、栅电极和基板之上的栅极绝缘层；形成于栅极绝缘层上的透明半导体有源层；形成于透明半导体有源层之上的一数据线，与栅线交叉定义一像素单元，且数据线部分位于栅电极对应的半导体有源层之上，构成薄膜晶体管的源电极；形成于像素单元区域的像素电极，且部分位于栅电极上方的透明半导体有源层之上，构成薄膜晶体管的漏电极；形成于数据线和栅线部分上方的透明半导体有源层之上的钝化层。本发明同时公开了该阵列基板结构的制造方法。本发明能提高显示器件的开口率，实现更高亮度和更高对比度的显示。
文档编号H01L23/52GK101325201SQ200710118879
公开日2008年12月17日 申请日期2007年6月13日 优先权日2007年6月13日
发明者龙春平 申请人:北京京东方光电科技有限公司