专利名称：在晶片内形成导电线路的方法
技术领域：
本发明涉及一种在晶片内形成导电线路的方法，更特别涉及一种利用压 力差的方式，将锡膏挤入晶片的开孔中以形成导电线路的方法。
背景技术：
由于电子产品越来越轻薄短小，使得用以保护半导体芯片以及提供外部 电路连接的封装构造也同样需要轻薄短小化。
随着微小化以及高操作速度需求的增加，多芯片封装构造在许多电子装 置越来越吸引人。多芯片封装构造可通过将两个或两个以上的芯片组合在单 一封装构造中，来使系统运作速度的限制最小化。此外，多芯片封装构造可 减少芯片间连接线路的长度而降低信号延迟以及存取时间。
参考图1， 一种已知的堆叠封装构造100包含基板110，基板110上设 有芯片120，通过多个凸块140与基板110电性连接。芯片120上堆叠有另 一芯片130,并通过凸块150与芯片120电性连接。
参考图2，为使芯片130能通过位于下方的芯片120与基板110电性连 接，芯片120的内部形成有连接有源面122与背面124的通孔126，通孔126 内并形成有导电体128,其与位于有源面122与背面124上的凸块140、 150 电性连接，芯片130则通过此导电通道与基板110电性连接。
一般来说，芯片上的开孔通常通过蚀刻或激光钻孔的方式形成，并以电 镀的方式在该开孔内形成铜导体。因此，对于高深宽比的开孔，必须以较好 的电流密度来控制电镀的工艺，否则无法达到优选的电镀结果。举例而言， 参考图3，当以电镀的方式在芯片300的开孔310内形成铜层320时，开孔 310上方的周缘会由于尖端放电的效应，致使铜层大量形成于内侧壁上，形 成所谓的突悬(overhang)330，进而造成随后的电镀无法成功地将铜填入开孔 310内，这特别容易发生孔的深宽比大于4的情况。
有鉴于此，便有须提出一种在晶片内制造导线的方法，以解决上述问题。
发明内容
本发明的目的在于提供一种在晶片内形成导电线路的方法，可避免以电 镀的方式在开孔内形成导电线路所引起的突悬问题。
为达上述目的，本发明的在晶片内形成导电线路的方法利用干式蚀刻或 激光烧蚀的方式在晶片上表面形成开孔，再将锡膏涂布于开孔上，并将晶片 置于一真空的环境内且将锡膏加热融化。破坏此真空环境^f吏得施加在锡膏上 方的气体压力大于开孔内气体的压力，由此将熔融的锡膏挤入开孔内。
根据本发明的在晶片内形成导电线路的方法，利用压力差的方式将熔融 的锡膏挤入开孔内，避免了以电镀的方式在导孔内形成导电线路所引起的突 悬问题。
为了让本发明的上述和其他目的、特征、和优点能更明显，下文特举本 发明实施例，并配合所附图示，作详细说明如下。
图1为已知堆叠封装构造的剖面图。
图2为图1中下方芯片的放大图。 图3为已知以电镀方式在芯片开孔内形成铜层的方法。 图4a至图4f为本发明的在晶片内形成导电线路的方法。 图5为本发明的在晶片内形成导电线^^的方法，另在晶片开孔的上方形 成与开孔内的锡膏一体形成的凸块。
附图标记il明
100堆叠封装构造110基板
120心巧122有源面
124背面126通孔
128导电体130芯片
140凸块150凸块
300心巧310开孔
320铜层330突悬
400晶片410上表面
420干膜图案430开孔
440下表面 450 锡膏
510凸块 Pl 压力
P2 压力
具体实施例方式
参考图4a，本发明的在晶片内形成导电线路的方法为在晶片400的上表 面410形成干膜图案(dry film pattern)420,并在晶片上表面410以干式蚀刻 的方式，形成多个开孔430,例如是深宽比大于6的盲孔或是贯通至晶片下 表面440的通孔(见图4b)。接着，参考图4c，以例如网板印刷(screenprinting) 的方式，将锡膏450涂布于晶片上表面410，此时会有锡膏分布于开孔430 上，并接着将干膜图案420移除(见图4d)。此外，亦可以激光烧蚀的方式 形成开孔430，此时则可不须在晶片上表面410形成干膜图案420。
参考图4e，为使锡膏450能挤入晶片400的开孔430内，将加热锡膏 450使其融化，并形成一环境使得施加在晶片上表面410的气体压力Pl大 于开孔430内的气体压力P2。由于此压力差，熔融的锡膏450会被挤入开 孔430内(见图4f)，由此达到在晶片内形成导电线路的目的。
上述在开孔430内外制造不同压力的方法，可将晶片400置于一真空环 境内，例如4由真空的真空腔体内，并在晶片上表面410涂布锡膏450,再加 热锡膏450使其融化，接着突然将真空环境破坏，此时施加在锡膏450上方 的压力Pl会大于施加在锡膏450下方的压力P2,熔融的锡膏450会因此压 力差被冲齐入开孔430内。
为使锡膏450更容易充满于贯通晶片上下表面的通孔430内，可在晶片 下表面440施加一罩体(图未示)，罩盖通孔430的下方，当真空环境被破 坏的瞬间，通孔430内仍能保持相对较低的压力P2，施加在锡膏450上方 的压力Pl将因此迫使熔融的锡膏450挤入开孔430内。此外，参考图5, 由于熔融的锡膏450会因内聚力形成球状，可利用此一物理现象并根据开孔 430的大小适度地增加锡膏450的量，使得锡膏450充满开孔430后还可在 开孔430的上方形成^M犬的凸块510,如此，可省却后续柏J求(ball mount)的 步骤。另外，本发明的在晶片内形成导电线路的方法，可应用于具有电路的 晶片或空白晶片(dummy wafer)。上述晶片经切割后可分别形成各具功能的芯 片或作为间隔用的虚芯片(dummy chip)。
根据本发明的在晶片内形成导电线路的方法，利用压力差的方式将熔融 的锡膏挤入开孔内，避免了以电镀的方式在导孔内形成导电线路所《1起的突
悬问题。
虽然本发明已以前述优选实施例揭示，然其并非用以限定本发明，任何 本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与 修改。因此本发明的保护范围当视所附的权利要求所界定者为准。
权利要求
1、一种在片内形成导电线路的方法，包含下列步骤提供一晶片；自该晶片的上表面形成多个开孔；将锡膏涂布于这些开孔上；将这些锡膏加热融化；及最该晶片得上表面形成有第一气压的环境，且自这些开孔内形成有第二气压的环境，其中该第一气压大于第二气压，由此将这些熔融的锡膏挤入这些开孔内。
2、 如权利要求1的在晶片内形成导电线路的方法，其中使该第一气压 大于该第二气压的步骤包含在锡膏涂布前将该晶片置于一真空的环境内；及 在锡膏加热融化时-皮坏该真空的环境。
3、 如权利要求2的在晶片内形成导电线路的方法，其中这些开孔为贯 通至该晶片下表面的通孔，该使该第一气压大于该第二气压的步骤还包含在该晶片置于该真空环境前施加一罩体，罩盖于该晶片的下表面。
4、 如权利要求1的在晶片内形成导电线路的方法，其中这些开孔通过 激光烧蚀的方式形成。
5、 如权利要求1的在晶片内形成导电线路的方法，其中这些开孔通过 干式蚀刻的方式形成，该在晶片内形成导电线路的方法还包含在这些开孔形成之前先在该晶片的上表面形成一干膜图案；及 在这些开孔形成之后移除该干膜图案。
6、 如权利要求1的在晶片内形成导电线路的方法，还包含步骤 在这些开孔的上方形成多个与这些开孔内的锡膏一体形成的凸块。
7、 如权利要求1的在晶片内形成导电线路的方法，其中这些锡膏通过 网板印刷的方式涂布于这些开孔上。
8、 如权利要求1的在晶片内形成导电线路的方法，其中这些开孔的深 宽比大于6。
全文摘要
本发明提供一种在晶片内形成导电线路的方法，利用干式蚀刻或激光烧蚀的方式在晶片上表面形成开孔，再将锡膏涂布于开孔上，并将晶片置于一真空的环境内且将锡膏加热融化。破坏此真空环境使得施加在晶片上表面的气体压力大于开孔内的气体压力，由此将熔融的锡膏挤入开孔内。
文档编号H01L21/60GK101388357SQ200710154229
公开日2009年3月18日 申请日期2007年9月11日 优先权日2007年9月11日
发明者杨学安 申请人:日月光半导体制造股份有限公司