专利名称：阵列式静电保护元件的制程与结构的制作方法
技术领域：
本发明涉及一种阵列式静电保护元件的制程与结构，尤指一种利 用电路板叠层的概念，以縮小静电保护元件的面积。
背景技术：
现在坊间所见的电子产品，无不朝向将电子产品设计成具有轻、 薄、短、小的功能，以使得电子产品能更趋于迷你化。而被动元件(静 电保护元件、过电流保护元件等)在电子产品中所占的面积又是最庞 大的，所以能够有效地整合被动元件，将可达到电子产品迷你化的目 的。
然而，现有被动元件的设计，皆以单一功能为主。因此，当电子 产品需要安装不同功能的被动元件来保护电子产品时，现有被动元件 的制程方法仅能设置多个单一功能的被动元件于电子产品内，十分占 用面积，当电子产品需要使用多种功能的被动元件时，势必要增加电 子产品的体积，才能容纳多种功能的被动元件。
发明内容
鉴于以上的问题，本发明的主要目的为提出一种阵列式静电保护 元件的制程，其具有减少静电保护元件面积的功效，进而促使电子产 品能容纳更多功能的被动元件。
为了达到上述目的，本发明提供一种阵列式静电保护元件的制程， 整个制程均于真空环境下作业，包括步骤如下提供一第一绝缘层， 于该第一绝缘层形成至少一导电图案层；于该至少一导电图案层的相 对两侧之间切割一沟槽，该沟槽切开该至少一导电图案层且延伸至该第一绝缘层内；提供一第二绝缘层，于该第二绝缘层钻设至少一盲孔； 将该第二绝缘层具有盲孔的一侧与该第一绝缘层具有沟槽的一侧相对 地压合粘结，该沟槽与该盲孔相连通；以及于该第二绝缘层、该至少 一导电图案层及该第一绝缘层的相对二侧分别形成至少一第一侧边导 电层及至少一第二侧边导电层。
本发明另提供一种阵列式静电保护元件结构，包括 一第一绝缘层；至少一导电图案层，该至少一导电图案层设于该 第一绝缘层，该至少一导电图案层相对两侧之间凹设有一沟槽，且该 沟槽延伸至该第一绝缘层内部； 一第二绝缘层，该第二绝缘层的一侧
凹设至少一盲孔，该第二绝缘层具有盲孔的一侧与该第一绝缘层具有 沟槽的一侧相对地压合粘结，该沟槽与该盲孔相连通；至少一第一侧 边导电层，该至少一第一侧边导电层设于该第二绝缘层、该导电图案 层及该第一绝缘层的一侧；以及至少一第二侧边导电层，该至少一第 二侧边导电层设于该第二绝缘层、该至少一导电图案层及该第一绝缘 层的相对另一侧。
本发明具有以下有益的效果使用本发明的制造方法制作静电保 护元件，可以有效地减少静电保护元件所占的面积，进而可以有效整 合多种功能的被动元件于电子产品中。
图1为本发明阵列式静电保护元件制程步骤一的立体图； 图2为本发明阵列式静电保护元件制程步骤二的立体图； 图3为本发明阵列式静电保护元件制程步骤三的立体图； 图4为本发明阵列式静电保护元件制程步骤四的立体图； 图5为本发明阵列式静电保护元件制程步骤五的立体图； 图6为本发明阵列式静电保护元件制程步骤六的立体图； 图7为本发明阵列式静电保护元件制程步骤七的立体图； 图8为本发明阵列式静电保护元件结构的剖视图(图7的8-8线的剖视图)。
图中符号说明1第一绝缘层
2导电图案层
21沟槽
3第二绝缘层
31盲孔
4铜箔片
恻边贯穿槽单元
51第一侧边贯穿槽
511第一侧边导电层
52第二侧边贯穿槽
521第二侧边导电层
6端电极
具体实施例方式
如图l至图7所示，本发明提供一种阵列式静电保护元件的制程， 整个制程均于真空环境下作业，包括步骤如下
Sl:提供一第一绝缘层1，于该第一绝缘层1表面以蚀刻或印制 的方式形成至少一导电图案层2 (图l所示)；
S2:于该至少一导电图案层2的相对两侧之间切割一沟槽21，该 沟槽21的宽度约10~100um，深度约10~10000um (图2所示)，该沟 槽21将该至少一导电图案层2切开且延伸至第一绝缘层1内；
S3:提供一第二绝缘层3，于该第二绝缘层3表面钻设至少一盲 孔31 (图3所示)；
S4:将该第二绝缘层3具有盲孔31的一侧与该第一绝缘层1具有 沟槽21的一侧相对地压合粘结，该沟槽21与该盲孔31相连通(图4 所示)；
S5:于该第二绝缘层3上表面邻近二侧处及该第一绝缘层1下表面邻近二侧处贴合至少一铜箔片4 (图所示)；
S6:于铜箔片4上通过钻孔或冲压的方式依序贯穿该第二绝缘层 3、该至少一导电图案层2及该第一绝缘层1的相对二侧而形成一侧边
贯穿槽单元5及多个端电极6，该侧边贯穿槽单元5包含彼此分离的至 少一第一侧边贯穿槽51及至少一第二侧边贯穿槽52 (图6所示)；
S7:于该第一侧边贯穿槽51的内表面电镀一第一侧边导电层511， 于该第二侧边贯穿槽52的内表面电镀一第二侧边导电层521，每一对 端电极6分别与第一侧边导电层511或第二侧边导电层521的两端作 电性连接(图7所示)。
如图8所示，本发明另提供一种阵列式静电保护元件结构，该至 少一导电图案层2覆盖于该第一绝缘层l表面，该沟槽21凹设于该至 少一导电图案层2且延伸至第一绝缘层1内部，该沟槽21的宽度为 10~100um，深度为10 10000um，该盲孔31凹设于该第二绝缘层3表 面，该第二绝缘层3具有盲孔31的一侧与该第一绝缘层1具有沟槽21 的一侧相对地压合粘结，该沟槽21与该盲孔31相连通，该第一侧边 贯穿槽51及该第二侧边贯穿槽52分别依序贯穿该第二绝缘层3、该至 少一导电图案层2及该第一绝缘层1的相对二侧，该第一侧边导电层 511电镀于该第一侧边贯穿槽51的内表面，该第二侧边导电层521电 镀于该第二侧边贯穿槽52的内表面，每一第一侧边导电层511的两端 分别与一对端电极6作电性连接，每一第二侧边导电层521的两端分 别与另一对端电极6作电性连接。
以本发明的制造方法制作静电保护元件，可以减少静电保护元件 所占的面积，进而可以有效整合更多种功能的被动元件于电子产品中。
以上所述，仅为本发明其中的较佳实施例，并非用来限定本发明 的实施范围，即凡依本发明权利要求所做的均等变化与修饰，皆为本 发明的权利要求书范围所涵盖。
权利要求
1. 一种阵列式静电保护元件的制程，其特征在于，整个制程均于真空环境下作业，包括步骤如下提供一第一绝缘层，于该第一绝缘层形成至少一导电图案层；于该至少一导电图案层的相对两侧之间切割一沟槽，该沟槽切开该至少一导电图案层且延伸至该第一绝缘层内；提供一第二绝缘层，于该第二绝缘层钻设至少一盲孔；将该第二绝缘层具有盲孔的一侧与该第一绝缘层具有沟槽的一侧相对地压合粘结，该沟槽与该盲孔相连通；以及于该第二绝缘层、该至少一导电图案层及该第一绝缘层的相对二侧分别形成至少一第一侧边导电层及至少一第二侧边导电层。
2. 如权利要求1所述的阵列式静电保护元件的制程，其特征在于， 上述形成所述的侧边导电层的步骤前，更进一步包括于该第二绝缘 层、该至少一导电图案层及该第一绝缘层的相对二侧形成一侧边贯穿 槽单元，该侧边贯穿槽单元包含彼此分离的至少一第一侧边贯穿槽及 至少一第二侧边贯穿槽，该第一侧边贯穿槽及该第二侧边贯穿槽分别 通过钻孔或冲压的方式依序贯穿该第二绝缘层、该至少一导电图案层 及该第一绝缘层的相对二侧。
3. 如权利要求2所述的阵列式静电保护元件的制程，其特征在于， 该第一侧边导电层电镀于该第一侧边贯穿槽的内表面，该第二侧边导 电层电镀于该第二侧边贯穿槽的内表面。
4. 如权利要求1所述的阵列式静电保护元件的制程，其特征在于， 该沟槽的宽度为10 100um，深度为10~10000um。
5. 如权利要求1所述的阵列式静电保护元件的制程，其特征在于， 该至少一导电图案层蚀刻于该第一绝缘层上。
6. 如权利要求1所述的阵列式静电保护元件的制程，其特征在于， 该至少一导电图案层印制于该第一绝缘层上。
7. —种阵列式静电保护元件结构，其特征在于，包括 一第一绝缘层；至少一导电图案层，该至少一导电图案层设于该第一绝缘层，该 至少一导电图案层相对两侧之间凹设有一沟槽，且该沟槽延伸至该第 一绝缘层内部；一第二绝缘层，该第二绝缘层的一侧凹设至少一盲孔，该第二绝 缘层具有盲孔的一侧与该第一绝缘层具有沟槽的一侧相对地压合粘 结，该沟槽与该盲孔相连通；至少一第一侧边导电层，该至少一第一侧边导电层设于该第二绝 缘层、该导电图案层及该第一绝缘层的一侧；以及至少一第二侧边导电层，该至少一第二侧边导电层设于该第二绝 缘层、该至少一导电图案层及该第一绝缘层的相对另一侧。
8. 如权利要求7所述的阵列式静电保护元件结构，其特征在于， 更进一步包括 一侧边贯穿槽单元，该侧边贯穿槽单元包含彼此分离 的至少一第一侧边贯穿槽及至少一第二侧边贯穿槽，该第一侧边贯穿 槽及该第二侧边贯穿槽分别依序贯穿该第二绝缘层、该至少一导电图 案层及该第一绝缘层的相对二侧。
9. 如权利要求8所述的阵列式静电保护元件结构，其特征在于， 该第一侧边导电层电镀于该第一侧边贯穿槽的内表面，及该第二侧边 导电层电镀于该第二侧边贯穿槽的内表面。
10. 如权利要求7所述的阵列式静电保护元件结构，其特征在于， 该沟槽的宽度为10 100um，深度为10~10000um。
全文摘要
一种阵列式静电保护元件的制程，整个制程均于真空环境下作业，包括步骤如下提供一第一绝缘层，于该第一绝缘层形成至少一导电图案层；于导电图案层的两侧之间切割一沟槽，沟槽切开导电图案层且延伸至第一绝缘层内部；提供一第二绝缘层，于第二绝缘层钻设至少一盲孔；将第二绝缘层具有盲孔的一侧与该第一绝缘层具有沟槽的一侧相对地压合粘结，沟槽与盲孔相连通；以及于第二绝缘层、导电图案层及第一绝缘层的相对二侧分别形成至少一第一侧边导电层及至少一第二侧边导电层；通过以上的设计，可以有效地减少静电保护元件所占的面积，进而可以有效整合更多种功能的被动元件于电子产品中。本发明另提供一种阵列式静电保护元件结构。
文档编号H01L49/00GK101414660SQ200710181859
公开日2009年4月22日 申请日期2007年10月19日 优先权日2007年10月19日
发明者冯辉明, 巫宜燐, 苏圣富, 黄建豪 申请人:佳邦科技股份有限公司