专利名称：改善表面的方法
技术领域：
本发明涉及改善半导体衬底表面的方法，所述表面至少由部分硅 构成。
背景技术：
在半导体器件生产中，提供非常高质量的半导体衬底
(semiconductor substrate)显得越来越重要。半导体衬底的缺陷起因不 尽相同，可能出现在晶片(wafers)或层(layer)的块状材料内部，或者 出现在结构的表面。有缺陷的晶片，如有孔或划痕，或有氧化物沉淀 或所谓的"HF缺陷"(HF-defects)的晶片或层，是最不适合下一步应 用的，其中HF缺陷出现在晶片的内部或表面，在HF蚀刻中会显现出 来。
为了改善有缺陷的晶片的表面特性，可以在晶片表面进行晶片处 理，比如蚀刻步骤或CMP步骤，除去晶片表面或附近的缺陷或减少其 数量和尺寸。典型的蚀刻剂是含卤化合物，例如HC1、 HBr、 HI、 HF 等等。蚀刻剂也可以是含氟化合物，例如SF6或QJ^。另外，也可以 对有缺陷的晶片进行热处理，以使它光滑和减少它的缺陷，优选在氢 气环境环境中进行。热处理可以在炉子里进行，也可以使用快速热处 理(Rapid Thermal Processing, RTP)装置。根据另一个在US6,287,941 Bl中公开的方法，有缺陷的晶片，例如开裂的薄膜，能够在非常高的 温度下，用蚀刻剂和沉积气的组合进行蚀刻和沉积的组合处理，以获 得更好的表面质量。
虽然这些方法用对晶片的平滑、磨蚀或缺陷覆盖首先在表面上改 善了有缺陷的晶片的表面状况，但是已知的方法通常非常费力，而且 相应的缺陷得不到真正的修复。
因此，本发明的目的是提供改善半导体衬底表面的方法，所述表 面至少包含部分硅，其中用该方法能真正修复出现在半导体衬底表面 或内部的缺陷，以提供具有高表面质量的半导体衬底。
该目的可以用上述方法实现，其中所述方法包括沉积步骤，该沉 积步骤包括在所述的半导体衬底表面的至少一个孔中的硅上进行选择 性外延硅沉积。
发明内容
本发明能够用高质量的单晶硅为原料在所述的孔中沉积硅，以封 闭或关闭所述的孔，其中避免了多晶硅的形成，导致原来的孔洞从表 面上消失，而且形成的修复表面具有高的表面质量，该表面能够与开 始就不含孔或缺陷的表面相媲美。
在本发明的优选实施方式中，所述的沉积步骤包括在所述的孔的 至少一个边壁上的硅的选择性生长。用这种方式，处于另一种材料上 的硅层里的孔能够通过从相应孔的边壁上开始的硅的逐渐生长关闭起
来。这种方法特别有利于用高质量的硅关闭SOI结构(SOI structures)
中的大孔洞。
在本发明另一个较佳实施例中，所述的方法包括蚀刻步骤，该步 骤在沉积步骤之前应用于半导体衬底表面，所述的蚀刻步骤包括蚀刻 除去(etch-back)半导体衬底表面的至少一个缺陷，以形成所述的表面上 至少一个孔。利用蚀刻步骤，至少一个缺陷能被除去，在半导体结构 表面形成一个孔，该孔又能用硅关闭，结果原来的缺陷被除去，半导 体结构中原先有缺陷的表面修复成几乎完美的表面。
根据本发明更好的实施方式，所述的沉积步骤进行到至少一个孔 用硅堵塞。在有些情况下，只有堵塞孔来关闭孔才是合理或足够的， 其中无论整个孔是否用硅封住，只要堵塞就会有利。无论任何情况， 用这个方法进行处理，结果能关闭以前的半导体结构表面中的孔，以 便该半导体结构就能作进一步处理。
优选地，沉积步骤进行到至少一个孔用硅填满。在做这些时，以 前的孔被除去，形成的结构表面上和表面下的质量都高。
有利地，所述的蚀刻步骤包括HF-浸渍(HF-dip)以有利地蚀刻除 去所述半导体结构表面上的含有缺陷的氧化物。HF-蚀刻(HF-etch)
除去步骤能高效地除去氧化物，因而在表面上显示出含缺陷的氧化物， 导致在所述表面上形成孔，这些孔洞又依次用硅在硅上选择沉积进行 关闭。
根据本发明的优选实施方式，在所述的选择性外延沉积中，蚀刻
剂和含气体的硅用做源气。用作蚀刻剂的HC1和用作含气体的硅的 SiH2Cl2是特别适合的用于高质量的单晶硅的选择性沉积的材料，因为 该源气(source gas)高度阻止了氧化物表面或壁上的成核，该成核将 导致多晶硅的生长。对于选择性外延生长，以源气总体积计好的蚀刻 剂浓度为百分之几(afew%)。
在本发明的优选实施例中，在沉积步骤中，硅沉积的厚度为表面 上的孔的直径的至少约一半。这个厚度特别有利于特别牢固地、耐用 地封住相应的孔。
为了除去蚀刻表面的污染物，在沉积步骤前用氢气在约650。C对半 导体结构进行氢气焙烧，优选约2分种是有利的。在沉积步骤中，相 对较低温度的氢气焙烧能有效除去污染物，但是烧结硅的风险却很低。
所述的沉积步骤在约75(TC进行是有利的。该沉积温度相对标准的 外延生长方法用到的温度要低。这样能避免硅的烧结，用本发明的方 法处理带有薄的硅顶层的SOI结构时尤其如此。
在本发明另一实施方式中，所述的沉积步骤在减压下进行，例如 约20至80托(Torr)。在这种压力下的减压环境中沉积，导致特别好 的质地均匀的硅层的形成。
在本发明另一实施例中，半导体衬底表面上的硅的厚度在所述的 沉积步骤之前和/或之后减少。这能够减少处理的半导体衬底的最终厚 度，其中縮减厚度在修复SOI晶片时特别重要。
本发明较佳实施方式在下文中根据各图进行说明，其中
图1是有缺陷的SOI衬底的示意图2是图1中的衬底用HF简短浸渍后的示意图3是图2中的衬底在硅选择沉积后的示意图4是衬底进一步浸渍后的示意图5是图4的衬底在硅的选择沉积后的示意图； 图6是根据本发明用硅封闭后的SOI衬底上的孔的示意图7是SOI衬底上的根据本发明用硅封闭的另一孔的示意图。
具体实施例方式
图1示出了含有至少一个缺陷的SOI衬底1，例如HF-缺陷或氧化 物缺陷2。 SOI衬底l仅用来示范地说明本发明的原理，其中本发明也 可以用来改善其它的半导体衬底的表面质量，如硅晶片或任何其它的 部分含硅的衬底。特别说明的是，用本发明的方法修复如图1所示的 含氧化物衬底是不必要的。
本发明的方法也适用于其它的材料，例如硅合金，如SiGe结构。
图1所示的SOI衬底由硅衬底3、在硅衬底3上部的嵌入的氧化物 4和顶部的硅层5组成，其中硅层5具一定厚度^和包含至少一个在其 表面6上并延伸到其内部的缺陷，比如氧化物沉淀2。在所示的范例中 如图1只显示了主要由二氧化硅组成的一个缺陷，这只是示范地说明 本发明的思路，其中在硅层5的表面或内部实际上呈现相当多的如图 所示的缺陷。图1所示的氧化物缺陷示范地说明了一个相对于硅层5 的厚度来说缺陷横向展幅相当小或更小的"小"缺陷。
根据图2，图1所示的结构经HF作用后，至少部分除去开始处于 表面6接着处于其内的氧化物沉淀2，该过程对硅层5没有影响或影响 很少，因为HF-蚀刻硅的速度要比蚀刻二氧化硅的速度低得多。用相同 的方法，可以用HF-浸渍处理蚀刻掉HF-缺陷来形成空白，该空白在接 下来的工艺中被填满或堵塞。
用HF浸渍的时间越长，在SOI结构1表面6中形成的孔7就越 深。如图4所示，在HF中浸渍更长时间可以产生延伸到硅层5下面的 氧化物4埋入层内的孔17。
图3示出图2所示的SOI衬底用选择性外延生长(Selective Epitaxial Growth, SEG)进行硅沉积后的示意图，其中虚线和方向箭头 A示意地说明了进行硅沉积形成厚度为t2的硅顶层8的过程。
SEG是一种选择性外延处理，它的好处是通常能阻止多晶或无定 形硅材料，比如氧化物，表面上的成核。外延硅生长只出现在单晶硅上。
为了除去表面6上的C、 O和F污染物，在SEG步骤前湿洗和氢 气原位焙烧如图2所示的SOI结构，其中氢气焙烧在约650至80(TC减 压氢气环境中进行2分钟，例如20托(torr)。如果修复的是块状材料 比如硅衬底而不是如图2所示的SOI结构，氢气焙烧在更高的温度下 进行。如果硅层5的厚度不到20nm，那么SOI结构1的氢气培烧温度 不超过约70(TC以防止在SEG中形成Si膜。只有当硅层的厚度超过 20mn时，氢气焙烧的温度才能在高至850。 C甚至更高的温度下进行。 虽然与其它的普通的氢气焙烧工艺相比，本发明推荐的氢气焙烧温度 相对低，但是在SEG硅前留在表面6上的污染物没有对制得的器件的 电学性能产生影响，因为它们在之后的步骤中部分消耗或除去了。氢 气焙烧后接着斜线式地升温至SEG步骤的温度。
为了避免硅烧结，硅的SEG在相对低温约650至800。C下减压环 境约20托中进行，其中以HC1用作蚀刻剂，SiH2Cl2用作Si的气态前 体为例，或用氢气为载气，选择性的采用一些盐酸气获得足够的在Si02 和Si3N4之间的选择性。对于非常薄的厚度h为3至10nm的硅层6来 说，SEG步骤应该在约75(TC进行，其中以SiH2Cl2+HCl化学作用为例 来避免在硅生长中形成任何严重的颗粒。在SEG中，硅的生长速率应 当通过縮减源气(source gas)控制得相当低，其中在HC1存在的情况 下，反应速度减小。
如图3中的虚线所示，在硅层5表面6上的SEG中，硅在蚀刻成 的孔7的边壁和已生长的硅的表面上生长，以这样的方式硅层6中的 孔逐渐被硅关闭或堵塞。经过一定时间的生长，在硅层6的顶部形成 了厚度为t2的高质量的表面。缺陷2没有被蚀刻的部分和蚀刻成的孔7 的少量的剩余部分被埋在氧化物表面上的结构里，该过程中没出现成 核。
如果图1所示的缺陷在蚀刻步骤中被完全蚀刻掉而且蚀刻时硅层 5下面埋入的氧化物不受影响，在硅层5表面或内部的缺陷就能完被移 除，代以高质量的硅，形成具有没有缺陷或缺陷最少的表面6的近乎 完美的结构。
在SEG沉积步骤中，如果沉积的硅的厚度12为孔7的直径w的大
约1/2，就可以假定暴露的孔7被封闭了。因而为了封住孔，有必要设 定最小的外延厚度t2为孔7的直径w的大约1/2。
参照图4，图1所示的结构比图2的被蚀刻得更深，以至于处于硅 层5下的隐埋的氧化物4受到影响。在SOI结构中形成的孔17具有由 硅层5形成的硅边壁，和蚀刻进入了隐埋的氧化物层4而形成的二氧 化硅底层。
如图5所示，图4所示的SOI衬底中的孔17在SEG中用硅逐渐 填满。生长一定时间后，？L 17被高质量的单晶硅填塞，其中空腔27 没有用硅完全填满，保留在埋入的氧化物层4中。
图6和7用示意图说明了本发明的想法也可以用于改善在顶部有 比如"井坑"(well)"更大"孔的衬底或结构的表面质量，其中井坑宽 深比更大，宽度w比深度h大好几倍(w/h l )。在图6和7所示的例 子中，孔37和47的直径w约为0.5 pm，硅顶层的5的厚度约为50nm， 氧化层4的厚度约为150nm，形成的宽深比约为2.5。
图6和7中弓形线表示外延沉积的顺序。
如图6所示的SOI衬底10，其中所述的SOI衬底10由硅衬底3、 硅衬底3之上的氧化物层4和薄的硅顶层5组成。SOI衬底10具有穿 过硅顶层5的孔37和氧化物层4。孔37具有如例子所示的近乎垂直的、 平坦的、比如通过光刻和蚀刻形成的边墙，但是在另外的本发明没有 示出的实施方式中也有倾斜的和/或粗糙的边墙。孔37的底39由硅衬 底3的表面形成，因而由单晶硅组成。
在图6所示的实施例中，结构10的表面6能够用本发明的硅的选 择性外延生长填充孔37来光滑和弄平。在图6所示的特殊范例中，例 如如果本身的氧化物能从孔底39移除，SEG之前的HF浸渍不是必要 的，但是也可以进行。正如以上参照图3和5所作的说明，在SEG前 要进一步进行湿洗。
也正如以上参照图3和5的说明，SEG之前要进行H2焙烧。
根据图3和5的示范例，接下来进行SEG。在SEG步骤中，硅在 结构10的暴露的硅面上生长，特别是在硅层5的表面6上、在暴露的 硅层5的边壁20、 21上以及在孔37的底39和已长成的硅上生长。结 果，硅以这样的一种方式生长，孔37在SEG中逐渐用单晶硅填满，
其中在SEG的最后，之前的"大"孔37中可能埋入了小空腔而不能 长满。
图7用示意图说明了在SOI衬底11中的氧化物孔或井坑47能根 据本发明用硅封闭。SOI衬底11与SOI衬底10类似，由硅衬底3、氧 化物层4和硅顶层5构成，其中表面6含更"大"的孔47，宽度比深 度更大。对照图6所示的结构，SOI衬底11在孔47的底49上有剩余 的厚的没有完全蚀刻掉的氧化物层4剩余的Si02,所以底49由二氧化 硅组成。因此，在SEG中，硅生长不能从底49上而仅能在表面6上 以及暴露的硅层5的边壁20、 21上和已经生长的硅上进行，导致孔47 的从侧面开始的过度生长，该生长一直要进行到孔47闭合。最后，形 成光滑的近乎完美的SOI-衬底表面，其中有可能残留少量的空腔掩埋 在处理完的结构中，该结构没有用单晶硅完全填满。
接下来，通过用氧化、CMP和/或硅蚀刻縮小生长成的硅的厚度， 如图3、 5、 6或7所示的结构的厚度能够调至符合确定的要求。可选 择地，最终的SOI的厚度也能通过縮减最初的硅顶层5的厚度"来变 薄，例如通过氧化、CMP和/或在HF浸渍或SEG之前的硅蚀亥U，或者 通过合并最初的和最后的縮减厚度来变薄。此外，用附加的整理步骤， 如光滑退火，被用来对最终的结构进行处理。
因而，本发明提供了修复或封闭至少含部分硅的半导体硅衬底上 的孔的方法。本发明的方法用来修复硅衬底上的缺陷，也可以用来修 复绝缘体衬底上半导体(Semiconductor on Insulator Substrates, SeOI) 中的缺陷，如绝缘体上硅(Silicon on Insulator, SOI)晶片。关于修复缺 陷，组合应用HF浸渍和SEG不仅除去相应的缺陷，也用高质量的半 导体单晶硅(在修复的结构中不形成多晶硅)堵塞蚀刻成的孔。
通过本发明的在空白的硅表面上采用SEG新方法，有缺陷的半导 体衬底的质量能够得到提高，使该衬底更有利于进一步的制造过程。 用本发明的方法修复的SOI衬底特别适合于需要厚的SOI衬底的应用。 依赖于各自的顶层技术规格，这种方法特别适用于确定修复的衬底的 最后厚度(h + t2)，该方法修复的晶片可以再加入初始的产品组。
用本发明的方法修复的SOI晶片也适用于直接衬底键合(Direct Substrates Bonding, DSB)的高级衬底的形成，此外，本发明的方法也
能修复出现在用所谓的"智能削减"(Smart Cut)方法制得的结构中的 缺陷。
而且，本发明技术特别有利于修复导半体衬底中的深的缺陷或封 闭其中的大洞，这些大洞用已知的表面光滑方法不能修复或封闭。
附图标记
1 SOI衬底；2缺陷；3硅料底；4嵌入的氧化物层；5硅顶层；6表面；7孑L; 8沉积硅层；10 SOI衬底；11 SOI衬底；17孑L; 20硅边壁；21硅边壁；27空 腔；37孑L; 39底；47孑L; 49底；A沉积的顺序方向；h高度；^硅顶层的厚度; t2沉积层的厚度；W孔直径。
权利要求
1、一种改善半导体衬底(1、10、11)表面(6)的方法，所述表面(6)至少由部分硅构成，所述方法包括沉积步骤，其包括在所述的半导体衬底(1、10、11)表面(6)上的至少一个孔(7、17、37、47)中进行选择外延沉积；蚀刻步骤，该步骤在沉积步骤前应用于半导体衬底表面(6)上，所述蚀刻步骤包括蚀刻除去半导体衬底(1、10、11)表面(6)上的至少一个缺陷(2)，以形成表面(6)上的至少一个孔(7、17、37、47)。
2、 根据权利要求1所述的方法，其中所述的沉积步骤包括硅在所 述的孔(7、 17、 37、 47)的至少部分边壁(20、 21)上选择性生长。
3、 根据上述权利要求任一项的方法，其中所述的沉积步骤至少进 行到至少一个孔(7、 17、 37、 47)用硅堵塞。
4、 根据上述权利要求任一项的方法，其中所述的沉积步骤至少进 行到至少一个孔(7、 17、 37、 47)用硅填满。
5、 根据上述权利要求任一项的方法，其中所述的沉积步骤包括用 HF-浸渍来蚀刻除去所述的半导体结构(1、 10、 11)表面(6)上的含 有缺陷(2)的氧化物。
6、 根据上述权利要求任一项的方法，其中所述的选择性外延沉积 蚀刻剂和含气体的硅被用作源气。
7、 根据上述权利要求任一项的方法，其中所述蚀刻剂是HC1，以 及所述的含气体的硅是SiH2Cl2。
8、 根据上述权利要求任一项的方法，其中在沉积步骤中硅沉积厚 度(t2)至少为表面(6)上的孔(7、 17、 37、 47)的直径(w)的一 半。
9、 根据上述权利要求任一项的方法，其中在沉积步骤之前，在约 650。C对半导体结构(1、 10、 11)进行H2焙烧。
10、 根据上述权利要求任一项的方法，其中所述的沉积步骤在约 750°C下进行。
11、 根据上述权利要求任一项的方法，其中所述的沉积步骤在约 20至约80托下进行。
12、 根据上述权利要求任一项的方法，其中半导体衬底(1、 10、 11)表面上的硅的厚度(t,、 t2、 tfH2)在所述的沉积步骤之前和/或之 后进行縮减。
13、 根据上述权利要求任一项的方法，其中所述的表面(6)包括 硅合金。
14、 根据上述权利要求任一项的方法，其中所述的表面(6)包括 SiGe。
全文摘要
本发明涉及改善半导体衬底表面的方法，所述的表面至少包含部分硅。本发明的目的是提供改善半导体硅衬底表面的方法，所述的表面至少包含部分硅，其中用该方法使半导体衬底表面或其内部的缺陷能得以真正修复，以提供具有高表面性能的半导体衬底。本发明的目的用上述类型的方法能够达成，其中该方法包括沉积步骤，其包括在所述的半导体衬底表面的至少一个孔中进行选择性外延沉积。
文档编号H01L21/00GK101192510SQ200710186828
公开日2008年6月4日 申请日期2007年11月22日 优先权日2006年11月27日
发明者W·林 申请人:S.O.I.Tec绝缘体上硅技术公司