半导体器件的制造方法

专利名称：半导体器件的制造方法
技术领域：
本发明涉及半导体器件的制造方法，尤其涉及适用于包括退火处 理步骤的半导体器件的制造技术有效的技术。
背景技术：
作为半导体衬底，现在最广泛使用的是Si (硅)。在该Si衬底上 例如形成MISFET ( Metal Insulator Semiconductor Field Effect Transistor)等。简而言之，MISFET的制造方法是在Si衬底上形成阱， 在该阱上形成栅极绝缘膜，再形成栅极电极，通过离子注入，对栅极 电极两侧的阱导入与阱相反导电类型的杂质，形成作为源极和漏极的 杂质扩散层。这时，在进行了离子注入后，为了激活注入的杂质，而 进行退火处理。
在曰本特开平10-261792号公报(专利文献1)中记载有如下技 术从垂直入射向栅极电极一侧倾斜30°而进行离子注入，由此形成 与栅极匹配的浅的源极和漏极扩散层，进行950。C、 5秒的短时间退 火(RTA; Rapid Thermal Annealing),形成4册才及侧壁间隔物后，通过 离子注入，形成与栅极侧壁隔离物匹配的深的源极和漏极，再次进行 950°C、 5秒的短时间退火(RTA)。
在曰本特开2000-77541号公报(专利文献2 )中记载有如下技术 在离子注入后，在氮气氛中进行1000°C、 IO秒左右的RTA处理。
在日本特开平10-11674号公报(专利文献3 )中记载有如下技术 利用氧化硅膜的膜厚控制受激准分子激光能量的吸收。
在曰本特开2001-168341号公报(专利文献4)中记载有如下技 术在SiOxNy膜中，利用Ox和Ny的比率及其膜厚，控制受激准分 子激光能量的吸收。
在曰本特开2005-114352号公报(专利文献5)中记载有如下技 术在形成源极和漏极的外延后，在栅极的侧壁上形成侧壁绝缘膜后， 进行离子注入，形成源极和漏极，为了激活导入的杂质，进行成为基 于自由电子吸收的光吸收的波长范围、即波长3 um以上的长波长激 光退火。
而作为Si衬底因物理特性的极限而无法实现的下一代半导体器 件用的半导体衬底，SiC (硅碳化物)衬底引人注目。SiC衬底难以用 电炉等进行退火，所以取而代之进行基于激光退火的离子注入层(半 导体区域)的结晶性恢复和杂质激活的研究。
在日本特开2000-277448 (专利文献6 )和日本特开2002-289550 (参照专利文献7)中记载有如下技术对进行离子注入后的SiC照 射表面元素不蒸发的程度的照射功率密度的KrF和XeCl受激准分子 激光。日本特开平10-261792号公报日本特开2000_77541号公报 [专利文献3]日本特开平10-11674号公报 [专利文献4]日本特开2001-168341号7〉根据日本特开2005-114352号公报 [专利文献6]日本特开2000-277448号公报[专利文献7]日本特开2002-289550号公报

发明内容
为了将LSI ( Large Scale Integration )高集成化，要求使MISFET 的源极和漏极及其外延薄且电阻低(极浅结)。例如，在栅极长度为 65nm以下的晶体管中，要求结深度为20nm左右，电阻值为300~400 D/sq左右。
当通过例如上述专利文献1、 2中记载的灯退火(RTA)进行用于 形成源极和漏极的离子注入后的退火处理时，导入的杂质会在退火中 扩散。当杂质扩散时，形成的杂质扩散层(半导体区域)的结深度会
变深。这不利于半导体器件(半导体集成电路器件)的小型化和高集 成化。因此，如果考虑杂质的扩散，则为了使形成的杂质扩散层(源 极和漏极及其外延)的结深度变浅，需要使离子注入时的剂量减少， 但是这有可能使形成的杂质扩散层的电阻上升，使半导体器件的性能 下降。
此外，在使用向Si的吸收差(吸收系数低)的波长的灯加热的情
况下，为了使半导体衬底升温到预定的退火温度需要时间，退火时间 (灯光照射时间)会变长。
此外，即使是使用向Si的吸收好(吸收系数高)的波长的闪烁灯 退火，在灯加热方式的情况下，发出灯光时的灯的起动需要时间，例 如与上述专利文献5中记载的那样的激光方式相比，退火时间(灯光 照射时间)会变长。
此外，难以控制灯光的短时间的照射，如果缩短灯光的照射时间， 退火温度的偏差就有可能增大。此外，在灯加热方式的情况下，与激 光方式相比，在灯光的波长中存在宽度，在半导体晶片的面内有可能 在退火温度中产生不均匀(不均匀的温度分布)。此外，在可升温的 退火温度上也存在极限。
进一步，如果退火时间变长，导入的杂质会由于在退火中而扩散。 当杂质扩散时，形成的杂质扩散层的结深度就会变深。这不利于半导 体器件(半导体集成电路器件)的高集成化。因此，如果考虑杂质的 扩散，则为了使形成的杂质扩散层(源极和漏极及其外延)的结深度 变浅，需要减少离子注入时的剂量。这有可能使形成的杂质扩散层的 电阻上升，例如成为2000 3000Q/sq那样的高表面电阻值。即有可能 使LSI (半导体器件)的性能下降。
这样，伴随着LSI的高集成化，MISFET的栅极长度变小，进而 杂质扩散层(源极、漏极或其外延)的结深度变浅，就无法忽略形成 n沟道类型MISFET、 p沟道类型MISFET的杂质、例如砷(As)和 硼(B)的离子注入后的激活退火处理时的扩散长度的不同。因此， 发生妨碍正确控制LSI (半导体器件)的性能的情况，例如某热处理在n沟道类型MISFET中最适合，但是在p沟道类型MISFET中不是 最适合。因此，需要在n沟道类型MISFET、 p沟道类型MISFET的 芯片内的区域分开进行热处理。
此外，关于低电阻的源极和漏极及其外延的接触的形成中使用的 镍硅化膜，从电路设计一侧的电阻值的要求出发，需要在n沟道类型 MISFET、 p沟道类型MISFET的芯片内的区域分开制作其膜厚。该 镍硅化物膜，主要在濺射法中实施灯退火等短时间退火(RTA)来形 成，需要在芯片内的区域中分开进行热处理。
可是，只要采用灯退火那样的全面统一加热方式，就不可能在n 沟道类型MISFET、p沟道类型MISFET等芯片内的区域中分开CMIS (Complementary Metal Insulator Semiconductor )中的离子注入后的激 活退火处理。
在用CMIS构成电路的逻辑器件、存储器器件、或者用CMIS和 双极晶体管构成电路的BICMIS器件等高附加价值混装器件中， 一般 CMIS逻辑部先于双极部、存储器部形成。因此，如果要不改变CMIS 特性地形成此后的双极部、存储器部，则极性部、存储器部的热负荷 (热处理温度、热处理时间)受到限制，所以难以使用最适于各器件 的热步骤。此外，例如即使减少双极部、存储器部的热负荷，也不能 避免CMIS特性的变动。
为了解决这些问题，需要有选择地对半导体芯片内的特定部分 (CMIS逻辑部、双极部、存储器部)进行退火的技术。对于这样的 要求，例如考虑上述专利文献3、 4中记载的那样的使用受激准分子 激光的激光退火。
可是，由于受激准分子激光对Si的吸收效率过高，受激准分子激 光对于SiOxNY膜的膜厚的反射率变动最大仅为20%，几乎没有工艺 容限或再现性，在这些技术中，现实是难以仅对芯片内的特定部分有 选择地作用热负荷而进行退火。
本发明的目的在于提供能有选择地对半导体衬底内的预定区域 进行退火的技术。
近年，使用电力特性(高耐压、大允许电流)、高频特性、耐环境性优异的SiC的半导体器件引人注目。可是，在SiC衬底中，为了 激活杂质，需要1500℃以上的温度非常高的热退火处理。虽然一般是 利用电炉进行的退火，但是因为高温，所以需要较长时间，不仅生产 性差，还存在高温处理后残留大的结晶缺陷、因高温处理而表面Si 元素蒸发、离子注入的杂质的再分布等问题，难以取得良好的特性。
而例如上述专利文献6、 7所记载的那样，在SiC衬底中，利用 电炉等进行的退火是困难的，所以取而代之也进行基于激光退火的离 子注入层的恢复和杂质激活的研究。
可是，在以往中，利用在Al+离子中以50keV、在N+离子中以30keV 的非常低的能量进行离子注入，离子注入层的深度二者都比较浅，仅 为50mm左右。这存如下问题KrF和XeCl受激准分子激光的波长 的光对于SiC衬底的反射率大，因此向SiC衬底的进入长度非常浅， 仅为数十nm，吸收不充分。
本发明的其他目的在于提供能对SiC衬底使用激光退火、高效进 行杂质的激活的技术。
根据本说明书的记迷和附图来明确本发明的上述和其他的目的 以及新的特征。
在本申请公开的发明中，简单说明代表性的概要如下所述。
本发明的半导体器件的制造方法首先对半导体衬底进行离子注入，形成一部分位于栅极的下部的低浓度半导体区域(源极和漏极的 外延)。接着，在栅极电极的侧壁上形成侧壁绝缘膜后，进行离子注 入，形成高浓度半导体区域(源极和漏极)。接着，在衬底的整个面 形成反射率调整膜，该反射率调整膜具有在第一区域上退火光的反射 率为极小、且在第二区域上退火光的反射率为极大地进行控制的膜 厚。接着，为了激活导入的杂质，进行波长3μm以上的长波长激光 退火。这里，使用作为反射率调整膜使用的光的波长的复数折射率 n+ik中的复数成分k具有1以上值的膜。
在本申请公开的发明中，简单说明由代表性的发明取得的效果如下所述。
根据本发明的半导体器件的制造技术，能有选择地对半导体村底 内的预定区域进行退火。
此外，根据本发明的半导体器件的制造技术，能对SiC衬底使用 激光退火，高效地进行杂质的激活。


图1是本发明一个实施方式的半导体器件的制造步骤中的要部剖视图。
图2是接着图1的半导体器件的制造步骤中的要部剖视图。
图3是接着图2的半导体器件的制造步骤中的要部剖视图。
图4是接着图3的半导体器件的制造步骤中的要部剖视图。
图5是接着图4的半导体器件的制造步骤中的要部剖视图。
图6是接着图5的半导体器件的制造步骤中的要部剖视图。
图7是接着图6的半导体器件的制造步骤中的要部剖视图。
图8是接着图7的半导体器件的制造步骤中的要部剖视图。
图9是表示Si衬底的长波长激光反射率变动的反射率调整膜的膜 厚、反射率依存性的说明图。
图IO是表示图9的实验过程的说明图。
1图11是表示由长波长激光退火的离子注入层的表面电阻的反射 率调整膜的膜厚依存性的说明图。
图12是表示由离子注入和此后的长波长激光退火形成的杂质扩 散层的表面电阻的曲线图。
图13是表示反射率变动的反射率调整膜的膜厚、反射率依存性 的说明图。
图14是表示硅的吸收系数的波长依存性的曲线图。 图15是内因性吸收的说明图。 图16是自由电子吸收的说明图。
剖视图。
图18是接着图17的半导体器件的制造步骤中的要部剖视图。
图20是SiC衬底的长波长激光反射率变动的反射率调整膜的膜
厚依存性的说明图。
图21是表示在SiC衬底中由离子注入和此后的长波长激光退火
具体实施例方式
以下，根据附图详细说明本发明的实施方式。在用于说明实施方 式的全部附图中，对相同的部件原则上标记相同的符号，省略重复的 说明。
(实施方式1 )
参照附图，说明本实施方式1的半导体器件的制造步骤。图l 图8是本发明的一个实施方式的半导体器件、例如CMIS的制造步骤 中的要部剖视图。
首先，如图1所示，例如准备由具有1 10Qcm左右的电阻率的 p型的单晶硅构成的半导体衬底1。该半导体衬底1具有形成p沟道 类型MISFET (以下称作"pMIS")的区域Ap和形成n沟道类型 MISFET(以下，称作"nMIS")的区域An。即在半导体衬底1的主 面形成构成CMIS的pMIS和nMIS。
接着，在半导体衬底1的主面形成元件分离区2。元件分离区2 由氧化硅构成，由众所周知的STI (Shallow Trench Isolation)法或 LOCOS (Local Oxidization of Silicon)法等形成。
接着，使用光刻技术和离子注入技术，在形成半导体衬底1的 nMIS的区域An形成p型阱3。 p型阱3例如通过离子注入硼(B) 元素等p型杂质来形成。然后，根据需要，在p型阱3的表层部进行 以后形成的nMIS的阈值电压调整用的离子注入和导入的杂质的激活 用热处理，形成阈值电压调整层4。
接着，使用光刻技术和离子注入技术，在形成半导体衬底1的
pMIS的区域Ap形成n型阱5。 n型阱5例如通过离子注入磷(P )等 n型杂质来形成。然后，根据需要，在n型阱5的表层部进行以后形 成的pMIS的阈值电压调整用的离子注入和导入的杂质的激活用热处 理，形成阈值电压调整层6。
接着，在半导体衬底1的主面上形成栅极绝缘膜7。栅极绝缘膜 7例如可由薄的氧化硅膜构成，例如可通过热氧化法形成。此外，使 用NO气体等对热氧化膜的表面进行氮化，由氧化硅膜和其上的氮化 硅膜的层叠膜也能形成栅极绝缘膜7。此外，也可利用氧氮化硅膜形 成栅极绝缘膜7。
接着，如图2所示，在栅极绝缘膜7上形成栅极电极8、 9。例如， 在半导体衬底l上，使用CVD (Chemical Vapor Deposition)法等， 依次形成多晶硅膜和保护膜10 (例如，氧化硅膜)，使用光刻技术和 离子注入技术向多晶硅膜中导入杂质。然后，利用光刻技术和千蚀刻， 对保护膜10和导电性的多晶硅膜进行图形化，由此能形成由导电性 的多晶硅膜构成的栅极8、 9。在栅极8、 9上形成保护膜10，该保护 膜10能作为栅极8、 9的保护膜起作用。
接着，如图3所示，使用光刻技术和离子注入技术形成(一对) n-型半导体区域(杂质扩散层、源极和漏极的外延)ll、(一对)p-型半 导体区域(杂质扩散层、源极和漏极的外延)12。
n—型半导体区域ii例如在p型阱3的栅极电极8的两侧的区域离 子注入(离子打入)砷(As)等n型杂质来形成。离子注入的条件可 以是加速能量例如为3keV左右、注入量(剂量)例如为1 x 1015/cm2 左右。此外，在该源极和漏极的外延的离子注入步骤中，栅极电极8 和保护膜10能作为注入阻止掩模起作用，所以n-型半导体区域11能 相对于栅极电极8而自对准地来形成。因此，在栅极电极8的两侧， 与nMIS的沟道区接触地形成n-型半导体区域11。
此外，离子注入硼(B)元素等p型杂质，p-型半导体区域12也 与n-型半导体区域11同样地来形成。
接着，如图4所示，在栅极电极8、 9的侧壁上形成例如由氧化 硅、氮化硅或它们的层叠膜等绝缘膜构成的侧壁(侧壁间隔物、侧壁 绝缘膜)13。侧壁13例如通过在半导体衬底1上淀积绝缘膜(氧化 硅膜、氮化硅或它们的层叠膜)，对该绝缘膜进行各向异性蚀刻来形 成。
接着，如图5所示，使用光刻技术和离子注入技术形成(一对) n+型半导体区域(杂质扩散层、源极和漏极)14、(一对)p+型半导 体区域(杂质扩散层、源极和漏极)15。
n+型半导体区域14通过例如在p型阱3的栅极电极8和侧壁13 的两侧的区域离子注入(离子打入)砷(As)等n型杂质来形成。该 离子注入也能够如在图5中也示意性示出的那样，从垂直于半导体衬 底1的主面的方向对p型阱3的栅极电纟及8和侧壁13的两侧的区域 离子注入杂质。该离子注入的条件是加速能量例如为10keV左右、注 入量(剂量)例如为5 x 10"/cm2左右。
因此，n+型半导体区域14的杂质浓度比n-型半导体区域11高。 此外，n+型半导体区域14的结深度(垂直于半导体衬底1的主面的 方向的深度或厚度)比n-型半导体区域11的结深度(垂直于半导体 衬底1的主面的方向的深度或厚度)深。即n-型半导体区域11与n+ 型半导体区域14相比，形成得浅且杂质浓度低。例如，通过将用于 n-型半导体区域11的离子注入的加速能量取为比用于n+型半导体区 域14的离子注入的加速能量低，能使n-型半导体区域ll的结深度也 比n+型半导体区域14的结深度浅。
此外，在该源极和漏极离子注入步骤中，可使栅极电极8和侧壁 13作为注入阻止掩模起作用，所以n+型半导体区域14能相对于侧壁 13自对准地形成。因此，在栅极电极8的两侧形成有与n-型半导体 区域11连接的n+型半导体区域14，使得n+型半导体区域14的端部 从栅极电极8的侧壁下部远离，从nMIS的沟道区隔着n-型半导体区 i或11而远离。
离子注入硼(B)元素等p型杂质，p+型半导体区域15也与n+型半导体区域14同样地形成。
接着，如图6所示，在具有形成有nMIS的区域An和形成有pMIS 的区域Ap的半导体衬底1上淀积表面保护膜16后，在表面保护膜 16的上部淀积反射率调整膜17。
表面保护膜16是为了防止反射率调整膜17和基底的半导体衬底 1反应而形成的，使用化学和热稳定的材料。表面保护膜16使用例如 由CVD法淀积的膜厚10nm左右的氧化硅膜，但是也可以使用氧化 铝(A1203 )膜、氮化硅膜或它们和氧化硅膜的层叠膜。
反射率调整膜17是对于光源的光的照射，随着膜厚变薄而反射 率减小的膜。反射率调整膜17,例如使用作为放射特定波长的光的光 源的激光器时，使用如金属那样，在使用的激光的波长下能取得足够 高的反射率的材料。这里，例如使用由溅射法淀积的膜厚100nm的 W膜等，但是也可以使用其他金属膜。并不限于金属膜，在使用的激 光的波长下，复数折射率n+ik中的复数成分k具有1以上的值的膜 即可。
接着，如图7所示，用将光致抗蚀剂膜作为掩模的蚀刻(干蚀刻 或湿蚀刻)局部除去反射率调整膜17，即只除去nMIS形成区域An 上的膜，仅在后面的退火步骤中作为不想加热的区域的pMIS形成区 域Ap上保留这些膜。
接着，对半导体衬底1照射特定波长的光(激光20)，对nMIS 形成区域An进行退火。在图7中，除了激光20,还示出作为入射光 的激光20由反射率调整膜17反射的反射光20a。
该退火处理例如为了激活通过离子注入对n-型半导体区域11和 n+型半导体区域14导入的杂质，在1350 ℃、 800 μs的条件下进行长 波长激光退火处理。长波长激光退火处理是使用长波长的激光的退火 处理(热处理)，使用的激光(激光20)的波长希望是3 μm以上， 更希望是5 μm以上，最希望是8 μm以上。例如，可使用C02气体 激光(波长10.6 μ m )进行退火处理。
此外，退火温度希望是1000℃以上，更希望是1100℃以上，最希
望是1200。C以上。此外，退火时间希望是100msec ( 100毫秒)以下， 更希望是10 msec ( 10毫秒)以下，最希望是1 msec ( 1毫秒)以下。 此外，该退火处理例如能在氮(N2)气氛中进行，但是也能使用其他 气体种类(例如惰性气体)。
在该nMIS形成区域An的退火处理后，通过众所周知的湿蚀刻 等除去反射率调整膜17和表面保护膜16,回到图5的状态，进行图 6的步骤、图7的步骤。这时，仅在本次不想加热的nMIS形成区域 An上局部保留反射率调整膜17,为了激活对p-型半导体区12和p十 型半导体区15导入的杂质，在1250。C、 800jas的条件下进行长波长 激光退火处理。
据此，在半导体衬底1的区域An形成nMIS,在区域Ap形成pMIS。 n+型半导体区域14和n-型半导体区域11能作为nMIS的源极或漏极 起作用。此外，p+型半导体区域15和p-型半导体区域12能作为pMIS 的源极或漏极起作用。n-、 p-型半导体区域ll、 12作为源极或漏极的 外延起作用。
这样，通过对半导体衬底1的主面(的预定区域)照射长波长激 光，能将退火对象区域加热到预定的退火温度。在本实施方式l中， 对用于杂质的激活的退火处理使用长波长激光，由此与灯退火那样的 RTA相比，能利用更高的温度、在更短的时间中升降温，高温、短时 间的退火成为可能。据此，激活的杂质扩散层(n-、 p-型半导体区域 11、 12和n+、 p+型半导体区域14、 15)的低电阻化成为可能，能抑 制导入的杂质的扩散，能使杂质扩散层(n-、 p-型半导体区11、 12和 n+、 p+型半导体区14、 15,特别是n-、 p-型半导体区11、 12)的结 深度变浅，即能形成浅的结(极浅结)。因此，有利于半导体器件的 小型化、高集成化。
在本实施方式1的图7中，列举每个nMIS、 pMIS的选择性，但 是也能利用同样的方法，只对源极和漏极或只对多晶硅栅极进行选择 退火。
接着，如图8所示，通过众所周知的制造方法，形成向栅极电极8、 9、以及源极和漏极(n+型半导体区域14、 p+型半导体区域15) 上的选择性镍硅化物膜NiSi膜。接着，进行布线层间绝缘膜18的淀 积和平坦化研磨。接着，实施包括源极电极和漏极电极的布线步骤，
制造半导体器件。
但与本实施方式1不同，也考虑对退火处理使用受激准分子激光 (例如波长308nm )那样的短波长激光。在受激准分子激光的情况下， 受激准分子激光的波长的光对于氧化膜具有透过性，所以有可能产生 如下等问题(1 )溶解元件分离区域之下的硅区域；(2)由多晶硅等 半导体材料构成的栅极电解也溶解；(3)产生对图案(例如，栅极电 极的图案)的疏密差、基底材料(例如，Si衬底、氧化硅膜)的依存 性。由于这些问题，难以用受激准分子激光那样的短波长激光激活为 了形成源极和漏极而向半导体衬底导入的杂质。
为了避免这些问题，在日本特开平10-11674号公报(专利文献3) 中记载有利用氧化硅膜的膜厚进行受激准分子激光能量的吸收控制 的技术。此外，在日本特开2001-168341号公报(专利文献4)中记 载有在SiOxNY膜中，根据Ox和Ny的比率及其膜厚，进行受激准分 子激光能量的吸收控制的技术。可是，由于原来对Si的吸收效率过 高、对膜厚的反射率的变动最大仅20%等理由，几乎没有工艺容限和 再现性，在这些技术中，现实是难以仅对半导体衬底内的特定部分有 选择地作用热负荷而进行退火。
在图9示出使用C02气体激光作为长波长激光时的Si村底上淀积 的膜构造的膜厚和反射率的关系。这里，表示淀积的膜的复数折射率 n+ik的n为1.46时的k依存性。
将薄膜层叠化和多重反射引起的反射率反射电场Er考虑为(与空 气的界面的反射光)+(与衬底的界面的反射光透过与空气的界面的 光)+ (在衬底的反射光在与空气的界面被反射，在衬底反射并透过 与空气的界面的光)+ ，在图10那样的设定中，反射率反射电场 Er、反射率r变为如下。
Er=Eo(ro+riexp(i2φ))}/{l+r1roexp(i2φ))}r=Er/E0={r。+r1exp(i2Φ)}/{l+r1r0exp(i2Φ)}
这里，Φ是薄膜中的通过时的光相位变化，Φ=2rr (n+ik) d/λ。
如从图9可知，根据反射率调整膜的膜厚，k=l时，反射率从10% 左右至30%左右进行变动，1^=3时，反射率从10%左右至70%左右进 行变动。这样，在激光的波长中，在复数成分k为1以上的值的膜中， 因膜厚而成为最大差70%。与对于SiOxNy膜的基于受激准分子激光 的已提出的申请(最大20%的变动)相比，反射率变动更大。利用该 反射率的变动，例如在具有第 一 区域和第二区域的半导体衬底上分别 形成反射率极小和极大的膜厚的反射率调整膜，对半导体衬底照射激 光而进行退火处理时，与反射率极大的第二区域相比，在反射率极小 的第一区域中，能高效进行退火。即可知通过使用对于激光的照射随 着膜厚变薄而反射率减小的反射率调整膜(k为1以上)，与通常的 Si02膜(k为0.1以下)相比，能更有效地表现出退火的选择性。
因此，如果在需要加热的区域上控制反射率调整膜的膜厚，以实 现极小反射率，则光透过率就增大，该区域中的加热温度上升。而如 果在实质上不需要加热的区域上控制反射率调整膜的膜厚，以实现极 大反射率，则光透过率就减少，该区域中的加热温度下降。在图9的 条件下，反射率调整膜的膜厚在需要加热的区域上为50nm,在实质 上不需要加热的区域上为Onm (没有)。
这样，反射率调整膜是对于预定波长的光的照射，随着膜厚变薄 而反射率减小的膜。
可是，使用3nm以上的波长作为长波长激光时，对于今日半导 体业界中广泛使用的Al、 W、 Ti、 Ni等众所周知的金属膜，复数折射 率n+ik中的复数成分k变为3以上的值，在50nm以上的膜厚中，该 反射率变为接近100%。即这些膜是最简单的反射率调整膜。
图11表示在半导体衬底1的离子注入层(石圭、5keV、 2 x 10(15)cm-2) 上层叠10nm左右的Si02膜作为表面保护膜16，层叠钨(W)作为反 射率调整膜17时，对半导体衬底1照射长波长激光20的W膜厚依 存性，纵轴表示离子注入层的表面电阻(激活率)，横轴表示反射率调整膜17的厚度。这里，作为长波长激光，使用C02气体激光、1300 °C、 800jus的激光条件。
如图ll所示，随着反射率调整膜17的膜厚变厚，表面电阻升高， 当层叠50nm以上的膜厚时，表面电阻就变为4kQ/sp左右、在高电 阻饱和的状态。即可知离子注入层不被加热，不进行退火。对于长波 长激光20，反射率调整膜17变厚，由此反射率增大，表面电阻饱和， 所以当层叠50nm以上的反射率调整膜17时，反射率就几乎变为 100%。换言之，对于长波长激光20的照射，随着反射率调整膜17 的膜厚变薄，反射率减小。
图12表示在图11的半导体衬底1的离子注入层(硼、5keV、 2 x 1015cm—2)上没有反射率调整膜17时(膜厚为0nm),对半导体衬 底1上照射长波长激光20的表面电阻的温度依存性，纵轴表示退火 温度，横轴表示离子注入层的表面电阻(激活率)。这里，作为长波 长激光，使用C02气体激光、800us的激光条件。
如图12所示，随着退火温度下降，表面电阻降低。即可知因为 没有反射率调整膜17，所以长波长激光20到达离子注入层，根据退火温度，表面电阻变化。
因此，根据图11和图12，当反射率调整膜17的膜厚层叠50nm 以上，表面电阻为4kQ/sq不变化，即几乎被反射率调整膜17百分之 百反射，长波长激光20的透过光不到达离子注入层。
在本实施方式l中，说明了按各nMIS、 pMIS实施不同的退火条 件的例子，但是也可进行以下那样的退火处理。如图7所示，nMIS 形成区域An的反射率调整膜17保持Onm， pMIS形成区域Ap的反 射率调整膜17薄到20nm左右，在nMIS形成区域An,进行1350°C、 800|as的长波长激光退火处理。这时，在pMIS形成区域Ap上的反 射率调整膜17中，激光减少，该区域Ap中的有效的加热温度下降为 1250°C、 800jas。这样一来，就能不反复进行表面保护膜16和反射 率调整膜17的成膜和除去地有效地在半导体衬底内改变退火条件。
此外，在本申请的发明中，也可以使激光从衬底法线方向倾斜入 射。可是，当复数折射率n+ik的n、 k小时，没有效果。图13表示 作为一个例子，对由Si构成的半导体衬底1上的Si02膜(n-1.46, k 为0.1以下)照射作为长波长激光的C02气体激光时的膜厚和反射率的 关系。这样从衬底法线方向入射时，反射率变为最大，能容易观察到 基于膜厚的周期性，即本发明的效果变得最大。
与本实方式1不同，也考虑在离子注入后的退火处理中使用灯加 热(灯退火)。灯退火中通常使用的鴒囟素灯的波长的光在目前的半 导体的区域中能吸收，所以难以如本申请那样仅在芯片内的特定部分 有选择地作用热负荷而进行退火。
与此相对应，在本实施方式l中，在离子注入后的退火处理中使 用长波长激光退火处理。作为激光方式的退火处理的激光退火能够通 过照射激光而使温度局部上升，利用激光的聚焦性，所以能瞬间使被 限制的区域升温。因此，激光退火与灯加热方式相比，能缩短退火时 间(加热时间、激光照射时间)。能缩短退火时间，因此能抑制或防 止导入的杂质在退火中扩散。因此，能使形成的杂质扩散层的结深度 变浅。此外，因为是激光方式，所以容易控制激光的短时间的照射， 即使激光的照射时间短，也能使退火温度的偏差比较小。
图14是表示硅的吸收系数的波长依存性的曲线图。此外，图15 是本4i吸收(Intrinsic absorption)的i兌明图，图16是自由载流子吸 收(Free carrier absorption )的说明图。图14的曲线图的冲黄轴与入射 光的波长对应，图14的曲线图的纵轴与Si的吸收系数(Absorption coefficients)对应。此外，图14的曲线图，在改变Si中的杂质浓度 的情况下，关于杂质浓度p为1017/cm3、 1018/，3和1019/cm3W 3种情 况，示出导入杂质的硅的吸收系数的入射光波长依存性。
从图14的曲线图可知，在入射光的波长比较短的区域中，产生 图15那样的本征吸收，入射光的波长短的一方，吸收系数变高，Si 容易被加热，当入射光变长时，吸收系数变低，处于Si难以被加热 的倾向。而在入射光的波长比较长的区域中，产生图15那样的自由 电子吸收，入射光的波长短的一方，吸收系数变低，Si难以被加热，当入射光变长时，吸收系数变高，处于Si容易被加热的倾向。此外， 从图14的曲线图可知，基于本征吸收的吸收系数(相当于入射光波
长比较短的区域的吸收系数)不依存于Si中的杂质浓度，但是基于自由电子吸收的吸收系数(相当于入射光波长比较长的区域的吸收系
数)依存于Si中的杂质浓度，存在杂质浓度越高，吸收系数变得越大的倾向。
在本实施方式l中，在离子注入后的退火处理中，使用由于自由 电子吸收而吸收系数变得比较高的区域的波长、即长波长的激光。使用的激光的波长希望是3iam以上，更希望是5iam以上，最希望是8 Mm以上。例如，可使用C02气体激光(波长10.6|am)进行退火处理。通过使用长波长的激光，能消除使用受激准分子激光那样的短波 长激光时产生的问题。此外，激光的波长希望是3pm以上，更希望 是5um以上，最希望是8jum以上，从而能够容易产生自由电子吸 收，使吸收系数较高，能缩短退火时间(激光照射时间)。此外，也能提高退火温度。
这样,通过在离子注入后的退火处理中使用长波长激光退火,灯加热方式相比，能利用更高的温度在更短的时间中升降温。因为能 缩短退火时间，所以能防止或抑制导入的杂质在退火中扩散。因此， 能够使形成的杂质扩散层的结深较浅，利于半导体器件的小型化、高 集成化。基于长波长激光退火的退火时间希望是100msec以下，更希 望是10msec以下，最希望是lmsec以下，据此，能更可靠地防止或 抑制导入的杂质在退火中扩散。此外，能提高退火温度，所以能提高 对Si中导入的杂质的固溶度(固溶限)，能降低退火处理(激活杂质) 后的杂质扩散层的电阻(电阻率)。长波长激光退火的退火温度希望 是100(TC以上，更希望是1100。C以上，最希望是1200。C以上，据此， 能更可靠地降低退火处理(激活杂质)后的杂质扩散层的电阻(电阻率)。
(实施方式2)
在上述的实施方式1中，对栅极绝缘膜7应用氧化硅膜的情况进行了说明，但是在本实施方式2中，说明对栅极绝缘膜7应用high-k 膜的情况。在形成栅极绝缘膜7的制造步骤之前与上述的实施方式1 相同，所以这里省略其说明，对此后的制造步骤进行说明。
如图1所示，在p型阱3和n型阱5的表面，通过溅射法或CVD 法等方法，作为栅绝缘膜7，将层叠栅绝缘膜HfSi02/Hf02膜(high-k 膜)各自形成0.5nm/3nm左右的厚度。HfSi02膜的组成比例如为 Si/(Si+Hf)=10~50原子％。
接着，如图2所示，通过溅射法或CVD法等方法，作为4册极电 极8、 9，形成由Al、 W、 Ti或它们的氮化物构成的金属膜。该膜厚 例如为50 200nm。接着，将该金属栅极材料层图形化为预定的栅极 电极形状。在上述实施方式1中，栅极电极8、 9由导电性的多晶硅 膜构成。
接着，如图3所示，与上述的实施方式l同样，对p型阱3的栅 极电极8的两侧的区域离子注入(离子打入)砷(As)等n型杂质， 形成(一对)n-型半导体区域(杂质扩散层、源极和漏极的外延)ll。 此外，通过离子注入(离子打入)硼(B)元素等p型杂质，与n-型 半导体区域11同样地形成p-型半导体区域12。
接着，如图4所示，与上述实施方式1同样，在栅极电极8、 9 的侧壁上形成例如由氧化硅膜、氮化硅或它们的层叠膜等绝缘膜构成 的侧壁13 (侧壁间隔物、侧壁绝缘膜)。
接着，如图5所示，与上述实施方式l同样，在p型阱3的栅极 电极8的两侧和侧壁13的两侧的区域离子注入(离子打入)砷(As) 等n型杂质，形成(一对)n+型半导体区域(杂质扩散层、源极和漏 极)14。此外，通过离子注入(离子打入)硼元素(B)等p型杂质， 与n+型半导体区域14同样地形成(一对)p+型半导体区域15。
这样，能够使用众所周知的光刻技术，关于全部的离子注入步骤， 使n型和p型的导电类型相反，形成p沟道类型的MISFET而CMIS。
为了能激活通过离子注入对n-、 p-型半导体区域ll、 12和n+、 p+型半导体区域14、 15导入的杂质，在1350。C、 800jas的条件下进
行长波长激光退火处理。长波长激光退火处理是使用长波长的激光
(laser)的退火处理(热处理)，使用的激光(激光器的光)的波长 希望为3pm以上，更希望是5pm以上，最希望是8iam以上。例 如，可使用C02气体激光(波长10.6 jam)进行退火处理。
这里，使用由A1、 W、 Ti或它们的氮化物构成的金属栅极电极, 但是在本实施方式2中，这些作为反射率调整膜起作用。当不加热栅 极电极8、 9时，能自对准地仅对反射率n-、 p-型半导体区域ll、 12 和n+、 p+型半导体区域14、 15进行退火，能激活向该区域中导入的 杂质。
栅极绝缘膜7的high-k膜如众所周知的那样，耐热性不好，所以 基于灯退火等现有技术的用于形成极浅结并且低电阻的源极和漏极 的高温退火的温度被限制在IOOO"C以下。在本实施方式2中，不加热 栅极电极8、 9,因此也不直接加热在其下形成的由high-k膜构成的 栅极绝缘膜7，即使用以往以上的温度激活源极和漏极，也能形成由 稳定的high-k膜构成的栅极绝缘膜7。
进一步，与上述实施方式1同样进行以下的步骤，这里，省略该 说明。
(实施方式3)
在上述实施方式1中，对在杂质激活的步骤中应用本发明中的退 火处理的情况进行了说明，但是在本发明的实施方式3中，对在硅化 物步骤中应用的情况进行说明。
图17和图18是本实施方式3的半导体器件的制造步骤中的要部 剖视图。到图7为止的制造步骤与上述实施方式1相同，所以这里省 略其说明，对此后的制造步骤进行说明。
如图17所示，使用众所周知的溅射法等，在具有nMIS形成区域 An和pMIS形成区域Ap的半导体衬底1上形成30 40nm左右的镍 (Ni)膜21。这里，在本实施方式3中，该镍膜21作为反射率调整 膜起作用。
接着，用将光致抗蚀剂膜作为掩模的干蚀刻或湿蚀刻，除去nMIS形成区域An的镍膜21的一部分，在nMIS形成区域An上保留镍膜 21。据此，使镍膜21的膜厚在nMIS形成区域An、 pMIS形成区域 Ap中不同。在图17中，只减薄nMIS形成区域An的镍膜21,膜厚 在nMIS形成区域An上为10~20nm左右，在pMIS形成区域Ap上为 30 40nm左右。
接着，作为耐氧化膜，溅射形成10nm左右的TiN膜后，使之进 行硅化反应，在IOO(TC、 800ys的条件下进行长波长激光退火处理。 在图17中，除了激光20，还示出作为入射光的激光20被反射率调整 膜17反射的反射光20b、 20c。
(热处理)，使用的激光(激光器的光)的波长希望是3Mm以上，更 希望是5Mm以上，最希望是8jum以上。例如，可使用C02气体激 光(波长10.6|am)而进行退火处理。然后，用众所周知的湿蚀刻除 去未反应的镍膜21、 TiN膜，如图18所示，形成NiSi膜22、 23。
在这样的退火处理中，在镍膜21较厚的pMIS形成区域Ap上， 激光的透过率减少，该区域Ap的有效的加热温度下降为80(TC、 800 ps。因此，产生Ni反应量的不同，能根据nMIS、 pMIS改变如图18 所示那样被硅化的膜、即NiSi膜22、 23的膜厚。nMIS的NiSi膜22 的膜厚为20 30nm左右，但是pMIS的NiSi膜23的膜厚为10 20nm 左右。
此外，通过退火时间的最优化，不仅能改变膜厚，还能根据nMIS、 pMIS改变镍硅化物的相，例如单硅化物(NiSi)、 二硅化物(NiSi2)。
进一步，与上述实施方式l同样地进行布线层间绝缘膜的淀积以 后的步骤，这里省略该说明。
(实施方式4)在上述实施方式1中，对在CMIS的半导体区(杂质扩散层)应 用本发明中的退火处理的情况进行了说明，但是在本实施方式4中，对在半导体芯片的预定区域应用的情况进行说明。
如图19所示，在半导体晶片1W的状态下经过各种步骤后，切出的半导体芯片(半导体衬底)1C具有主要形成SRAM的区域A1、主 要形成闪存和电阻的区域A2、主要形成外围电路的区域A3、主要形 成双;敗晶体管和DRAM的区域A4。
首先，在区域A2 A4中，用众所周知的步骤形成闪存、电阻、外 围电路、双极晶体管、DRAM。
接着在区域A1中，进行到用于形成构成SRAM的高速CMIS的 源极和漏极的离子打入步骤。例如，是到在上述实施方式1中参照图 5说明的步骤。
接着，在具有区域Al 区域A4的半导体芯片1C整个面上形成表 面保护膜、反射率调整膜，通过光刻技术和蚀刻技术除形成SRAM(高 速CMIS)的区域A1夕卜，保留表面保护膜、反射率调整膜，利用长 波长激光退火对区域Al进行退火处理。
接着，全面除去表面保护膜、反射率调整膜，进行后续的步骤， 在半导体芯片1C上形成SRAM、闪存、电阻、外围电路、双极晶体 管、DRAM,从而形成LSI (半导体器件)。
也可以对在l枚半导体芯片1C上混装了 MISFET存储器(SRAM、 DRAM、闪存)、外围I/O电路、双极电路等的LSI应用本发明中的 退火处理。这时，仅在希望形成极浅结并且低电阻的扩展层的区域有 选择地除去上述的表面保护膜、反射率调整膜，进行激光退火，从而 不使其他区域中形成的元件的特性恶化，能形成具有极浅结并且低电 阻的扩展层的MISFET。
以往，在混装了 CMIS电路和双极电路的所谓的Bi-CMISLSI中， 为了防止形成CMIS的源极和漏极时的热负荷引起的双极晶体管的恶 化，在形成CMIS以后，形成双极晶体管。可是，通过应用本发明， 能降低形成CMIS的源极和漏极时的热负荷，所以也能在形成双极晶 体管以后形成CMIS,工艺设计的自由度提高。
此外，在混装了 DRAM存储单元和CMIS逻辑电路时，为了防止 形成CMIS的源极和漏极时的热负荷引起的DRAM存储单元的恶化， 在形成CMIS以后，形成了DRAM存储单元。这时，DRAM存储单
元的步骤数量多，所以存在先形成的CMIS的特性由于DRAM的制 造工艺中包括的多个热处理而逐渐恶化这样的问题。可是，通过应用 本发明，能在形成DRAM存储单元后形成CMIS,所以能防止CMIS 的特性恶化。此外，能降低形成CMIS的源极和漏极时的热负荷，所 以，即使在形成DRAM存储单元后形成CMIS，也能防止DRAM存 储单元的恶化。
(实施方式5 )
在上述的实施方式1中，对作为半导体衬底在Si衬底的预定区域 应用本发明中的退火处理的情况进行了说明，但是，在本发明实施方 式5中，对在SiC衬底应用的情况进行说明。
为了控制SiC衬底的表面污染，用10 20nm左右的掩模材料覆盖， 从其上向SiC衬底进行用于控制传导性的杂质的离子注入。杂质元素 例如是N、 P、 As、 B、 Al、 Ga、 Be、 S、 V、 0、 C、 Si等元素的1 种或多种元素。如CMIS的源极和漏极那样在到达某深度之前需要一 样的杂质浓度分布时，需要进行使用了 2级以上的能量的多次离子注入。
离子注入在室温或100 1000。C的高温环境下进行。尤其在制作成为半导体器件的电流的出入口的欧姆接触时，需要基于离子注入的局 部的高浓度杂质层时，为了极力减少高浓度离子注入引起的残留缺 陷，优选高温下的离子注入。
作为掩模材料，优选在热氧化SiC表面时形成的Si02膜或用CVD 法蒸镀的Si02膜等。该掩模材料成为对于特定波长的光的照射，随着 膜厚变薄而反射率变小的反射率调整膜。
在进行了离子注入后，对SiC衬底照射具有波长3 "m以上的波 长的长波长激光。例如，使用C02气体激光(波长10.6 um)进行退 火处理，能形成离子注入层(半导体区域)。退火条件例如为1750°C、 2000 ia s，照射激光时在100 400。C的范围中加热村底。这些激光在 SiC中的激光的进入长度比KrF和XeCl激光长，所以能进行更深的 离子注入层的激活。
如图20所示，激光根据最外层(例如惰性气体气氛)、反射率调整膜和SiC衬底之间的多重反射和干涉的效果，反射率与以没有反射率调整膜(反射率50%)进行照射时比较而进行变动。因此，通过反射率调整膜的膜厚的最优化(在图20中，50nm)，能降低反射率。即能更高效地使离子注入层吸收激光，进行退火。
图21是为了在对进行了改变反射率调整膜的膜厚而改变反射率的多种离子注入的SiC衬底进行退火后，确认杂质的激活程度，而测量了光致发光i普的结果。离子注入条件是A1、 150keV、 1 x l016/cm2, 测量在YAG激光(波长266nm)激励、室温下进行。反射率减小， 由SiC衬底吸收的光越多，杂质元素引起的施主、受主对之间的复合 引起的发光强度变强。即被激活的杂质增多。
通过该技巧，能不把半导体村底表面暴露在最外层地进行退火工艺，能防止半导体衬底的表面构成元素的蒸发、来自表面的散热引起的加热效率的下降、附着物等的表面污染。
此外，也能应用于以公共的掩模材料进行离子注入和电极蒸镀的工艺、所谓的自对准工艺。
此外，能够通过使用这样的杂质激活技巧，制作基于SiC的二极晶体管、CMIS这样的各种半导体元件。
以上，根据实施方式具体说明了由本发明者实现的发明，但是本发明并不限定于上述实施方式，当然可在不脱离其主旨的范围内进行各种变更。
例如，在上述实施方式1中，对应用于4l浅结的情况进行了说明，但是也能应用于增大离子注入的加速能量的深的杂质扩散层的激活。
此外，例如在上述实施方式1中，对有选择地对CMIS的nMIS形成区域或pMIS形成区域进行退火的情况进行了说明，但也能应用于在芯片内对由CVD、 PVD、溅射法等淀积的成膜区域有选择地退火，仅改变该部分的膜质的情况。
此外，例如在上述实施方式l中，对在成为MISFET的源才及和漏极的半导体区域应用退火处理的情况进行了说明，但是也能应用于成为双极晶体管的发射极和基极的半导体区域。
本发明可广泛应用于制造半导体器件的制造业。
权利要求
1.一种半导体器件的制造方法，其特征在于，包括步骤a，在具有第一区域和第二区域的半导体衬底上形成反射率调整膜，该反射率调整膜随着膜厚变薄而对光源的光照射的反射率变小；步骤b，蚀刻上述第一区域上的上述反射率调整膜；步骤c，在上述步骤b之后，通过对上述半导体衬底照射上述光而对上述第一区域进行退火。
2. 根据权利要求1所述的半导体器件的制造方法，其特征在于 上述光源是3|am以上的长波长激光，上述反射率调整膜是金属膜。
3. 根据权利要求1所述的半导体器件的制造方法，其特征在于 上述反射率调整膜，是上述光的波长的复数折射率的复数部分具有1以上值的膜。
4. 根据权利要求1所述的半导体器件的制造方法，其特征在于 通过上述步骤c，激活注入到成为MISFET的源极和漏极的半导体区域的杂质。
5. 根据权利要求1所述的半导体器件的制造方法，其特征在于 通过上述步骤c,激活注入到成为双极晶体管的发射极和基极的半导体区域的杂质。
6. 根据权利要求1所述的半导体器件的制造方法，其特征在于 在上述步骤a之前，在上述第二区域形成双极晶体管； 在上述步骤b之后，在上述第一区域形成MISFET。
7. 根据权利要求1所述的半导体器件的制造方法，其特征在于 在上述步骤a之前，在上述第二区域形成存卞者单元； 在上述步骤b之后，在上述第一区域形成MISFET。
8. —种半导体器件的制造方法，其特征在于，包括 步骤a,在半导体村底的主面上形成high-k膜； 步骤b,在上述high-k膜上形成反射率调整膜，该反射率调整膜随着膜厚变薄而对光源的光照射的反射率变小；步骤c，将上述反射率调整膜图案化，形成由上述反射率调整膜 构成的MISFET的栅极电极；步骤d，将上述栅极电极取为掩模，离子注入杂质，从而在上述 半导体衬底的主面形成成为源极和漏极的半导体区域；步骤e,在上述步骤d之后，通过对上述半导体衬底照射上述光 而进行退火。
9. 一种半导体器件的制造方法，其特征在于，包括步骤a，在SiC衬底上形成反射率调整膜，该反射率调整膜随着膜厚变薄而对光源的光照射的反射率变小；步骤b，通过离子注入杂质而在上述SiC衬底形成半导体区域； 步骤c，在上述步骤a之后，通过对上述半导体村底照射上述光而进行退火。
全文摘要
本发明提供一种半导体器件的制造方法，使用长波长激光，有选择地对半导体衬底内的预定区域进行退火。在具有区域(An)和区域(Ap)的半导体衬底(1)上形成对于激光(20)的照射随着膜厚变薄而反射率变小的反射率调整膜(17)后，蚀刻区域(An)上的反射率调整膜(17)。接着，对半导体衬底(1)照射激光(20)，对区域(An)的n-型半导体区域(11)、n+型半导体区域(14)进行退火。同样地，在半导体衬底(1)上形成反射率调整膜(17)后，蚀刻区域(Ap)上的反射率调整膜(17)。接着，对半导体衬底(1)照射激光(20)，对区域(Ap)上的p-型半导体区域(12)、p+型半导体区域(15)进行退火。
文档编号H01L21/00GK101207011SQ20071018682
公开日2008年6月25日 申请日期2007年11月22日 优先权日2006年12月18日
发明者岛明生 申请人:株式会社瑞萨科技