专利名称：多输出电荷耦合器件的制作方法
技术领域：
本发明-
的领域，特别是，用于允许多个水平电荷耦合器件(CCD)利用像素相加以视频帧速率读出全分辨率图像或降低分辨率图像。
背景技术：
美国专利第4， 513, 313、 5，164，807、 5, 841 ， 554号以及美国专利申请公开2005/0062868描述了多输出水平电荷耦合器件(HCCD ),其向m个HCCD寄存器分配m列电荷。这样的输出结构不将电荷从Bayer滤色器样式分离成每个寄存器一个色彩。它们需要不利于良好图像质量的条紋滤色装置。它们也不允许用于提高帧速率的像素水平相加。
本发明将允许Bayer滤色器样式的使用并允许HCCD内的像素水平才曰力p。
美国专利第4， 807， 037和5， 189， 498号描述了一种多输出HCCD,其具有要求第二 HCCD具有不同于第一 HCCD的沟道掺杂水平的不良特征。额外的掺杂需要更多的加工步骤和掩模层。
本发明将不需要第二 HCCD中的额外掺杂。
美国专利第5， 216,489和6， 002, 146号描述了一种多输出HCCD,其要求两个HCCD之间的转移门具有两个以上电压级。这是需要更多元件的更复杂的HCCD时钟驱动器。HCCD内的像素水平相加也没有被公开。
本发明只需要两个时钟级，并且这两个时钟级将被用于所有的HCCD时钟。
美国专利第5， 995， 249描述了一种多输出HCCD,但是没有提供关于其构造或定时信号的信息。它也没有公开用于更快帧速率的HCCD内的像素水平相加。
美国专利第6， 78〗，628号描述了一种多输出HCCD,但是没有公开用于更快帧速率的HCCD内的像素水平相加。对于偶数和奇数列，它还需要HCCD和像素阵列之间分开的控制门。本发明不需要偶数和奇数列具有像素阵列和HCCD之间分开的控制门。
发明内容
本发明针对克服一个或多个上述问题。简要概括来说，根据本发明的一个方面，本发明在于一种图像传感器，包括覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合器件，平行于每隔一个像素滤色器重复样式取向；至少两个电荷耦合器件的输出处的电荷感应放大器；每个电荷耦合器件具有第一和第二门；CCD到CCD转移门，连接相邻的电荷耦合器件与在CCD到CCD转移门 一侧上的第 一 门以及在CCD到CCD转移门的相对側上的第二门；所有CCD到CCD转移门电连接在一起；所有第一门电连接；以及所有第二门电连接。
根据对优选实施例和所附权利要求的以下详细说明的考察并参照附图，将更清楚地理解和认识到本发明的这些和其他方面、目的、特征以及优点。
本发明的有利效应
本发明具有如下优点利用使用多个水平电荷耦合器件和不多于三或四个水平时钟驱动器的像素相加读出全分辨率图像或减少分辨率较
高帧速率图像。
图la是伪2相CCD的示意图；图lb是真2相CCD的示意图;
图2是示出具有四个CCD的本发明的第一实施例的一种实施方式的HCCD;
图3示出将两行电荷从像素阵列转移到第一实施例的HCCD中的电荷的路径；
图4示出第一实施例的HCCD中的电荷读出；图5示出图4中电荷转移的时钟驱动器时序图；图6是示出具有六个CCD的本发明的第二实施例的一种实施方式的HCCD;图7示出电荷包在时间步Tl处的位置；图8示出电荷包在时间步T2处的位置；图9示出电荷包在时间步T3处的位置；图10示出电荷包在时间步T4处的位置；图11示出电荷包在时间步T5处的位置；图12示出电荷包在时间步T6处的位置；图13示出电荷包在时间步T7处的位置；图14示出图7到12中的电荷转移的时钟驱动器时序图；图15示出图7到13中的电荷转移的时钟驱动器时序图；图16示出用于全分辨率读出的第二实施例的具有三个CCD的HCCD;图17示出用于双像素相加读出的第二实施例的具有三个CCD的HCCD;
图18示出本发明第三实施例的时间Tl处的电荷位置；图19示出本发明第三实施例的时间T2处的电荷位置；图20示出本发明第三实施例的时间T3处的电荷位置；图21示出本发明第三实施例的时间T4处的电荷位置；图22示出本发明第三实施例的时间T5处的电荷位置；图23示出本发明第三实施例的时间T6处的电荷位置；图24示出本发明笫三实施例的时间T7处的电荷位置；图25示出本发明第三实施例的时间T8处的电荷位置；图26示出本发明第三实施例的时间T9处的电荷位置；图27示出本发明第三实施例的时间T10处的电荷位置；图28示出本发明第三实施例的时间TU处的电荷位置；图29示出本发明第三实施例的时间T12处的电荷位置；图30示出本发明第三实施例的时间T13处的电荷位置；图31示出本发明第三实施例的时间T14处的电荷位置；图32示出本发明第三实施例的时间T15处的电荷位置；图33示出本发明第三实施例的时间T16处的电荷位置；图34示出本发明第三实施例的时间T17处的电荷位置；图35示出图18到34中电荷转移的时钟驱动器时序图；图36示出用于2、 3、 4、 5和2或4像素相加的第三实施例的每个CCD的门排序；而
9图37示出具有本发明的图像传感器的摄像机。
具体实施例方式
已参照优选实施例描述了本发明。然而，应当理解的是，本领域的普通技术人员可实现改变或改进而不脱离本发明的范围。
CCD移位寄存器门的定义是真2相型或伪2相型。图la和lb示出两种类型2相CCD之间的差别。每个移位寄存器门具有绝缘体10上的HI和H2门。第一导电类型(典型n型)的CCD埋沟11在第二导电类型(典型p型)的阱或衬底12上。还有控制电荷转移方向的沟道势垒离子注入13。在本发明的整个详细说明中，被认为是门的部分可以是真2相或伪2相型。
图2中示出本发明的第一实施例。它是具有色彩A、 B、 C和D的多个像素100的图像传感器。上述色彩通常是，但不限于，Bayer滤色器样式，其中A和D是绿色，B是蓝色，而C是红色。有两个以上水平电荷耦合器件(HCCD) 101、 102、 103和104。本发明不限于仅四个HCCD，四个以上的HCCD是如图2所示的实例的扩展，这对于本领域的技术人员显而易见的。由相同的两个时钟信号Hl和H2驱动每个HCCD。门Hl和H2以像素阵列的每一列上一个门而交替。每个门Hl或H2可以是真2相CCD门或伪2相CCD门。当HI和H2门以互补方式被提供时钟信号时，所有HCCD中的电荷向着每个HCCD末端的电荷感应输出放大器106、 107、108和109移位。转移门HTG在每个HCCD之间，其允许电荷在相邻的HCCD之间转移。每个HTG也是真2相CCD门或伪2相CCD门。HTG被构造成使得它能够将来自H2门的整个电荷包保持在HTG门下方。放置HTG门以接收来自HI门的电荷可作为替代等效设计。
最后一个HCCD 104的下方是通过转移门HTG连接到最后一个HCCD104的快速电荷丟弃漏极105。这允许来自像素阵列100的整行电荷被快速地丢弃到漏极，而不是通过时钟从HCCD中转移出来。
该HCCD结构的优点在于，它只需要两个高频时钟信号HI和H2,以及一个低频时钟信号HTG。图3示出电荷包如何从像素阵列100流向四个HCCD 101、 102、 103和104中的每一个。来自像素阵列100的两行电荷被分配在四个HCCD之间。色彩D从第一行转到HCCD 104而色彩C从第一行转到HCCD 103。色彩B从下一行转到HCCD 102而色彩A从下一行转到HCCD 101。注意每个HCCD仅包含一种色彩。对于每个HCCD来说包含一种色彩是有利的，因为可为每种色彩有差别地调节输出放大器电子增益。而且，在H和H2的每个时钟周期上，在输出放大器106、107、 108和109同时采样一整个2 x 2像素核。
一旦已将两行电荷转移到它们各自的HCCD中，Hl和H2时钟随后以互补方式产生高频时钟，以便向着输出放大器106、 107、 108和109移动电荷，如图4所示。图5中示出转移电荷的时序图。V1和V2时钟线是用于两相像素阵列垂直CCD时序的。本发明不限于两相VCCD;可使用三或更多相VCCD。还可使用采用隔行读出或电荷相加的VCCD。
在图5的时间Tl处，将第一行电荷从像素阵列100转移到HCCD 101和102中。T1和T2之间的时间对应于图3,其中将第一行电荷从HCCD 101和102向下移动到HCCD 103和104中。在时间T2处，将第二行电荷从像素阵列IOO转移到HCCD 101和102中。现在四个HCCD装满电荷，并且在时间T3处，HCCD开始对应于图4向着输出放大器通过时钟转移电荷。
本发明的第二实施例适合于以更快的读出模式操作HCCD。现在需要数码摄像机来拍摄高分辨率单拍照片和30帧/秒的较低分辨率视频。该第二实施例示出可如何改进第一实施例，以便在HCCD中将两个像素水平相加以使得每个HCCD的读出速率加倍。
图6示出本发明的第二实施例。每个HCCD 201、 202、 203、 204、205和206具有四个控制门1A、 2A、 1B和2B,用于沿每个HCCD向着电荷感应输出放大器208、 209、 210、 211、 212和213移动电荷。示出了具有控制HCCD之间电荷转移的转移门TG和TG1的六个HCCD。 TG1转移门只在区域220中位于HCCD 201和202之间。剩下的TG转移门全部电连接在一起，并位于区域221、 222、 223和224中。还有在区域225中电连接到TG的一个门，用于向快速电荷丢弃漏极207转移电荷。如果图6中的门1A和1B、门2A和2B以及门TG1和TG分别连接在一起，本发明的第二实施例在功能上等效于图2中第一实施例的六输出形式。因此，当在全分辨率单拍摄影模式中时，HCCD仍然只需要两个高频时钟信号和一个低频转移门时钟信号。
现在描述第二实施例的半分辨率双速视频读出模式。处理是从图6开始，其中将第一行从像素阵列200转移到顶部两个HCCD中。色彩C
ii进入HCCD 201的IA和IB门，而色彩D经过HCCD 201的2A和2B门并 进入TG1门中。
图7中示出下一步骤。HCCD 201中1B门下的色彩电荷包C前移两 个门，而1A门下方的色彩电荷包C保持不动。这将使得两个色彩电荷 包C相加在一起。在将色彩D电荷包从TG1门转移到HCCD 202中以后， 在HCCD 202中进行相同的处理。图8示出电荷相加的结果。围绕电荷 包C和D的加倍的圆形表示它们代表两个电荷包的和。
接下来，色彩D电荷包被转移到区域221中的TG门下方并保存在 那里，而同时色彩C电荷包被转移通过TG1门和HCCD 202。由于已将色 彩D电荷包相加，区域221中有空TG门。这些空TG门被填充相加的色 彩C电荷包，如图9所示。同时，来自像素阵列200的下一行像素被转 移到HCCD 201和TG1 220中。
接下来，在HCCD 201和202中将两个色彩A和B电荷包相加在一 起，而同时将已相加的色彩C和D电荷包向着下一 TG区域222转移， 如图10所示。
在图ll中，当相加的色彩A、 B、 C和D电荷包被保持在TG门221 和222下方时，将另一行色彩C和D从像素阵列200转移到HCCD 201 和TGI 220中。
重复将相同色彩的两个电荷包相加在一起的处理，直到底部的四个 HCCD 203、 204、 205和206填充了电荷。现在这些HCCD包含四整行来 自像素阵列200的电荷。HCCD 201和202是空的。如果这些HCCD ^C读 出，可关闭放大器208和209以节约电力。通过该相加处理读出四行和 四个输出，而不是全分辨率读出模式下的仅三行和六个输出。
图14示出将四行电荷转移到HCCD中的时序。图7示出时间Tl处 电荷包所在的位置，图8示出时间T2处电荷包所在的位置，图9示出 时间T3处电荷包所在的位置，图10示出时间T4处电荷包所在的位置， 图11示出时间T5处电荷包所在的位置，而图12示出时间T6时电荷包 所在的位置。图l4中的VI和V2时钟信号只是示出以显示何时从像素 阵列200转移新一行的电荷包。VI和V2被显示为2相CCD时钟，只是 作为可使用的多种VCCD时钟中的一个实例。可使用3相、4相或更多 VCCD时钟。VCCD还可以是多场隔行读出，或具有垂直像素相加能力。
本发明的第二实施例不限于仅四行同步读出。图13示出像素相加的又一步骤将第5行电荷放到HCCD 202中。现在只有HCCD 201是空的。可以全分辨率读出三行电荷所花费的相同的时间，以l/2的分辨率从HCCD中读出五行电荷。图15示出以1/2的分辨率读出五行电荷的时序图。时间步T7对应于图13。
第二实施例有多种具有不同数量HCCD寄存器的等效改变形式。例如， 一种改变形式可以是具有三个HCCD移位寄存器，如图16所示。快速电荷丢弃漏极307被用于为了子窗口模式(sub-windowing mode)或为了清除过剩电荷的VCCD而快速丢弃整行电荷。为了全分辨率读出，前两个HCCD 301和302将被用于从像素阵列300 —次读出一行。为了全分辨读出，只对放大器308和309供电。在半分辨率双倍速读出模式中，将从HCCD 302和303读出双倍相加的电荷包，如图17所示。在半分辨率双倍速读出模式中将只对放大器309和310供电。HCCD寄存器302和303包含两行电荷，以将每个HCCD的电荷读出量加倍。
如果在图16中寄存器301和302中的电荷包被向下移动到寄存器302和303并随后从放大器309和310中读出，可从图像传感器中完全省去放大器308。使用三个HCCD寄存器的该实例示出本发明的HCCD结构不限于仅偶数个HCCD寄存器。
本发明的第三实施例示出可如何将相同色彩的三个水平像素在HCCD内相加在一起。这是为以视频帧速率读出1/3分辨率图像作准备的。
图18示出第三实施例，它是具有色彩A、 B、 C和D的多个像素400的图像传感器。这些色彩通常是，但不限于，Bayer滤色器样式，其中A和D是绿色，B是蓝色，而C是红色。它也可以是单色器件，其中A、B、 C和D全都是相同的色彩或无色(全色)。有四个HCCD移位寄存器401、 402、 403和404,分别具有电荷感应输出放大器408、 409、 410和411。前两个HCCD移位寄存器401和402具有三个门Hl、 H2和H3。H1和H2门交替，每第六个门是H3门。所有标记Hl的门连接在一起。所有标记H2的门连接在一起。所有标记H3的门连接在一起。该实例中的另外两个HCCD移位寄存器403和404只具有Hl和H2门。 一种等效改变形式可以是HCCD移位寄存器403和404的每第六个门是H3门，和HCCD 401和402 —样。
区域415中的转移门TG1在HCCD401和402之间，用于从HCCD401
13向HCCD 402转移电荷。TG1门能够保持和H1、 H2和H3门相同量的电荷。区域416、 417和418中的TG门控制剩下的HCCD移位寄存器和快速电荷丢弃漏极407之间的电荷转移。
现在描述电荷相加处理。从图18到图34的每一个图都具有与图35上的时间标签对应的从T1到T17的时间标记。在图18中的时间Tl处，第一行色彩A和B ^皮转移到HCCD 401和转移门TG1区域415中。在图19中，将色彩B电荷从TG1区域415转移到HCCD 402,而色彩A电荷保留在HCCD 401中。接下来，在图20中，H1和H2门被提供时钟，而同时H3门被保持在高电荷保持状态。这具有使得两个电荷包追上保持在H3门下方的电荷包并与之相加的效应。图21中示出该结果。代表三个电荷包相加的三重同心圆现在表示每个电荷包的位置。相加的电荷包现在被转移到TG和TG1转移门中，如图22所示。接下来，只有TG1转移门下方的电荷被转移到HCCD 402中，而同时TG转移门中的电荷不移动。这允许在图23中色彩A电荷包追上色彩B电荷包。接下来，在图24中，包含色彩C和D的第二行电荷;故转移到HCCD401和TG1区域415中，而同时之前相加的电荷行被保持在转移门TG区域416下。在H3门下方保持一个电荷包，通过允许下两个电荷包在第一个电荷包之上相加来将第二行电荷相加。在图25中，Hl和H2门通过时钟向前转移电荷，而同时保持H3门下的电荷不动。在图26中，相加的色彩D电荷包被转移到空TG区域416中，并且色彩C电荷包被转移到TG1区域415中。在图27和图28中，电荷包被转移到下一行TG区域416和417中。TG区域"7中整组的相加的电荷包在那里等待，而同时下一整组的相加的电荷包在TG区域416中累加。在图29中，第三行电荷色彩A和B已被转移到HCCD 401和TG1区域415中。通过保持H3门下方的一个电荷包而同时给H1和H2门提供时钟信号以累加相同色彩的三个电荷包的和，在图30中将笫三行电荷相加。在图31中，相加的色彩B电荷包被转移到TG区域"6中，并且相加的色彩A电荷包被转移到TG1区域415中。在图32中，将相加的色彩A电荷包转移通过HCCD 402并进入TG区域416中，以形成完整的一组相加的电荷包。在图33中，全部的相加的电荷包被转移到HCCD 403和HCCD 404中。
最后，在图34中，HCCD 403和HCCD 404仅在两个HCCD移位寄存器中包含三行的相加的电荷。在该电荷相加视频模式中关掉放大器408和409以节约电力。当HCCD中的该3像素相加处理还与垂直CCD移位 寄存器中的3像素行相加结合时，获得分辨率正好九倍那么小的高质量 视频图像。
至此已在将三个像素相加在一起的上下文中描述了第三实施例。很 容易从两个像素扩展到任意数量的像素相加。例如，假设期望将n个像 素相加在一起。HCCD移位寄存器将由交替的Hl和H2门构成，其中由 H3门代替每第2n个门。如果期望将两个像素相加在一起，则每第四个 门将是H3门。在图18所示的HCCD中，设置为将三个像素相加，因此 每2 x 3或第六个门是H3门。为了将五个像素相加，每第10个门将是 H3门。像素相加的组合也是可能的。为了得到可将两个或四个像素相加 的一组HCCD寄存器，每第4个和第8个门将是可独立控制的H3门。
在图36中示出为了2、 3、 4、 5和2或4像素相加，第一HCCD401 中Hl、 H2和H3门的排序。
图37示出使用了采用本发明实施例之一的图像传感器600的摄像 机610。这样的摄像机将使用描述的多输出HCCD移位寄存器来拍摄全分 辨率照片，以便与仅有一个输出的图像传感器相比有更快的拍照速度。 它还能够将模式改变为用于动态图像录制的具有至少30帧/秒的帧速率 的较低分辨率。该较低分辨率模式还可被用于图像预览、自动曝光和自 动聚焦。本发明提供一种方法，其提供足够多的HCCD移位寄存器来以 全分辨率和30帧/秒读取百万像素(很容易超过5百万像素)图像传感 器。
已在例如Bayer滤色器样式的2 x 2彩色像素样式的上下文中描述 了本发明。其不限于仅2x2彩色样式。本发明也可被应用于具有在每 一侧上大于两个像素的单位单元的彩色样式。部件清单 10绝缘体
11 CCD埋沟 12衬底
13沟道势垒离子注入
100多个像素或像素阵列
101水平电荷耦合器件(HCCD) /移位寄存器
102水平电荷耦合器件(HCCD) /移位寄存器
103水平电荷耦合器件(HCCD) /移位寄存器
104水平电荷耦合器件(HCCD) /移位寄存器
105快速电荷丢弃漏^L
106电荷感应输出放大器
107电荷感应输出放大器
108电荷感应输出放大器
109电荷感应输出放大器
200像素阵列
201水平电荷耦合器件(HCCD) /移位寄存器 202水平电荷耦合器件(HCCD) /移位寄存器 203水平电荷耦合器件(HCCD) /移位寄存器 204水平电荷耦合器件(HCCD) /移位寄存器 205水平电荷耦合器件(HCCD) /移位寄存器 206水平电荷耦合器件(HCCD) /移位寄存器 207快速电荷丟弃漏极 208电荷感应输出放大器 209电荷感应输出放大器 210电荷感应输出放大器 211电荷感应输出放大器 212电荷感应输出放大器 213电荷感应输出放大器 220区域 221区域 222区域200780022 3区域 224区域 225区域 300像素阵列
301水平电荷耦合器件(HCCD) /移位寄存器 302水平电荷耦合器件(HCCD) /移位寄存器 303水平电荷耦合器件(HCCD) /移位寄存器 307快速电荷丢弃漏极 308放大器 309放大器 310放大器
400多个像素/像素阵列
401水平电荷耦合器件(HCCD) /移位寄存器
402水平电荷耦合器件(HCCD) /移位寄存器
403水平电荷耦合器件(HCCD) /移位寄存器
404水平电荷耦合器件(HCCD) /移位寄存器
407快速电荷丟弃漏极
408电荷感应输出放大器
409电荷感应输出放大器
410电荷感应输出放大器
411电荷感应输出放大器
415区域
416区域
417区域
418区域
600图像传感器
610摄像机
权利要求
1. 一种图像传感器，包括覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合器件，平行于每隔一个像素滤色器重复样式取向；至少两个电荷耦合器件的输出处的电荷感应放大器；每个电荷耦合器件具有第一和第二门；CCD到CCD转移门，连接相邻的电荷耦合器件与在CCD到CCD转移门一侧的第一门以及在CCD到CCD转移门的相对侧的第二门；所有CCD到CCD转移门电连接在一起；所有第一门电连接；以及所有第二门电连接。
2. 如权利要求1所迷的图像传感器，还包括由漏极到CCD转移门 连接到距离所述多个像素最远的电荷耦合器件的电荷漏极，并且漏极到 CCD转移门电连接于CCD到CCD转移门。
3. 如权利要求1所述的图像传感器，其中滤色器样式是2x2像素 Bayer滤色器样式，该滤色器样式具有两个绿色像素、 一个红色像素、 和一个蓝色像素。
4. 一种图像传感器，包括覆盖有至少两种色彩的滤色器样式的多个像素，所迷滤色器样式在 一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合 器件，平行于每隔一个像素滤色器重复样式取向；至少两个电荷耦合器 件的输出处的电荷感应放大器；每个电荷耦合器件按顺序具有第一门、 第二门、第三门和第四门；CCD到CCD转移门，连接相邻的电荷耦合器 件与在CCD到CCD转移门 一侧的第 一 门或第三门以及在转移门相对侧的 第二门或第四门；所有CCD到CCD转移门电连接在一起；所有第一门电 连接；所有第二门电连接；所有第三门电连接；以及所有第四门电连接。
5. 如权利要求3所述的图像传感器，还包括由漏极到CCD转移门 连接到距离所述多个像素最远的电荷耦合器件的电荷漏极，并且漏极到 CCD转移门电连接于CCD到CCD转移门。
6. 如权利要求4所迷的图像传感器，其中滤色器样式是2x2像素 Bayer滤色器样式，该滤色器样式具有两个绿色像素、 一个红色像素、 和一个蓝色像素。
7. —种操作图像传感器的方法，该方法包括步骤提供覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在一个方向上在每隔一个像素上具有相同的色彩；提供三个或更多个电荷耦合器件，平行于每隔一个像素滤色器重复 样式取向；提供至少两个电荷耦合器件的输出处的电荷感应放大器；每个电荷 耦合器件按相继的顺序具有第一门、第二门、第三门和第四门；提供CCD到CCD转移门，连接相邻的电荷耦合器件与在CCD到CCD 转移门 一侧的第 一 门或第三门以及分别在CCD到CCD转移门相对侧的第 二门或第四门；以及提供所有CCD到CCD转移门电连接在一起；所有第一门电连接；所 有第二门电连接；所有第三门电连接；所有第四门电连接；在第一;f莫式 中操作，其中从至少两个电荷耦合器件中读出所有的所述多个像素，而 不将像素相加在一起，并且需要两个电荷耦合器件来保持每行电荷；以 及在第二模式中操作，其中在一个或多个电荷耦合器件内将相同色彩的 两个相继像素相加在一起，使得只需要一个电荷耦合器件来保持来自所 述多个像素的每一行电荷。
8, —种图像传感器，包括覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在 一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合 器件，平行于每隔一个像素滤色器重复样式取向；至少两个电荷耦合器 件的输出处的电荷感应放大器；每个电荷耦合器件具有交替的第一门和 第二门，除了每个2n门被第三门代替；CCD到CCD转移门，连接相邻的 电荷耦合器件与转移门 一侧的第 一 门以及在CCD到CCD转移门的相对侧 的第二门或第三门；所有CCD到CCD转移门电连接在一起；所有第一门 电连接；所有第二门电连接；以及所有第三门电连接；其中n是大于l 的整数。
9. 一种操作图像传感器的方法，提供覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在 一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合器件，平行于每隔一个像素滤色器重复样式 取向；至少两个电荷耦合器件的输出处的电荷感应放大器；每个电荷耦合器件具有交替的第一和第二门，除了每个2n门被第三门代替；CCD到CCD转移门，连接相邻的电荷耦合器件与在CCD到CCD转移门 一侧的第 一 门以及在CCD到CCD转移门的相对侧的第二门或第三门； 将所有CCD到CCD转移门电连接在一起； 电连接所有第一门； 电连接所有第二门；以及电连接所有第三门；其中在第一模式中从至少两个电荷耦合器件中 读出所有的所述多个像素，而不将像素相加在一起，并且需要两个电荷 耦合器件来保持每行电荷；其中在第二模式中在一个或多个电荷耦合器 件内将相同色彩的n个像素相加，其中需要2/n个电荷耦合器件来保持 来自所述多个像素的一行电荷，其中n为大于l的整数。
10. 如权利要求9所述的方法，其中n为2。
11. 如权利要求9所迷的方法，其中n为3。
12. 如权利要求9所述的方法，其中n为4。
13. 如权利要求9所述的方法，其中n为5。
14. 如权利要求10所述的方法，其中第三门每隔一个由第四门代 替；其中在第三模式中在一个或多个电荷耦合器件内将4个像素相加在 一起。
15. 如权利要求11所迷的方法，其中第三门每隔一个由第四门代 替；其中在第三模式中在一个或多个电荷耦合器件内将6个像素相加在 一起。
16. —种摄像机，包括 图像传感器，该图像传感器包括覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在 一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合器件，平行于每隔一个像素滤色器重复样式 取向；至少两个电荷耦合器件的输出处的电荷感应放大器； 每个电荷耦合器件具有第一和第二门；以及CCD到CCD转移门，连接相邻的电荷耦合器件与在CCD到CCD转移 门一侧的第一门以及在CCD到CCD转移门的相对侧的第二门；所有CCD 到CCD转移门电连接在一起；所有第一门电连接；以及所有第二门电连接。
17. 如权利要求16所迷的摄像机，还包括由漏极到CCD转移门连 接到距离所述多个像素最远的电荷耦合器件的电荷漏极，并且漏极到 CCD转移门电连接于CCD到CCD转移门。
18. 如权利要求16所述的摄像机，其中滤色器样式是2x2像素 Bayer滤色器样式，该滤色器样式具有两个绿色像素、 一个红色像素、 和一个蓝色像素。
19. 一种摄像机，包括 图像传感器，该图像传感器包括覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在 一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合器件，平行于每隔一个像素滤色器重复样式 取向；至少两个电荷耦合器件的输出处的电荷感应放大器； 每个电荷耦合器件按顺序具有第一门、第二门、第三门和第四门；以及CCD到CCD转移门，连接相邻的电荷耦合器件与在CCD到CCD转移 门 一侧的第 一 门或第三门以及在转移门相对侧的第二门或第四门；所有 CCD到CCD转移门电连接在一起；所有第一门电连接；所有第二门电连 接；所有第三门电连接；以及所有第四门电连接。
20. 如权利要求19所述的摄像机，还包括由漏极到CCD转移门连 接到距离所述多个像素最远的电荷耦合器件的电荷漏极，并且漏极到 CCD转移门电连接于CCD到CCD转移门。
21. 如权利要求19所述的摄像机，其中滤色器样式是2x2像素 Bayer滤色器样式，该滤色器样式具有两个绿色像素、 一个红色像素、 和一个蓝色像素。
22. —种摄像机，包括 图像传感器，该图像传感器包括覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在 一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合器件，平行于每隔一个像素滤色重复样式取向；至少两个电荷耦合器件的输出处的电荷感应放大器； 每个电荷耦合器件具有交替的第一和第二门，除了每个^门被第 三门代替；以及CCD到CCD转移门,连接相邻的电荷耦合器件与在CCD到CCD转移 门 一侧的第 一 门以及在CCD到CCD转移门的相对侧的第二门或第三门； 所有.CCD到CCD转移门电连接在一起；所有第一门电连接；所有第二门 电连接；以及所有第三门电连接；其中n是大于l的整数。
全文摘要
一种图像传感器，包括覆盖有至少两种色彩的滤色器样式的多个像素，所述滤色器样式在一个方向上在每隔一个像素上具有相同的色彩；三个或更多个电荷耦合器件，平行于每隔一个像素滤色器重复样式取向；至少两个电荷耦合器件的输出处的电荷感应放大器；每个电荷耦合器件具有第一和第二门；CCD到CCD转移门，连接相邻的电荷耦合器件与在CCD到CCD转移门一侧的第一门以及在CCD到CCD转移门的相对侧的第二门；所有CCD到CCD转移门电连接在一起；所有第一门电连接；以及所有第二门电连接。
文档编号H01L27/146GK101490846SQ200780027535
公开日2009年7月22日 申请日期2007年7月9日 优先权日2006年7月20日
发明者C·帕克斯 申请人:伊斯曼柯达公司