专利名称：包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺的制作方法
技术领域：
本发明总体涉及一种制造集成电子电路的工艺，该工艺包含要求晶圆表面的金属 层和半导体衬底之间的电压阈值的工艺(诸如ECD或孔形成)。
背景技术：
随着ULSI器件的尺寸减小和高度集成变得越来越复杂，希望用Cu来代替Al合金 用于超大规模集成(ULSI)互连。当前，双嵌入制造工艺被认为是标准的互连技术，其中采 用溅射方法(物理汽相淀积(PVD))在通孔或沟槽的内壁上先后沉积金属阻挡层和Cu种子 层，然后采用电化学沉积(ECD)方法将Cu互连嵌入进通孔或沟槽中。存在很多应用，在这些应用中需要产生晶圆表面上形成的金属层和半导体衬底之 间的电压阈值。例如，在现代VLSI器件中，可能需要将诸如MIM(金属-绝缘层-金属)电 容器之类的无源元件与有源器件或者CMOS晶体管集成起来，已知的是采用一种工艺来在 多级互连堆叠中的一金属层上形成MIM电容器，该工艺包括产生一个提供在形成于晶圆表 面上的金属层和邻近的衬底互连之间的导电路径两端的电压阈值。然而，通常还存在很多 其他操作，例如孔形成，在这些操作中要求在上部金属层和半导体衬底之间产生阈值电压， 这些操作通常与被施加了电压的晶圆表面的湿化学法相关，常规上在提供了金属层的晶圆 表面和(通常经由钨插塞的)衬底之间的多层互连结构(通常为Al或者Cu，虽然也可考虑 其他的导电材料)两端提供该电压阈值。在包括例如以此方式形成的MIM电容器的已知双嵌入结构中，在形成电容器之 后，电容器和衬底之间的互连保持在原位。然而，这种互连路径对该结构的整体功能没有任 何贡献，并且实际上充当了寄生信号的天线，这将导致该结构发生故障。
发明内容
因此，优选地提供一种制造电子集成电路的工艺，其中为了提供特殊处理步骤所 需的晶圆表面和半导体衬底之间的阈值电压，在晶圆表面和半导体衬底之间提供了互连路 径，以及其中，随后切断所述的互连路径。根据本发明，提供了一种制造电子集成电路的方法，该方法包括在衬底上提供至 少一个电介质层；形成基本金属互连线和第二互连路径，其中基本金属互连线从第一位置 起穿过所述电介质层到达所述衬底，第二互连路径从所述基本互连线起到达不同于所述第 一位置的第二位置；通过执行一种工艺步骤来生成邻近所述基本互连线的结构，该工艺步 骤包括产生跨接所述基本互连线的电压的步骤；以及经由所述第二互连线去除所述基本互 连线和所述第二互连路径之间交叉处的所述基本互连线的至少一部分，从而在所述基本互 连线中形成开路。因此，当需要通过一种工艺(该工艺需要经由基本互连线来提供的局部电压阈 值)来形成结构时，随后经由第二互连线断开所述基本互连线，以便防止否则由此可能产生的不利的性能影响。在第一示范性实施例中，集成电路包括多层互连堆叠，其中分别作为所述基本互 连线和所述第二互连路径延伸的起始位置的所述第一和第二位置在同一互连层η的上表 面上横向彼此隔开。在这种情况下，该结构优选地是通过以下方式形成的在所述基本互连 线上的所述第一位置处产生暴露区域，以及在所述堆叠的下一个互连层η+1中形成所述结 构。第二互连路径可以基本上垂直地延伸进入互连层η的电介质层中，然后基本上水平地 延伸以与所述基本互连线交叉。可选地，可在基本互连线的旁边形成该结构。通过任何适合的工艺(例如化学刻蚀或反向金属电解抛光工艺)，可以去除第二 互连线和基本互连线的交叉部分。根据以下所述的实施例，本发明的这些方面和其他方面将变得显然，并且参照以 下所述的实施例将阐明本发明的这些方面和其他方面。
现在，将参照附图并且仅仅以示例方式来描述本发明的实施例，其中图1是包括形成在金属η+1层中的MIM电容器的多层互连堆叠的示意截面图；图2是表示需要基本互连线断裂的示意截面图；图3是图示基本互连线暴露的互连堆叠的示意局部截面图；图4(a)_(b)示意地示出了在通孔平面上具有Cu阻挡界面的情况((a)，(b))和在 通孔平面上具有Cu-Cu界面的情况((c)，(d))下选择性化学去除Cu的工艺；图5示意地示出了在非选择性化学去除Cu之前提供了电介质衬里；图6至图12示意地示出了根据本发明的第一示范性实施例的制造方法的主要工 艺步骤；以及图13示出了根据本发明的第二示范性实施例的制造方法的主要工艺步骤中的一 些步骤。
具体实施例方式随着CMOS晶体管大小进入深亚微米时代，高性能、高密度IC上的晶体管数量达到 了数千万个。这么多有源元件的信号集成需要这种IC具有多达八层的高密度金属互连的 特征。过去，这种金属互连通常是由Al和线之间的二氧化硅电介质形成的，但是最近，通常 使用铜金属和低K电介质材料，这是因为铜能降低金属互连线的电阻(并且提高金属互连 线的可靠性)，而低K电介质能降低金属线之间的寄生电容。在“双嵌入”制造工艺中采用 了这些新的材料，双嵌入工艺被用于创建先进的高性能IC所需的多级、高密度金属互连。在双嵌入技术中，通过以下步骤来克服这个问题刻蚀圆柱孔，之后通过沟槽刻蚀 进入层间电介质(ILD)，然后用铜填充这两个结构，随后填充的结构被抛光(使用化学机械 抛光(CMP))至ILD表面。其结果是垂直的铜通孔连接和镶嵌的铜金属线。因此，参照图1， 典型的半导体制造工艺可包括在层10上形成一个或多个晶体管的前端工艺，随后沉积层 间电介质层12，以及形成钨(W)插塞14作为连接半导体衬底(未示出)的触点。接下来， 依次提供铜线15、第一低K ILD17、第一氮化硅阻挡层16、第二低K ILD 19、第二氮化硅阻挡层18、第三低K ILD 20和第三氮化硅层21，来产生多层堆叠。通过向晶圆涂敷光致抗蚀剂、光刻形成光致抗蚀剂图案，然后在剥离光致抗蚀剂 层之前进行刻蚀来形成沟槽22和通孔。第三氮化硅层21在第三ILD 20上提供了表面硬 掩模，从而保护ILD不受随后的光致抗蚀剂剥离工艺的影响。这是因为形成ILD的低K材 料易受剥离光致抗蚀剂的相同化学物质的影响。另外，表面硬掩模21在随后的铜抛光期间 作为CMP停止层。接下来，沉积薄的钽阻挡层，该薄的钽阻挡层作为双嵌入结构的衬里，并且作为阻 挡层来防止(接下来操作中沉积的)铜扩散进入ILD。接下来，采用PVD沉积铜种子层，通 过电镀沉积大量铜。然后，采用CMP将铜抛光回到沟槽的表面，在其上沉积薄的氮化硅阻挡 层，从而完成双嵌入结构。在图1中，图示了多级互连堆叠，其包括处于金属n+1层的MIM电容器26，其中为 了执行沉积大量金属所需的电化学沉积(ECD)工艺，需要产生金属η层和衬底之间的电压 阈值。在MIM电容器位于左侧的情况下，这是通过用参考数字28强调的互连结构提供的。然而，更具体地且如上所述，本发明的应用可更广泛地应用于任何需要与Si衬底 进行电连接以帮助产生用于特殊工艺的阈值电压的工艺，例如用于沉积Cu的ECD、在基体 内形成孔等。这些工艺通常与被施加了电压的晶圆表面上的湿化学法相关，并且与Si衬底 连接的剩余链路通过特定的互连路径可能对所得结构的性能产生不利影响。参照图2，本发明旨在通过执行了该特定工艺之后断开该路径(在30处)来克服 这个问题，现在将更详细地描述实现这个目的的示范性工艺和集成方案。为了实现与图1所示的结构有关的本发明的目的，虽然可以理解的是，根据用于 互连的金属，其它去除Cu (或金属)的工艺也适用，但是建议采用专用的化学物质或采用反 向电镀工艺来从双嵌入(或单嵌入)Cu堆叠中去除Cu。参照图3，通常为了暴露Cu结构36以便将其去除，在上部阻挡层21上沉积光致 抗蚀剂层32，对其进行光刻刻蚀，从而产生对应于Cu结构36的暴露区域34(如图3(a)所 示)。然后对暴露的区域34(图3(b))进行刻蚀以去除阻挡层2的暴露部分，从而暴露Cu 结构36的顶部，然后剥离剩余的光致抗蚀剂层(图3(c))。参照图4，已知采用保持阻挡层完整的适当且选择性的化学法来去除Cu的方法。 例如，可使用硝酸来选择性刻蚀铜。然而，其它技术对于所属领域技术人员将是熟知的。然 而，在标准的双嵌入工艺中，在通孔底部提供的阻挡层39(图4(a))能阻止Cu去除延续到 需要被去除的Cu结构36的末端(图4(b))。因此，在诸如图3(a)所示的结构36中，如果 该结构需要使用适当的和选择性的化学法(即，Cu和阻挡层之间的选择)来去除，则上部 通孔和下部沟槽之间的界面应该是Cu-Cu界面(图4(c))，即有必要采用在通孔平面上产生 Cu-Cu界面(图4(c))的金属化过程，以便去除了全部的Cu结构(图4(d))。例如，通过已 知的穿通工艺(punch through process)(借此，等离子体处理断开了穿过金属阻挡层和/ 或铜的通孔的底部)，可提供在通孔平面上的Cu-Cu界面。可选地，参照图5，如果使用在Cu 和阻挡层(例如Ta/TaN)之间不具有选择性的化学工艺来去除Cu结构36，则可在结构36 的侧壁上提供电介质衬里40 (图5 (a))，以化学地去除Cu结构36和相关的阻挡层39，而不 会使周围的ILD性能下降。在另一个实施例中，通过已知的反向电镀工艺能去除Cu结构， 其中通过上部金属层上的顶部触点和通过连接至Cu路径的钨(W)插塞而连接Si衬底的底部触点来实现反向Cu电解。以下，将详细描述集成工艺的完整的示范性实施例。从图6所示的结构开始，图示了常规的双嵌入结构，该结构具有从晶圆表面到沿 着基本互连结构36的点所提供的第二互连路径42。在上部阻挡层21上提供光致抗蚀剂 层，对其进行光刻形成图案，并且进行刻蚀以产生暴露的区域34，然后去除剩余的光致抗蚀 剂层。接下来，参照图7，在晶圆表面上执行湿化学法(或者CVD)工艺，并且如图8所示，通 过抛光经由Si衬底的Cu线36，仅在互连堆叠的金属η层上的暴露区域34处沉积结构(诸 如MIM电容器的绝缘部分44)。如图9所示，通过完成包括沉积上部阻挡层48的常规互连 堆叠的形成来构建上部金属η+1层46。参照图10，如前所述，通过常规的光刻和刻蚀工艺，在第二互连路径42上断开互 连堆叠。为了断开将结构26连接至环境的电路径，如上所述，通过湿化学法(或者是选择 性的，其中在通孔平面上提供了 Cu-Cu界面；或者是非选择性的，其中也去除了阻挡层，在 这种情况下，例如通过ALD沉积使需要被去除的路径覆盖有电介质衬里)或反向电镀Cu工 艺可去除第二路径42的Cu以及第二路径和基本路径36之间的交接点。在后一情况下，可 以理解的是，为了提供用于反向电镀工艺的上部触点和下部触点之间的互连，使用了两次 基本互连结构36。在所有的情况下，如图12所示，对于新断开的路径，可以执行电介质CVD或旋涂式 沉积，并且将相关部分进行CMP，从而提高互连堆叠机械可靠性。更具体地，如果允许在晶圆 的表面断开空腔，则在接下来的金属级形成(互连或封装)期间存在风险。因此，在晶圆的 上表面填充开放的沟槽是必要的。为了实现这种局部填充，在晶圆上使用电介质CVD或旋 涂式沉积被认为是有利的。如果该电介质的目的仅仅是填充沟槽，则其可以是一种不同于 上部金属级形成所需材料的材料。因此，采用使如图12所示的上表面平坦的专用化学机械 抛光过度去除表面上的电介质是必要的。因此，图12图示了一种鲁棒性结构，其同时表示 ID地址，并且能够以简单的方式在晶圆上执行任何附加工艺。在此所述方法的一个显著优点是能限定单个重复结构来断开/切断不同结构(区 域、功能、设计)之间的路径，从而能够准确地调节断开工艺以连续地获得所需的功能。参照图13，应该理解的是，能在Cu互连侧壁上限定“结构”(诸如MIM电容器)，而 不是如先前实施例中的顶部上。因此，在金属η级沟槽36a的旁边刻蚀沟槽50 (图13 (a))， 用绝缘材料52填充该沟槽50 (图13 (b))，然后形成金属η+1级，随后从互连堆叠的侧面(而 不是顶部)去除沟槽和连接金属η和金属η+1层的通孔的一部分(图13(c))。能在以下方面应用上述技术特殊金属化层的Cu互连内的局部沉积、碳纳米管生 长、多孔基体形成(例如，采用铝、多晶硅基体等)、或者任何其他工艺，当电位不能被直接 施加到整个晶圆表面上时(如双嵌入金属化中的Cu ECD的特殊情况)，这些工艺需要晶圆 的上表面和Cu线之间的电压阈值存在，以便改善如此限定的结构的性能。应该注意，上述实施例描述而不是限制了本发明，以及在不脱离所附权利要求限 定的本发明范围的情况下，所属领域的技术人员将能够设计出很多可替换的实施例。在权 利要求中，任何至于括号中的标号不应该被理解为是对权利要求的限制。词语“包括”等不 排除在任何权利要求中或在作为整体的说明书中列举的元件或步骤之外的其他元件或步 骤的存在。单个元件的引用并不排除多个这种元件的引用，反之亦然。通过包括多个不同元件的硬件，以及通过适当地被编程的计算机可实施本发明。在枚举了多个手段的设备权 利要求中，可以用硬件的同一项来实施这些手段中的几个。事实仅仅在于在彼此不同的从 属权利要求中列举的某些措施并不表示不能使用这些措施的组合来获得优势。
权利要求
1.一种制造电子集成电路的方法，该方法包括在衬底上提供至少一个电介质层(17， 19，20)；形成基本金属互连线(36)和第二互连路径(42)，其中基本金属互连线(36)从第 一位置开始穿过所述电介质层到达所述衬底，第二互连路径0 从所述基本互连线(36) 开始到达与第一位置不同的第二位置；产生邻近所述基本互连线(36)的结构06)；以及经 由所述第二互连路径0 去除在所述基本互连线(36)和所述第二互连路径0 交叉处 的所述基本互连线(36)的至少一部分，从而在所述基本互连线(36)中形成开路。
2.根据权利要求1所述的方法，其中所述集成电路包括多层互连堆叠，以及其中分别 作为所述基本互连线(36)和第二互连路径0 延伸起始位置的所述第一位置和第二位置 在同一互连层η的上表面上彼此横向隔开。
3.根据权利要求2所述的方法，其中所述结构06)是通过在所述基本互连线(36)的 所述第一位置处产生暴露区域(34)并且在所述堆叠的下一个互连层η+1中形成所述结构 来形成的。
4.根据权利要求1所述的方法，其中所述第二互连路径0 基本上垂直地延伸进入互 连层η的电介质层OO)中，然后基本上水平地延伸以与所述基本互连线(36)交叉。
5.根据权利要求1所述的方法，其中在基本互连线(36)的旁边形成所述结构06)。
6.根据权利要求1所述的方法，其中通过化学刻蚀或反向金属电解抛光工艺来去除所 述第二互连路径0 和基本互连线(36)的交叉部分。
7.根据权利要求1所述的方法，其中通过执行包括生成跨接所述基本互连线(36)的电 压的步骤的工艺步骤来实现产生邻近所述基本互连线(36)的结构06)。
8.一种根据权利要求1的方法制造的电子集成电路。
全文摘要
本发明涉及一种用于制造包括多层互连堆叠的电子集成电路的工艺。通过需要产生跨接近旁的基本互连线(36)和衬底的局部电压的工艺来形成诸如MIM电容器之类的结构(26)。提供了与基本互连线(36)交叉的第二互连路径(42)，在已经形成所述结构(26)之后去除基本互连线，从而在基本互连线(36)中产生开路。因此，提高了电路的性能。
文档编号H01L21/68GK102124553SQ200780027712
公开日2011年7月13日 申请日期2007年7月31日 优先权日2006年8月1日
发明者洛朗·G·戈塞 申请人:Nxp股份有限公司