专利名称：Nmos管嵌入式双向可控硅静电防护器件的制作方法
技术领域：
本发明涉及集成电路技术领域，尤其涉及一种NMOS管嵌入式双向 可控硅静电防护器件。
背景技术：
静电放电(ESD， Electron Static Discharge )是当 一个集成电路的管脚 浮接时，大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗 时100ns。此外，在集成电路的静电放电时会产生数百甚至数千伏特的高 压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步， MOS管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势 下，使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层是十 分重要的。ESD现象的模型主要有四种人体放电模型(HBM)、机械放电模型 (MM)、器件充电模型(CDM)以及电场感应模型(FIM)。对一般集成电路产 品来说， 一般要经过人体放电模型，机械放电模型以及器件充电模型的测 试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具 有高性能、高耐受力的静电放电保护器件。目前已有多种静电防护器件被提出，比如二极管，栅极接地的NMOS 管，其中公认效果比较好的防护器件是可控硅(SCR, Silicon Controlled Rectifier)。在现实中，静电电流从集成电路的哪个管脚打进是随机的，所以对集 成电路进行ESD测试时，每两个管脚都要经过正负静电放电打击测试。 但是，上述传统的ESD防护器件都只能在一个方向上提供泄放通路，而 在另一个方向则依靠其寄生二极管来泄放ESD电流。如图1所示，现有的一种基于NPNPN结构的双向可控硅ESD防护器 件，P型衬底上为N阱区，在N阱区中进行P基区注入，P基区上设有 P+扩散有源区和N+扩散有源区，所有扩散有源区之间是用场氧(FOX)进行P鬲离(A. Z. Wang and C. H. Tsay, "A low-triggering circuitry for dual-direction ESD protection," Proceedings of the IEEE in Custom Integrated Circuits, 1999.pp. 139-142.)。防护器件两端的P基区上的N+扩散有源区和 P+扩散有源区分别接电学阳极(Anode)和电学阴极(Cathode )。该双向可控硅ESD防护器件虽然能在两个方向上提供提供泄放通路， 但触发电压一舶:较高，这大大限制了其应用范围。发明内容本发明提供了一种触发电压低的NMOS管嵌入式双向可控硅静电防 护器件。一种NMOS管嵌入式双向可控硅静电防护器件，包括P型衬底，P 型衬底上设有N阱、第一T阱和第二T阱，第一T阱和第二T阱四周侧 面被N阱包围，由外向内，第一T阱上依次设有第一P+扩散有源区、第 一 N+扩散有源区、第二 T阱上依次设有第二 P+扩散有源区、第二 N+扩 散有源区，第一 T阱和第二 T阱之间的N阱上设有第三N+扩散有源区， 第三N+扩散有源区的两端分别跨设于第一 T阱和第二 T阱上，第一 N+ 扩散有源区与第三N+扩散有源区之间的第一 T阱表面以及第二 N+扩散有 源区与第三N+扩散有源区之间的第二T阱表面覆有多晶硅层，多晶硅层 与第一 T阱和第二 T阱通过Si02氧化层隔离，除第三N+扩散有源区与第 一 N+扩散有源区和第二 N+扩散有源区外，各扩散有源区均通过浅沟槽 (STI)隔离。第一 T阱和第二 T阱之间的N阱上设有浅沟槽，浅沟槽将第三N+扩 散有源区隔断。上述双向可控硅静电防护器件应用于集成电路中时，其具体线路连接第一 T阱上的第一 P+扩散有源区、第一 N+扩散有源区和多晶硅层通 过导线连接电学阳极，第二T阱上的第二P+扩散有源区、第二N+扩散有 源区和多晶硅层通过导线连接电学阴极。本发明双向可控硅静电防护器件应用于集成电路时，其上N+扩散有 源区之间的T阱表面覆有多晶硅层、T阱上的P+扩散有源区和N+扩散有 源区相当于一个嵌入的NMOS管。因此，本发明双向可控硅静电防护器相当于一个由NMOS辅助触发 的SCR,具有二次触发的特性，且由于比普通的SCR多了一条电流泄放 通道，因而可以泄放更大的热击穿电流。第一次触发电压由栅极接地的 NMOS管决定，第二次触发电压由SCR决定。由于NMOS管的触发电压 低、导通电阻较大，在第一次触发后很快就可以达到第二次触发的电压， 因此起主体作用的SCR很快就能导通，从而保证了 ESD电流的迅速泄放。通过调整扩散有源区的宽度和多晶硅的尺寸(二者同时变化)，可以 调整第一次触发电压。
图1为现有双向可控硅静电防护器件的剖面图；图2为图1所示器件带外加辅助触发电路的等效电路原理图；图3为本发明双向可控硅静电防护器件的剖面图；图4为本发明另一种双向可控硅静电防护器件的剖面图；图5为本发明另一种双向可控硅静电防护器件的俯4见图。
具体实施方式
如图3所示， 一种NMOS管嵌入式双向可控硅静电防护器件，包括P 型衬底3， P型衬底3上设有N阱6、第一T阱1和第二T阱2四周侧面 被N阱6包围。由外向内，第一 T阱1上依次设有第一 P+扩散有源区11、第一N十 扩散有源区12、第二T阱2上依次设有第二P+扩散有源区21、第二N十 扩散有源区22;第一 T阱1和第二 T阱2之间的N阱6上设有第三扩散 有源区7,第三扩散有源区7的两端分别跨设于第一 T阱1和第二 T阱2 上，即第一 T阱1和第二 T阱与N阱6的内侧边界位于第三扩散有源区7 下方。如图4和图5所示，第一 T阱1和第二 T阱2之间的N阱6上也可 设有浅沟槽4，浅沟槽4将第三扩散有源区7隔断， 一分为二。第一N+扩散有源区12与第三N+扩散有源区7之间的第一T阱l表 面覆有多晶硅层5a,多晶硅层5a与第一T阱1通过Si02氧化层隔离，第 二 N+扩散有源区22与第三N+扩散有源区7之间的第二 T阱2表面覆有多晶硅层5b，多晶硅层5b与第二 T阱2通过Si02氧化层隔离。除第三N+扩散有源区7与第一N+扩散有源区12和第二N+扩散有源区22外，各扩散有源区均通过浅沟槽4隔离。即多晶硅层5a下方的第一T阱1以及多晶硅层5b下方的第二 T阱2上未设浅沟槽4。上述双向可控硅静电防护器件上的阱区和扩散有源区均是通过在P型衬底3上进行离子注入得到。上述双向可控硅静电防护器件应用于集成电路中时，其具体线路连接 方式3口下第一T阱1上的第一P+扩散有源区11、第一N+扩散有源区12和多 晶硅层5a通过导线连接电学阳极，第二T阱2上的第二P+扩散有源区21 、 第二 N+扩散有源区22和多晶硅层56b通过导线连接电学阴极。
权利要求
1. 一种NMOS管嵌入式双向可控硅静电防护器件，包括P型衬底(3)，其特征在于P型衬底(3)上设有N阱(6)、第一T阱(1)和第二T阱(2)，第一T阱(1)和第二T阱(2)四周侧面被N阱(6)包围，由外向内，第一T阱(1)上依次设有第一P+扩散有源区(11)、第一N+扩散有源区(12)、第二T阱(2)上依次设有第二P+扩散有源区(21)、第二N+扩散有源区(22)，第一T阱(1)和第二T阱(2)之间的N阱(6)上设有第三N+扩散有源区(7)，第三N+扩散有源区(7)的两端分别跨设于第一T阱(1)和第二T阱(2)上，第一N+扩散有源区(12)与第三N+扩散有源区(7)之间的第一T阱(1)表面以及第二N+扩散有源区(22)与第三N+扩散有源区(7)之间的第二T阱(2)表面覆有多晶硅层(5a、5b)，多晶硅层(5a、5b)与第一T阱(1)和第二T阱(2)通过SiO2氧化层隔离，除第三N+扩散有源区(7)与第一N+扩散有源区(12)和第二N+扩散有源区(22)外，各扩散有源区通过浅沟槽(4)隔离。
2. 根据权利要求1所述的NMOS管嵌入式双向可控硅静电防护器件， 其特征在于所述的第一T阱(1)和第二T阱(2)之间的N阱(6)上 设有浅沟槽(4)，浅沟槽(4)将第三N+扩散有源区(7)隔断。
全文摘要
本发明公开了一种NMOS管嵌入式双向可控硅静电防护器件，包括P型衬底，P型衬底上设有N阱、第一T阱和第二T阱，第一T阱和第二T阱四周侧面被N阱包围，第一T阱和第二T阱上一P+扩散有源区和一N+扩散有源区，第一T阱和第二T阱之间的N阱上设有一N+扩散有源区，N+扩散有源区之间的T阱表面覆有多晶硅层，多晶硅层与第一T阱和第二T阱通过SiO<sub>2</sub>氧化层隔离，各扩散有源区之间均通过浅沟槽隔离。本发明双向可控硅静电防护器件的N+扩散有源区之间的T阱表面覆有多晶硅层、T阱上的P+扩散有源区和N+扩散有源区相当于一个嵌入的NMOS管，可大大降低该器件的触发电压。
文档编号H01L23/60GK101281909SQ20081006206
公开日2008年10月8日 申请日期2008年5月28日 优先权日2008年5月28日
发明者朱科翰, 董树荣, 雁 韩 申请人:浙江大学