专利名称：显示装置的制造方法
技术领域：
本发明涉及一种显示装置的制造方法，特别涉及将薄膜晶体管使 用于像素部的显示装置及其制造方法。
背景技术：
近年来，通过采用形成在具有绝缘表面的衬底上的半导体薄膜
(其厚度大约为几nm及几百nm)来构成薄膜晶体管(TFT)的技
术正受到关注。薄膜晶体管在如IC和电光学装置的电子装置中获得
了广泛应用，特别地，正在加快开发作为图像显示装置的开关元件的
薄膜晶体管。有的薄膜晶体管利用非晶硅形成沟道区域的半导体，有 的薄膜晶体管利用多晶硅。
另外，除了上述的两种半导体之外，已知的还有由微晶硅半导体 形成沟道区域的TFT (参照专利文件1及专利文件2)。与非晶硅相 同，微晶硅利用等离子体CVD法制造。例如，作为利用等离子体CVD 法的微晶硅膜的制造方法，公开了利用30MHz以上的VHF(Very High Fr叫uency;甚高频)带的高频的发明(参照专利文件3)。
一般而言，在形成以微晶半导体膜为沟道形成区域的底栅型的薄 膜晶体管的情况下，在栅绝缘膜界面上，具有非晶结构的半导体膜被 形成得薄，而会影响到薄膜晶体管的电特性。为了解决该问题，例如 在专利文件4中，提供了如下方法使半导体膜的成膜速度不同，即 在成膜初期中使成膜速度减慢，然后提高成膜速度。
液晶面板通过在被称为母玻璃的大面积衬底上加工多个面板之 后，最终分断为适合于电视装置或个人计算机的屏幕的尺寸来制造。 通过从一个母玻璃提出多个面板，而降低每一个面板的成本。在液晶 电视机的市场上急剧地进行屏幕尺寸(面板尺寸)的大型化和销售价
格下降。为了提高生产率以应对屏幕的大型化和价格的下降，近几年 来，母玻璃的大面积化也被推动。
被称为第一代的1991年前后的典型的玻璃衬底的尺寸为 300mmx400mm 。之后，母玻璃的尺寸一直在扩大，即第二代 (400mmx500mm )、 第三代(550mmx650mm )、 第四代 (730mmx920mm )、第五代(1000mmxl200mm )、 第六代 (2450mmxl850mm )、第七代(1870mmx2200mm )、第八代 (2000mmx2400mm )、第九代(2450mmx3050mm )、第十代 (2850mmx3050mm )陆续出现。
[专利文件l日本专利申请公开H 4-242724号公报 [专利文件2美国专利第5， 591， 987号 [专利文件3日本专利第3201492号公报 [专利文件4j日本专利申请公开H 7-94749号公报 然而，在减慢成膜速度并形成微晶半导体膜的情况下，导致如下 问题由于成膜速度减慢，在反应室中存在的氧(O)等的杂质元素 等容易进入成膜的膜中，而由于氧等的进入妨碍了晶化，由这种微晶 半导体膜形成的薄膜晶体管的电特性降低。
若母玻璃，即玻璃衬底大面积化,则在该玻璃衬底上形成微晶硅 膜，等离子体CVD装置的电极面积也大型化。在此情况下，因为反 应室的内壁的面积也增大，所以在微晶硅膜的成膜时，杂质元素容易 进入膜中。
另外，在玻璃衬底的尺寸超过第六代之后，等离子体CVD装置 的电极的尺寸接近于高频电源的频率的波长。例如，当采用27MHz 的电源频率时波长为1100mm,当采用60MHz的电源频率时波长为 500mm，当采用120MHz的电源频率时波长为250mm。在此情况下， 明显地呈现表面驻波的影响，因此在等离子体CVD装置的反应室内 的等离子体密度分布不均匀，而导致形成在玻璃衬底上的薄膜的膜质
或厚度的面内均匀性降低的问题。
发明内容
鉴于上述问题，本发明的目的在于提供即使使用大面积的衬底， 电特性也高并可靠性优越的薄膜晶体管及具有该薄膜晶体管的显示 装置。
本发明的显示装置的制造方法之一，包括如下工序在衬底上形 成栅电极的工序；在栅电极上形成栅绝缘膜的工序在栅绝缘膜上利 用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半导体膜 上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通过在反 应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反应生成 物来形成微晶半导体膜，并且在反应室的压力为10—5Pa以下之后，将 衬底的温度设定为IO(TC以上且200。C以下并导入氢及硅气体，使氢 等离子体作用到形成在栅绝缘膜表面的反应生成物， 一边进行蚀刻
(去除)进行成膜，来形成微晶半导体膜。
另外，本发明的显示装置的制造方法之一,包括如下工序在衬 底上形成栅电极的工序；在栅电极上形成栅绝缘膜的工序在栅绝缘 膜上利用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半 导体膜上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通 过在反应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反 应生成物来形成微晶半导体膜，并且在反应室的压力为10-Spa以下之 后，将衬底的温度设定为100。C以上且200。C以下并导入氢及稀有气 体，在使氢等离子体及稀有气体等离子体作用到栅绝缘膜表面之后导 入硅气体，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物， 一边进行蚀刻(去除) 一边进行成膜，来形成微晶半导体膜。
另外，本发明的显示装置的制造方法之一，包括如下工序在衬 底上形成栅电极的工序；在栅电极上形成栅绝缘膜的工序在栅绝缘 膜上利用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半 导体膜上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通 过在反应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反 应生成物来形成微晶半导体膜，并且在反应室的压力为10-spa以下之
后，将衬底的温度设定为100。C以上且200。C以下并导入氢及硅气体， 并且通过将HF频带(3MHz至30MHz，典型为13.56MHz )的第一 高频电力和VHF频带(30MHz至300MHz左右)的第二高频电力叠 加并施加来生成等离子体，使氢等离子体作用到形成在栅绝缘膜表面 的反应生成物， 一边去除， 一边进行成膜，来形成微晶半导体膜。
另外，本发明的显示装置的制造方法之一，包括如下工序在衬 底上形成栅电极的工序；在栅电极上形成栅绝缘膜的工序在栅绝缘 膜上利用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半 导体膜上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通 过在反应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反 应生成物来形成微晶半导体膜，并且在反应室的压力为10-5pa以下之 后，将衬底的温度设定为100。C以上且200。C以下并导入氢及稀有气 体，并且通过将HF频带的第一高频电力和VHF频带的第二高频电 力叠加并施加来生成等离子体，并且在使氢等离子体及稀有气体等离 子体作用到栅绝缘膜表面之后导入硅气体，使氢等离子体作用到形成
在栅极绝缘表面的反应生成物， 一边去除一边进行成膜，来形成微晶 半导体膜。
另外，本发明的显示装置的制造方法之一，其特征在于在导入硅 气体之前停止导入稀有气体或减少稀有气体的流量比。
另外，本发明的显示装置的制造方法之一，其特征在于在导入硅 气体之后，在经过预定的期间之后停止导入稀有气体或减少稀有气体 的流量比。
另外，本发明的显示装置的制造方法之一，其特征在于将微晶半 导体膜的膜中的氧浓度设定为lxlO"atoms/cn^以下。
另外，作为显示装置，其范畴中包括发光装置或液晶显示装置。 发光装置包括发光元件，液晶显示装置包括液晶元件。发光元件在其 范畴中包括由电流或电压控制亮度的元件，具体而言，包括无机EL (Electro Luminescence;电致发光)、有才几EL等。
另外，显示装置包括作为密封有显示元件的状态的面板、作为在
该面板上安装有包括控制器的IC等的状态的模块。
根据本发明，可以制造电特性及可靠性高的薄膜晶体管及具有该 薄膜晶体管的显示装置。
图1A至1D是表示本发明的显示装置的制造方法的实例的图； 图2A至2C是表示本发明的显示装置的制造方法的实例的图； 图3A至3C是表示本发明的显示装置的制造方法的实例的图； 图4是表示本发明的显示装置的制造方法的实例的图； 图5A至5C是表示本发明的显示装置的制造方法的实例的图； 图6A和6B是表示本发明的显示装置的制造方法的实例的图； 图7是表示本发明的显示装置的制造方法的实例的图； 图8A和8B是表示本发明的显示装置的制造方法的实例的图； 图9A至9C是表示本发明的显示装置的制造方法的实例的图； 图IO是表示本发明的显示装置的制造方法的实例的图； 图11是表示使用于本发明的显示装置的制造的等离子体CVD 装置的实例的图12是表示使用于本发明的显示装置的制造的等离子体CVD
装置的实例的图13A至13D是表示本发明的显示装置的使用方式的实例的图14是表示本发明的显示装置的使用方式的实例的图15A至15D是表示本发明的显示装置的制造方法的实例的图； 图16A和16B是表示本发明的显示装置的使用方式的实例的图； 图17A和17B是表示本发明的显示装置的使用方式的实例的图； 图18是表示使用于本发明的显示装置的制造的等离子体CVD 装置的实例的图。
具体实施例方式
下面，基于
本发明的实施方式。但是，本发明可以通过
多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地 理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范 围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅 限定在本实施方式所记载的内容中。在说明实施方式的所有的附图 中，共同使用相同的附图标记来表示相同部分或具有相同功能的部 分，并且省略其重复说明。 实施方式1
在本实施方式中，参照附图对具有底栅型的薄膜晶体管(TFT) 的显示装置的制造方法进行说明。在以下说明中，对n沟道型的薄膜 晶体管进行说明。
首先，在衬底100上形成栅电极101，在该栅电极101上形成栅 绝缘膜(参照图1A、图5A)。
衬底100可以使用通过熔融法或浮法(float method)制造的无碱 玻璃衬底，例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等； 或陶瓷衬底，还可以使用具有可承受本制造工序处理温度的耐热性的 塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底表面上设置 有绝缘膜的衬底。
使用钛、钼、铬、钽、鴒、铝等金属材料或它们的合金材料来形 成栅电极101。可以通过濺射法或真空蒸镀法在衬底100上形成导电 膜，通过光刻技术或喷墨法在该导电膜上形成抗蚀剂掩模，使用该掩 模蚀刻导电膜来形成栅电极101。注意，作为提高栅电极101的紧贴 性并且防止杂质元素扩散到基底的阻挡金属，可以在衬底100和栅电 极101之间设置上述金属材料的氮化物膜。
栅绝缘膜102可以通过CVD法或溅射法等并使用氧化硅膜、氮 化硅膜、氧氮化硅膜、或氮氧化硅膜形成。另外，栅绝缘膜102可以 通过按顺序层叠氧化硅膜或氧氮化硅膜和氮化硅膜或氮氧化硅膜来 形成。另外，也可以从村底一侧按顺序层叠氮化硅膜或氮氧化硅膜、 氧化硅膜或氧氮化硅膜、以及氮化硅膜或氮氧化硅膜的三层来形成栅 绝缘膜，而不是层叠两层。另外，栅绝缘膜也可以由氧化硅膜、氮化
硅膜、氧氮化硅膜、或氮氧化硅膜的单层来形成。
注意，氧氮化硅膜在其组成中氧的含量比氮的含量多，并且作为
浓度范围，包含55原子％至65原子％的氧、1原子％至20原子％的 氮、25原子％至35原子％的Si、 0.1原子％至10原子％的氩。另外， 氮氧化硅膜在其组成中氮的含量比氧的含量多，作为浓度范围，其包 含15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％ 至35原子。/。的Si、 15原子％至25原子％的氢。
其次，在栅绝缘膜102上形成具有微晶结构的微晶半导体膜103 (例如，微晶硅膜)(参照图1B)。
微晶半导体膜103通过利用等离子体CVD法淀积反应生成物而 形成。下面，将参照图4对形成微晶硅膜的工序的实例进行说明。注 意，图4的说明表示从对大气压下的反应室进行真空排气的阶段200 开始，按时间系列示出之后进行的预涂敷201、衬底搬入202、基底 预处理203、成膜处理204、衬底搬出205、清洗206的每个处理。
首先，将反应室内真空排气到预定的真空度。在本实施方式中， 设为超高真空(10-5Pa以下)，来尽可能地减少反应室内的氧(O) 等的杂质元素。在作为真空度排气到低于10-5Pa的压力进行超高真空 排气的情况下，进行使用涡轮分子泵的排气，进而利用低温泵进行真 空排气。另外，优选对反应室进行加热处理以对内壁进行脱气处理。 另外，通过使加热衬底的加热器也工作，使温度稳定化。衬底的加热 温度为100。C以上且300。C以下，优选为100。C以上且200。C以下。
在预涂敷201中，优选导入氩等稀有气体并进行等离子体处理， 以便去除吸附到反应室的内壁的气体(氧及氮等大气成分，或在清洗 反应室时使用的蚀刻气体)。通过该处理可以提高最终真空度。包括 使用与应该在衬底上淀积的膜同种的膜覆盖反应室的内壁的处理。因 为本实施方式表示形成微晶硅膜的工序，进行形成硅膜作为内壁覆盖 膜的处理。在预涂敷201中，在导入硅烷气体之后，施加高频电力来 生成等离子体。硅烷气体和氧、水分等起反应，因此通过导入硅烷气 体进而生成硅烷等离子体，可以去除反应室内的氧、水分。
在预涂敷201之后，进行衬底搬入202。由于应该淀积微晶硅膜 的衬底被保存在真空排气了的装载室中，即使搬入衬底，真空度也不 会明显地恶化。
在形成微晶硅膜的情况下，基底预处理203是特别有效的处理并 优选进行该处理。即，在通过利用等离子体CVD法在设置在玻璃衬 底上的栅绝缘膜的表面上形成微晶硅膜的情况下，由于杂质元素或晶 格不匹配等，会在淀积初期阶段中在淀积的反应生成物(半导体膜) 中形成非晶层。优选进行基底预处理203,以便尽可能地减薄该非晶 层的厚度，有可能的话不形成该非晶层。
作为基底预处理203优选进行稀有气体等离子体处理、氢等离子 体处理或并用该两种处理。作为稀有气体等离子体处理优选使用氩、 氪、氙等质量数大的稀有气体元素。这是为了以溅射法的效应去除附 着于表面的氧、水分、有机物、金属元素等的缘故。氢等离子体处理 对于由氢自由基去除吸附于表面的上述杂质、和利用对绝缘膜或非晶 硅膜的蚀刻作用形成清洁表面是有效的。另外，通过并用稀有气体等 离子体处理和氢等离子体处理，有促进微晶核生成的作用。
形成微晶硅膜的成膜处理204是接着基底预处理203进行的处 理。微晶硅膜通过混合氬及硅气体(氢化硅气体或卣化硅气体)并利 用等离子体而形成。硅气体以氢稀释到IO倍至2000倍。
在此，通过使氢等离子体作用到对在成膜的初期阶段中形成在栅 绝缘膜102表面的半导体膜， 一边去除(蚀刻) 一边进行成膜，来形 成微晶半导体膜。即，将由于SiH3自由基的淀积的膜成长反应和由于 氢自由基的蚀刻反应竟争地起反应，而形成包含微晶结构的半导体 膜。
另夕卜，为了提高微晶半导体膜的结晶性，优选以使微晶半导体膜 的膜中的氧浓度为lxl017atoms/cm3以下的方式形成。可以利用二次 离子质谱法(SIMS:Secondary Ion Mass Spectrometry)测定膜中的 氧浓度。
在本实施方式中，通过一边利用氢等离子体处理去除(蚀刻)在 成膜的初期阶段中淀积在栅绝缘膜102上的半导体膜一边进行成膜， 促进形成在栅绝缘膜102上的晶核生成，并且利用该晶核形成微晶半 导体膜。由此，即使由于杂质元素或晶格不匹配等的原因，在淀积初 期阶段中淀积的半导体膜包括非晶层的情况下，也尽可能地减薄该非 晶层的厚度，并且更近于栅绝缘膜102地形成微晶半导体膜。
另外，在本实施方式中， 一边去除形成在栅绝缘膜102表面的半 导体膜一边进行成膜，因此成膜速度减慢。然而，通过在成膜之前将 反应室的压力设为超高真空(10-5pa以下)，而在减少了反应室内的 水分或氧(O)等的附着杂质的杂质元素之后进行成膜，从而即使在 成膜速度减慢的情况下，也减少氧(O)等的杂质元素进入到膜中(半 导体膜的氧化等)，而可以抑制对晶化的障碍。其结果，可以更近于 栅绝缘膜102地形成结晶性高的半导体膜。
注意，氢等离子体处理通过调节对于硅气体流量的氢流量比而进 行。例如，随着成膜的进行，以使对于硅气体流量的氢流量比变小的 方式使硅气体的流量增加。开始成膜时氢的流量:硅气体的流量设定为 2000:1左右，以在结束成膜时变为50:1左右的方式，逐渐地使硅气体 的流量增加(减少氢的流量)，来可以形成微晶半导体膜。
另外，也可以通过反复增减对于硅气体流量的氢流量比，反复进 行氢等离子体处理。在此情况下，通过反复进行半导体膜的淀积和半 导体膜的去除(蚀刻)，可以促进形成在栅绝缘膜102上的晶核生成。
另外，如图4中的虛线207所示那样，可以设置在微晶硅膜的成 膜初期阶段中继续供给氩等的稀有气体的期间。通过使氩等离子体作 用到在成膜的初期阶段中在栅绝缘膜102表面淀积的半导体膜来改质 其表面，去除吸着于表面的水分或杂质，从而可以促进微晶核的生成。
另外，衬底的加热温度为100。C以上且300。C以下，优选为100。C 以上且200。C以下。优选以IOO'C以上且20(TC以下的加热温度进^f亍成 膜，以便使用氢使微晶硅膜的成长表面惰性化，并促进微晶硅的生长。
微晶半导体膜103可以通过利用几十MHz至几百MHz的频率 的高频等离子体CVD装置或1GHz以上的频率的微波等离子体CVD
装置而形成。
另外，也可以通过将HF频带(3MHz至30MHz，典型为 13.56MHz)和VHF频带(30MHz至300MHz左右)的高频电力叠 加并施加来生成等离子体，并利用该等离子体进行成膜或等离子体处 理。通过供给不引起表面驻波的第一高频电力来生成等离子体，与此 同时供给属于VHF频带的第二高频电力来实现等离子体的高密度化， 因此可以在长边超过2000mm的大面积衬底上形成均匀且膜质优良的 薄膜。
当进行等离子体处理时，预先进行预涂敷201的处理，可以防止 以构成反应室的金属作为杂质元素进入到微晶硅膜中。即，通过以硅 覆盖反应室内，可以防止由等离子体蚀刻反应室内，并且降低包含在 微晶硅膜中的杂质浓度。
在成膜处理204中可以添加氦用作反应气体。氦具有在所有的气 体中最高的离子化能量即24.5eV，并且在稍微低于该离子化能量的大 约为20eV的能级中具有亚稳状态。因此在维持放电时，离子化的能 量只需要其差即大约为4eV。因此，关于放电开始电压，氦也示出在 所有的气体中最低的值。根据如上所述的特性，氦可以稳定地维持等 离子体。另外，因为可以形成均匀的等离子体，即使淀积微晶硅膜的 衬底的面积变大，也可以实现等离子体密度的均匀化。
在完了微晶硅的成膜之后，停止硅烷、氢等的反应气体及高频电 力的供给，而进行衬底搬出205。在继续对其它衬底进行成膜处理的 情况下，回到衬底搬入202的阶段而进行相同的处理。为了去除附着 于反应室内的被膜或粉末，进行清洗206。
在清洗206中导入以NF3、 SF6为代表的蚀刻气体进行等离子体 蚀刻。另外，导入即使不利用等离子体也可以蚀刻的气体如C1F3来进 行蚀刻。在清洗206中，优选关断用来加热衬底的加热器并降低温度 来进行。这是为了抑制由于蚀刻的反应副生成物的生成的缘故。完了 清洗206之后回到预涂敷201,之后进行相同的处理即可。
另外，在本实施方式中成膜的微晶半导体膜103是包含非晶与结
晶结构(包括单晶、多晶)之间的中间结构的半导体的膜。该半导体 是具有在自由能方面上很稳定的第三状态的半导体，是具有短程有序
的晶格畸变的晶质半导体，并且可以以粒径为0.5nm至20nm分散存 在于非单晶半导体中。在作为微晶半导体的典型例子的微晶硅中，其 拉曼光谱转移到比表示单晶硅的520.6cm"低的波数一侧。换言之， 微晶硅的拉曼光谱的峰值位于481criT1以上且520.6citT1以下的范围 内。
另外，通过在与成膜同时或成膜之后将赋予p型的杂质元素添加 到用作薄膜晶体管的沟道形成区的微晶半导体膜，可以控制阈值电 压。作为赋予p型的杂质元素，典型有硼，并且通过以lppm至 1000ppm、优选为lppm至100ppm的比例将三甲基硼(CH3) 3B、 B2H6、 BF3等杂质气体混入氢化硅来形成即可。将硼的浓度设定为例 如lxl0"atoms/cm3至6xl0"atoms/cm3即可。三甲基硼即使附着于反 应室的内壁等，也可以通过清洗而容易地去除，因此优选使用三甲基 硼。通过控制硼的浓度，可以形成i型或p型的微晶半导体膜。
另外，以厚度为厚于0nm且50nm以下，优选为厚于0nm且20nm 以下地形成微晶半导体膜103。微晶半导体膜103用作之后形成的薄 膜晶体管的沟道形成区域。通过将微晶半导体膜的厚度设定为上述的 范围内，可以使之后形成的薄膜晶体管为完全耗尽型。
另外，微晶半导体膜103的成膜速度慢，即为非晶半导体的成膜 速度的1/10至1/100，因此可以通过使该膜厚减薄提高生产率。
其次，在微晶半导体膜103上按顺序层叠用作緩冲层的非晶半导 体膜104 (例如，非晶硅膜)、添加有赋予一种导电类型的杂质元素 的半导体膜105 (参照图1C)。
注意，连续地形成栅绝缘膜102、微晶半导体膜103以及非晶半 导体膜104是优选的。另外，连续地形成栅绝缘膜102、微晶半导体 膜103、非晶半导体膜104、以及添加有赋予一种导电类型的杂质元 素的半导体膜105是优选的。通过在不接触大气的状态下连续地形成 栅绝缘膜102、微晶半导体膜103、以及非晶半导体膜104，可以形成
各个叠层界面而不被大气成分及悬浮在大气中的污染杂质元素污染， 因此可以减少薄膜晶体管特性的不均匀。
另外，在形成微晶半导体膜103之后，可以通过进一步控制氢及 硅气体的流量，减少氢并增加硅气体，而减少对于硅气体流量的氢流 量比，来在微晶半导体膜上连续地形成非晶半导体膜104。可以通过 进一步减少氢的流量而仅使用硅气体(氢化硅气体、或卣化硅气体) 进行形成非晶半导体膜104的工序。在此情况下，可以在不使微晶半 导体膜103的成长表面接触大气的情况下，在微晶半导体膜103上形 成非晶半导体膜104。
另外，可以使用如S旧4或Si2H6等氢化硅通过等离子体CVD法 形成用作緩冲层的非晶半导体膜104。另外，可以使用选自氦、氩、 氪及氖中的一种或多种稀有气体元素稀释上述氢化硅来形成非晶半 导体膜。通过使用氢，可以形成包含氢的非晶半导体膜，该氢的流量 为氢化硅的流量的1倍以上20倍以下，优选为1倍以上IO倍以下， 更优选为l倍以上5倍以下。另外，通过使用上述氢化硅以及氮或氨， 可以形成包含氮的非晶半导体膜。通过使用上述氢化硅以及包含氟、 氯、溴、或不典的气体(F2、 Cl2、 Br2、 12、 HF、 HC1、 HBr、 HI等)， 可以形成包含氟、氯、溴、或碘的非晶半导体膜。另外，可以使用 S恥Ch、 SiHCl" SiCl4、 SiF4等代替氩化珪。
作为非晶半导体膜104，也可以通过将非晶半导体用作靶并使用
氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、 或1\20包含在气氛中，可以形成包含氮的非晶半导体膜。另外，通过 将包含氟、氯、溴、或碘的气体(F2、 Cl2、 Br2、 12、 HF、 HCI、 HBr、 HI等)包含在气氛中，可以形成包含氟、氯、溴、或碘的非晶半导 体膜。
非晶半导体膜104优选由不包含晶粒的非晶半导体构成。因此， 在通过使用频率为几十MHz至几百MHz的高频等离子体CVD法或 微波等离子体CVD法形成非晶半导体膜104的情况下，优选调节成 膜条件，以形成不包含晶粒的非晶半导体。另外，非晶半导体膜104
也可以使用呈现n型导电性的非晶半导体(例如非晶硅膜)而形成。
在之后的形成源区域及漏区域的工序中，有时非晶半导体膜104 的一部分被蚀刻，因此非晶半导体膜104的厚度优选形成为在上述情 况下其一部分也残留的厚度。典型地说，非晶半导体膜104优选形成 为具有100nm以上500nm以下，优选为200nm以上300nm以下的 厚度。在对薄膜晶体管施加高电压(例如大约为15V)的显示装置， 典型为液晶显示装置中，通过将用作緩冲层的非晶半导体膜104的厚 度设定为上述范围内，可以提高耐压，从而即使高电压施加到薄膜晶 体管也可以避免薄膜晶体管的劣化。通过将非晶半导体膜104设定为 上述厚度的范围内，可以将非晶半导体膜104形成为厚于微晶半导体 膜103。
通过在微晶半导体膜103表面上形成非晶半导体膜、进而形成包 含氢、氮、或卣素的非晶半导体膜，可以防止包含在微晶半导体膜103 中的晶粒表面的自然氧化。尤其是在非晶半导体和微晶粒接触的区域 中，容易因晶格的畸变而产生龟裂。当该龟裂与氧接触时晶粒被氧化， 而形成氧化硅。但是，通过将用作緩沖层的非晶半导体膜104形成在 微晶半导体膜103表面上，可以防止包含在微晶半导体膜103中的微 晶粒的氧化。另外，通过形成緩冲层，可以防止在之后形成源区域及 漏区域时产生的蚀刻残渣混入微晶半导体。
另外，由于非晶半导体膜104是使用非晶半导体或使用包括氢、 氮、或卣素的非晶半导体形成的，因此非晶半导体的能隙比微晶半导 体大(非晶半导体的能隙为1.6至1.8eV，而微晶半导体的能隙为1.1 至1.5eV)，其电阻高而迁移率低。因此，在之后形成的薄膜晶体管 中，形成在源区域及漏区域和微晶半导体膜103之间的非晶半导体膜 104用作高电阻区域，而构成微晶半导体膜103的微晶半导体用作沟 道形成区域。
在形成n沟道型的薄膜晶体管的情况下，添加有赋予一种导电类 型的杂质元素的半导体膜105可以添加作为典型杂质元素的磷，可以 对氩化硅添加PH3等的杂质气体。另外，在形成p沟道型薄膜晶体管
的情况下，添加硼作为典型的杂质元素，可以将三甲基硼(CH3) 3B、 B2H6等的杂质气体添加到氢化硅中。添加有赋予一种导电类型的杂质 元素的半导体膜105可以由微晶半导体或非晶半导体构成。添加有赋 予一种导电类型的杂质元素的半导体膜105的厚度为2nm以上50nm 以下。通过减薄添加有赋予一种导电类型的杂质元素的半导体膜的厚 度，可以提高生产率。
其次，在添加有赋予一种导电类型的杂质元素的半导体膜105 上形成掩模121，通过使用该掩模121对微晶半导体膜103、非晶半 导体膜104、以及添加有赋予一种导电类型的杂质元素的半导体膜105 进行蚀刻(参照图1D、图5B)。然后去除掩模121。
利用光刻技术或喷墨法形成掩模121。
接下来，在通过蚀刻而残留的半导体膜105及栅绝缘膜102上形 成导电膜106，在该导电膜106上形成掩模122 (参照图2A)。
导电膜106优选由铝、铜、或添加有硅、钛、钕、钪、钼等用于 提高耐热性的元素或防止小丘的元素的铝合金的单层或叠层构成。还 可以采用如下叠层结构通过使用钛、钽、钼、鵠或这些元素的氮化 物形成与半导体膜105接触一侧的膜，并在其上形成铝或铝合金。再 者，可以采用如下叠层结构铝或铝合金的上表面及下表面由钛、钽、 钼、鴒或这些元素的氮化物夹住。例如，作为导电膜106，可以采用 按顺序层叠钼膜、铝膜、钼膜的三层的结构。另外，作为导电膜106, 还可以采用按顺序层叠钛膜、铝膜、钛膜的三层的结构。
导电膜106通过溅射法或真空蒸镀法而形成。另外，导电膜106 可以通过使用银、金、铜等导电纳米骨并且利用丝网印刷法、喷墨法
等喷射并焙烧而形成。
掩模122可以与掩模121同样地形成。
注意，在本实施方式中，在图1C中示出在对微晶半导体膜103、 非晶半导体膜104、以及半导体膜105进行构图之后形成导电膜106 的情况，也可以采用省略图1C的工序，在按顺序连续地层叠微晶半 导体膜103、非晶半导体膜104、半导体膜105、以及导电膜106之后 形成掩模122。在此情况下，因为无须形成掩模121，可以简化工序。 接下来，通过使用掩模122蚀刻导电膜106并分离，形成源电极 106a及漏电极106b (参照图2B、图5C )。
接下来，通过使用掩模122蚀刻添加有赋予一种导电类型的杂质 元素的半导体膜105及用作緩冲层的非晶半导体膜104，形成源区域 105a及漏区域105b、源电极106a及漏电极106b(参照图2C、图6A )。 注意，用作緩冲层的非晶半导体膜104仅其一部分被蚀刻，它覆盖着 孩史晶半导体膜103的表面。在此，在位于源区域105a和漏区域105b 之间的非晶半导体膜104的表面形成有凹部。此时，源区域105a及 漏区域105b的端部和源电极106a及漏电极106B的端部大略一致。
接下来，蚀刻源电极106a及漏电极106b的一部分(参照图3A、 图6B)。
在此，当使用掩模122进行湿法蚀刻时，选择性地蚀刻源电极 106a及漏电极106b的端部。结果，源电极106a及漏电极106b的端 部和源区域105a及漏区域105b的端部分别不一致而错开，在源电极 106a及漏电极106b的端部的外侧形成源区域105a及漏区域105b的 端部。
然后，去除掩模122。另外，源电极106a或漏电极106b—边分 别用作源布线或漏布线。
通过使源区域105a和源电极106a的端部、以及漏区域105b和 漏电极106b的端部分别不一致而成为错开的形状，源电极106a和漏 电极106b的端部的距离远离，因此可以防止源电极106a和漏电极 106b之间的泄漏电流或短路。另外，通过使源区域105a和源电极106a 的端部、以及漏区域105b和漏电极106b的端部分别不一致而成为错 开的形状，电场不会集中到源电极106a及漏电极106b、以及源区域 105a及漏区域105b的端部，因此可以防止在栅电极101、源电极106a 及漏电极106b之间的泄漏电流。由此，可以制造可靠性高且耐压性 高的薄膜晶体管。
通过上述工序，可以形成沟道蚀刻型的薄膜晶体管110。
在本实施方式所示的薄膜晶体管中，非晶半导体膜104的一部分 形成有凹部(沟槽)，由源区域105a及漏区域105b覆盖上述凹部以 外的区域。即，由于形成在非晶半导体膜104中的凹部123，源区域 105a及漏区域105b的距离远离，因此可以减少源区域105a及漏区域 105b之间的泄漏电流。另外，通过蚀刻非晶半导体膜104的一部分形 成凹部123，可以去除在形成源区域105a及漏区域105b的工序中产 生的蚀刻残渣，因此，可以避免通过残渣在源区域105a及漏区域105b 中产生泄漏电流(寄生沟道)。
另外，在用作沟道形成区域的微晶半导体与源区域105a及漏区 域105b之间形成有緩沖层。另外，以緩冲层覆盖微晶半导体的表面。 因为与微晶半导体相比高电阻的緩冲层延伸在微晶半导体和源区域 105a及漏区域105b之间，所以可以减少在薄膜晶体管中产生泄漏电 流并且减少因施加高电压导致的劣化。另外，因为在微晶半导体表面 上形成有以氢终端了表面的非晶半导体作为緩冲层，可以防止微晶半 导体的氧化，并且可以防止在形成源区域105及漏区域105b的工序 中产生的蚀刻残渣混入微晶半导体。
另外，通过源电极及漏电极的端部和源区域及漏区域的端部不一 致而成为错开的形状，源电极及漏电极的端部的距离远离，因此可以 防止源电极及漏电极之间的泄漏电流或短路。
接着，在源电极106a及漏电极106b、源区域105a及漏区域105b、 非晶半导体膜104及栅绝缘膜102上形成绝缘膜107 (参照图3B)。 绝缘膜107可以与栅绝缘膜102同样地形成。另外，绝缘膜107是为 了防止悬浮在大气中的有机物、金属物、或水蒸气等的污染杂质的侵 入而提供的，因此优选为致密的膜。
接着，在绝缘膜107中形成接触孔，形成由该接触孔与漏电极 106b相接触的像素电极108 (参照图3C、图7)。
作为像素电极108，可以使用具有透光性的导电材料，如包含氧 化鴒的铟氧化物、包含氧化鵠的铟锌氧化物、包含氧化钛的铟氧化物、 包含氧化钛的铟锡氧化物、铟锡氧化物(下面称为ITO)、铟锌氧化
物、添加有氧化硅的铟锡氧化物等。
此外，也可以使用包含导电高分子(也称为导电聚合物)的导电
组成物形成像素电极108。使用导电组成物形成的像素电极优选具有 如下条件薄层电阻为10000Q/口以下，在波长为550nm的透光率为 70%以上。另外，包含在导电组成物中的导电高分子的电阻率优选为 O.lQ.cm以下。
作为导电高分子，可以使用所谓的Tl电子共轭类导电高分子。例 如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚瘗吩或其衍 生物、或者由上述物质中的两种以上而构成的共聚体等。
通过上述工序，可以形成在像素部中具有薄膜晶体管110的显示
装置。注意，虽然在本实施方式中示出形成n沟道型薄膜晶体管的情 况，但不局限于此，通过使添加有赋予一种导电类型杂质元素的半导 体膜105成为p型，可以同样地形成p沟道型的薄膜晶体管。
本实施方式所示的薄膜晶体管110的制造工序少，而可以降低成 本。另外，通过由微晶半导体构成用作沟道形成区域的微晶半导体膜 103，可以获得lcm2/V .sec至20cm2/V.sec的电场效应迁移率。因此， 虽然在本实施方式中示出使用薄膜晶体管IIO作为像素部的像素的开 关元件的实例，但是不局限于此，可以用作形成扫描线(栅极线)一 側的驱动电路等的元件。
本实施方式可以与在其他实施方式所记栽的结构或制造方法组 合而实施。
实施方式2
在本实施方式中，将参照图ll对在上述实施方式1中使用于微 晶半导体膜的成膜的等离子体CVD装置的一个构成例进行说明。具 体而言，在本实施方式中，对被施加了多个高频电力的等离子体CVD 装置的 一个构成例进行说明。
反应室300由铝或不锈钢等具有刚性的材料形成，并其内部构成 为可以真空排气。反应室300具备有第一电极301和第二电极302。
第一电极301联结有高频电力供给装置303，并且第二电极302
被施加接地电位，且可以装载衬底。第一电极301由绝缘材料316与 反应室300的内壁绝缘分离，并构成为不漏失高频电力。注意，在图 11中表示采用电容耦合型(平行平板型)结构的第一电极301和第二 电极302,但是只要是通过施加两种以上的不同高频电力可以在反应 室300内部生成等离子体的结构，就可以采用感应耦合型等其他结构。
高频电力供给装置303包括第一高频电源304和第二高频电源 305、以及分别对应于它们的第一匹配器306和第二匹配器307。从第 一高频电源304和第二高频电源305输出的高频电力一起供给给第一 电极301。也可以在第一匹配器306或第二匹配器307的输出一侧设 置带通滤波器，以便防止导入一方的高频电力。
第一高频电源304所供给的高频电力适用波长约10m以上的高 频，适用HF频带的3MHz至30MHz，典型为13.56MHz的频率。第 二高频电源305所供给的高频电力适用VHF频带的30MHz至 300MHz，即其波长小于约10m (不包括10m)的高频。
即，第一高频电源304所供给的高频电力的波长具有第一电极 301的一边的长度3倍以上的长度，第二高频电源305所供给的高频 电力的波长短于第一高频电源304所供给的高频电力的波长。通过将 不引起表面驻波的高频电力供给到第一电极301而生成等离子体，同 时供给属于VHF频带的高频电力，来实现等离子体的高密度化。其 结果，可以在长边超过2000mm的大面积衬底上形成具有均匀性并膜 质优越的薄膜。
第一电极301也联结到气体供给单元308。气体供给单元308由 填充反应气体的圆柱型容器310、压力调节阀311、停止阀312、质量 流量控制器313等构成。在反应室300内第一电极301的相对于衬底 的面被加工为簇射板状，设有多个孔。反应气体从第一电极301的内 部的空心结构经过该孔而供给到反应室300内。
图12表示第一电极301的其他结构。第一电极301分成为由第 一高频电源304供给高频电力的第一电极301a和由第二高频电源305 供给高频电力的第一电极301b。第一电极301a和第一电极301b在与
衬底相对的面上设有细孔并形成为彼此咬合的梳齿状，并且为了防止
彼此接触，邻接的部件由绝缘材料316彼此分离。图12所示的结构 可以代替图11所示的第一电极301，并可以获得相同的效果。
连接到反应室300的排气单元309具备进行真空排气和在导入反 应气体的情况下进行控制以使反应室300内保持预定的压力的功能。 作为排气单元309的结构包括蝶阀317、导气阀(conductance valve ) 318、涡轮分子泵319、干燥泵320等。在配置蝶阀317和导气阀318 并联的情况下，通过关闭蝶阀317而使导气阀318工作，可以控制反 应气体的排气速度而将反应室300的压力保持为预定的范围。另外， 通过使导通性高的蝶阀317开启，可以进行高真空排气。
在进行作为真空度低于l(T5Pa的压力的超高真空排气的情况下， 优选并用低温泵321。另外，在作为最终真空度进行排气到超高真空 的程度的情况下，可以对反应室300的内壁进行镜面加工，并设置用 于烘烤的加热器以减少来源于内壁的气体释放。
由加热控制器315控制温度的衬底加热器314设置于第二电极 302。在衬底加热器314设置在笫二电极302中的情况下，采用热传 导加热方式，由护鞘加热器等构成。具有可动式结构，以可以适当地 改变第一电极301和第二电极302的间隔并可以调节第二电极302的高度。
通过利用根据本实施方式的等离子体CVD装置的反应室，可以 形成以氧化硅膜和氮化硅膜为代表的绝缘膜、以微晶硅膜和非晶硅膜 为代表的半导体膜、其他适用于TFT及光电转换装置等的各种薄膜。 尤其是在长边超过2000mm的大面积衬底上形成上述薄膜的情况下有 效。
注意，虽然在上述实施方式1中，说明了将本实施方式所示的等 离子体CVD装置使用于微晶半导体膜103的形成的情况，但是不局 限于此，若更换反应气体，则可以形成各种薄膜。本实施方式所示的 等离子体装置可以适用于形成非晶硅膜、非晶硅锗膜、非晶碳化硅膜、 微晶硅锗膜、微晶碳化硅膜等的膜作为半导体膜。作为绝缘膜，本实
施方式所示的等离子体装置可以适用于形成氧化硅、氮化硅、氧氮化 硅、氮氧化硅等的膜。
本实施方式可以与在其他实施方式所记载的结构和制造方法组 合而实施。
实施方式3
在本实施方式中，作为应用上述实施方式2所示的反应室的等离 子体CVD装置的实例，对适合于多个膜(在此，构成TFT的栅绝缘 膜及半导体膜)的成膜的构成的实例，将参照图18进行说明。
图18表示具备多个反应室的多室等离子体CVD装置的实例。 该装置具备公共室323、装载/卸载室322、第一反应室300a、第二反 应室300b、第三反应室300c。装填于装栽/卸栽室322的盒子(cassette ) 324中的衬底具有利用公共腔323的搬送机构326搬入/搬出到各反应 室的板料送进方式的结构。公共腔323和各室之间设置有闸门阀325， 以便各反应室内进行的处理互不干涉。
各反应室根据所形成的薄膜的种类区分。例如，第一反应室300a 是用作形成栅绝缘膜等绝缘膜的反应室，第二反应室300b是用作形 成构成沟道的微晶半导体层的反应室，第三反应室300c是用作形成 构成源极及漏极的包括赋予一种导电类型的杂质元素的半导体膜的 反应室而分别利用。当然，反应室的个数不局限于此，根据需要可以 任意增减。另外，既可以在一个反应室内形成一种膜，又可以采用在 一个反应室内形成多种膜的结构。
各反应室连接有涡轮分子泵319和干燥泵320作为排气单元。排 气单元不局限于这些真空泵的组合，只要是能够排气到大约为10"Pa 至10—spa的真空度，就可以应用其他真空泵。另外，形成微晶半导体 膜的第二反应室300b联结有低温泵321以真空排气到超高真空的程 度。另外，若在排气单元和各反应室之间设置有蝶阀317，则由此可 以遮断真空排气，并且通过使用导气阀318控制排气速度而可以调节 各反应室的压力。
气体供给单元308由填充半导体材料气体或稀有气体等的使用
于工序的气体的圆柱型容器310、停止阀312、质量流量控制器313 等构成。气体供给单元308g连接到第一反应室300a并供给用来形成 栅绝缘膜的气体。气体供给单元308i连接到第二反应室300b并供给 用来形成微晶半导体膜的气体。气体供给单元308n连接到第三反应 室300c并供给例如用来形成n型半导体膜的气体。气体供给单元308a 供给氩，并且气体供给单元308f供给用于反应室内的清洗的蚀刻气 体，这些单元作为各反应室公共管线而构成。
各反应室联结着用来生成等离子体的高频电力供给单元。高频电 力供给单元303包括高频电源和匹配器。在此情况下，与实施方式2 相同，通过由第一高频电源304和第二高频电源305、第一匹配器306 和第二匹配器307构成，可以形成均匀性优良的薄膜。等离子体CVD 装置的结构只要与各种玻璃衬底的尺寸(称为第一代的 300mmx400mm ， 笫三代的 550mmx650mm 、 第四代的 730mmx920mm 、 第五代的 1000mmxl200mm 、 第六代的 2450mmxl850mm 、 第七代的 1870mmx2200mm 、 第八代的 2000mmx2400mm 、 第九代的 2450mmx3050mm 、 第十代的 2850mmx3050mm等)相适合即可，就可以在各种尺寸的衬底上形成 均匀性优良的薄膜。
如本实施方式所示那样，通过利用图18所示的多个反应室并且 在公共腔中彼此联结，来可以在不接触于大气的状态下连续地层叠多 个不同的层。
本实施方式可以与在其他实施方式所记载的结构和制造方法組 合而实施。
实施方式4
在本实施方式中，将参照附图对与上述实施方式不同的具有薄膜 晶体管的显示装置的制造方法进行说明。具体而言，对使用多灰度掩 模的制造方法进行说明。
首先，在衬底100上按顺序层叠栅电极101、栅绝缘膜102、具 有微晶结构的微晶半导体膜103、用作緩沖层的非晶半导体膜104、
添加有赋予一种导电类型的杂质元素的第三半导体膜105、以及导电 膜106，然后在导电膜106上形成抗蚀剂131。接着，使用多灰度掩 模132对抗蚀剂131照射光，以对该抗蚀剂131进行膝光(参照图8A )。 抗蚀剂131可以使用正型抗蚀剂或负型抗蚀剂。这里，使用正型 抗蚀剂。
在此，对使用多灰度掩模132的膝光，将参照图15A至15D进 行说明。
多灰度掩模是指能够设定三个曝光水平的掩模，该三个曝光水平 分别为曝光部分、中间曝光部分、以及未曝光部分。通过进行一次的 曝光及显影工序，可以形成具有多个(典型为两种)厚度区域的抗蚀 剂掩模。因此，通过使用多灰度掩模，可以减少光掩模个数。
作为多灰度掩模的典型例子，可以举出图15A所示的灰度掩模 132a、以及图15C所示的半色调掩模132b。
如图15A所示，灰度掩模132a由具有透光性的衬底133、形成 在其上的遮光部134、以及衍射光栅135构成。在遮光部134中，光 的透过量为0%。另一方面，衍射光栅135可以通过将狹缝、点、网
隔来控制光的透过量。周期性狭缝、点、网眼、以及非周期性狭缝、 点、网眼都可以用于衍射光栅135。
作为具有透光性的衬底133，可以使用石英等的具有透光性的衬 底。遮光部134及衍射光栅135可以由铬或氧化铬等的吸收光的遮光 材料构成。
将光照射到灰度掩模132a的情况下，如图15B所示，在遮光部 134中，光透过量136为0% ，而在不设置有遮光部134及衍射光栅 135的区域中，光透过量136为100%。另外，在衍射光栅135中， 可以将光透过量调整为10%至70%的范围内。衍射光栅135中的光 透过量可以通过调整衍射光栅的狹缝、点、或网眼的间隔及节距而控 制。
如图15C所示，半色调掩模132b由具有透光性的衬底133、形
成在其上的半透过部137、以及遮光部138构成。半透过部137可以 使用MoSiN、 MoSi、 MoSiO、 MoSiON、 CrSi等。遮光部138可以 由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到半色调掩模132b的情况下，如图15D所示，在遮光 部138中，光透过量139为0%，而在不设置有遮光部138及半透过 部137的区域中，光透过量139为100%。另外，在半透过部137中， 可以将光透过量调整为10%至70%的范围内。半透过部137中的光 透过量可以根据半透过部137的材料而调整。
通过在使用多灰度掩模进行膝光之后进行显影，可以如图8B所 示那样形成具有不相同的厚度区域的抗蚀剂掩模141。
接着，通过使用抗蚀剂掩模141将微晶半导体膜103、用作緩冲 层的非晶半导体膜104、添加有赋予一种导电类型的杂质元素的第三 半导体膜105、以及导电膜106蚀刻并分离(参照图9A)。
然后，对抗蚀剂掩模141进行灰化处理。其结果是，抗蚀剂的面 积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极101 的一部分重叠的区域)被去除，由此如图9B所示，可以形成被分离 的抗蚀剂掩模142。
接着，通过使用抗蚀剂掩模142并蚀刻添加有赋予一种导电类型 的杂质元素的半导体膜105及用作緩冲层的非晶半导体膜104，形成 源区域105a及漏区域105b、源电极106a及漏电极106b(参照图9C )。 注意，用作緩冲层的非晶半导体膜104是只一部分被蚀刻，它覆盖微 晶半导体膜103的表面。在此，在位于源区域105a和漏区域105b之 间的非晶半导体膜104的表面上形成凹部。
接着，在源电极106a及漏电极106b、源区域105a及漏区域105b、 非晶半导体膜104、以及栅绝缘膜102上形成绝缘膜107。接下来， 在绝缘膜107中形成接触孔，形成在该接触孔中与漏电极106b接触 的像素电极108 (参照图10)。
通过上述工序，可以形成在像素部中具有薄膜晶体管110的显示装置。
本实施方式可以与在其他实施方式所记载的构成和制造方法组 合而实施。
实施方式5
在本实施方式中，作为上述实施方式所示出的显示装置的一个方 式，对液晶显示面板参照图16A和16B进行说明。图16A是形成在第一 衬底4001上的薄膜晶体管4010及液晶元件4013在与第二衬底4006之 间由密封剂4005密封的面板的俯视图，图16B示出沿图16A的C-D的截面。
在本实施方式所示的液晶显示面板中，以围绕设置在第一衬底 4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂
4005。 另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底
4006。 因此，由第一衬底4001、密封剂4005和第二衬底4006将像素部 4002和扫描线驱动电路4004与液晶4008—起密封起来。
另外，在与由第 一衬底4001上的密封剂4005围绕的区域不同的区 域安装有信号线驱动电路4003，该信号线驱动电路4003具备有在另行 预备的衬底上由多晶半导体膜形成的薄膜晶体管4009。在本实施方式 中，关于将具有使用多晶半导体膜的薄膜晶体管4009的信号线驱动电 路4003贴合在第一衬底4001上的一个实例进行说明。但是也可以由使 用单晶半导体的晶体管形成信号线驱动电路4003并贴合。
在第一衬底4001上设置的像素部4002和扫描线驱动电路4004具 有多个薄膜晶体管，图16B例示包含在像素部4002中的薄膜晶体管 4010。薄膜晶体管4010相当于上述实施方式1和2所示的薄膜晶体管。 另外，可以以与薄膜晶体管4010相同的结构设置构成扫描线驱动电路 4004的晶体管。
另外，像素电极4030与薄膜晶体管4010电连接。构成液晶元件 4013的对置电极4031形成在第二衬底4006上。像素电极4030、对置电 极4031和液晶4008重叠的部分相当于液晶元件4013。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金 属(典型为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics,即玻璃纤维增强塑料)板、PVF(聚 氟乙烯)膜、聚酯膜或丙烯酸树脂膜。另外，也可以采用具有由PVF 膜或聚酯膜夹着铝箔的结构的薄板。
另外，球状的隔离件4035用来控制像素电极4030和对置电极 4031之间的距离(单元间隙)而设置。注意，也可以使用通过选择性 地蚀刻绝缘膜而获得的隔离件而代替球状的隔离件4035。
此外，供给给另行形成的信号线驱动电路4003和扫描线驱动电 路4004或像素部4002的各种信号及电位，通过导入布线4014及导 入布线4015从FPC 4018提供。
在本实施方式中，连接端子4016由与^^素电极4030相同的导电 膜形成。另外，导入布线4014、导入布线4015由与薄膜晶体管4010 的源电极及漏电极相同的导电膜形成。
连接端子4016通过各向异性导电膜4019与FPC 4018所具有的 端子电连接。
注意，虽然未图示，本实施方式所示的液晶显示装置具有定向膜、 偏振片，进而也可以具有颜色滤光片、屏蔽膜。
注意，图16A和16B示出另行形成信号线驱动电路4003并安装 到第一衬底4001上的实例，但是本实施方式不局限于该结构。既可 以另行形成扫描线驱动电路并安装，又可以另行仅形成信号线驱动电 路的一部分或扫描线驱动电路的一部分并安装。
作为本实施方式所说明的液晶显示装置可以采用TN(Twisted Nematic，扭曲向列)型、VA (Vertical Alignment,垂直取向)型或横 向电场方式的液晶显示装置。
VA型液晶显示装置是控制液晶面板的液晶分子的排列的方式中 的一种。VA型液晶显示装置是当没有施加电压时液晶分子取向垂直 于面板表面的方向的方式。在本实施方式中，特别地，将像素(pixel) 分成几个区域(子像素)，并将分子分别向不同的方向倾斜。这称为 多畴(multi domain )化或多畴设计。
横向电场方式是指通过对单元内的液晶分子向水平方向施加电
场来驱动液晶且显示灰度的方式。通过该方式，视角可以扩大到约180度。
本实施方式可以通过与其他实施方式所记载的构成组合来实施。 实施方式6
在本实施方式中，参照图17A和17B对作为上述实施方式所示出 的显示装置的一个方式对发光显示面板进行说明。图17A是形成在第 一衬底4001上的薄膜晶体管4010及发光元件4011在与第二衬底4006 之间由密封剂4005密封的面板的俯视图，图17B示出沿图17A的E-F的 截面。
在本实施方式中，使用利用电致发光的发光元件。利用电致发光 的发光元件按其发光材料是有机化合物还是无机化合物而区别， 一般 而言，前者称为有机EL元件，后者称为无机EL元件。
在本实施方式所示的发光显示面板中，以围绕设置在第一衬底 4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂
4005。 另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底
4006。 因此，由第一衬底4001、密封剂4005和第二衬底4006将像素部 4002和扫描线驱动电路4004与填充剂4007—起密封起来。
另外，在与由第一衬底4001上的密封剂4005围绕的区域不同的区 域安装有信号线驱动电路4003，该信号线驱动电路4003具备有在另行 预备的衬底上由多晶半导体膜形成的薄膜晶体管4009。在本实施方式 中，关于将具有使用多晶半导体膜的薄膜晶体管4009的信号线驱动电 路4003贴合在第一衬底4001上的一个实例进行说明。但是也可以由使 用单晶半导体的晶体管形成信号线驱动电路并贴合。
在第一衬底4001上设置的像素部4002和扫描线驱动电路4004具 有多个薄膜晶体管，图17B例示包含在像素部4002中的薄膜晶体管 4010。薄膜晶体管4010相当于上述实施方式1和2所示的薄膜晶体管。 另外，可以以与薄膜晶体管4010相同的结构设置构成扫描线驱动电路 4004的晶体管。
构成发光元件4011的像素电极4017与薄膜晶体管4010的源电极
或漏电极电连接。发光元件4011的构成可以根据从发光元件4011取出 的光的方向和薄膜晶体管4010的极性等适当地改变。
另外，虽然在图17B所示的截面图中未图示供给给另行形成的信
及电位，但是通过导入布线4014、导入布线4015，从FPC4018供给。 在本实施方式中，连接端子4016由与构成发光元件4011的像素电
极4017相同的导电膜形成。另外，导入布线4014、导入布线4015由与
薄膜晶体管4010的源电极及漏电极相同的导电膜形成。
连接端子4016与FPC 4018所具有的端子通过各向异性导电膜
4019电连接。
位于从发光元件4011取出光的方向的衬底由具有透光性的材料 而设置。在本实施方式中，为了从第二衬底4006 —侧取出光，通过 使用如玻璃板、塑料板、聚酯膜或丙烯酸膜等具有透光性的材料来形 成第二衬底4006。
另外，作为填料4007除了氮或氩等惰性气体之外，还可以使用 紫外线固化树脂或热固化树脂，可以使用PVC(聚氯乙烯)、丙烯酸、 聚酰亚胺、环氧树脂、硅酮树脂、PVB (聚乙烯醇缩丁醛)、或EVA (ethylene vinyl acetate ， ？卩乙辟-乙^乙#酉旨)。
另外，若有需要，也可以在发光元件的出射表面上适当地提供诸 如偏振片、圆偏振片(包括椭圆偏振片)、相位差板U/4片、X/2片)、 或颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上提供 抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来 扩散反射光并降低眩光的。
注意，图17A和17B示出另行形成信号线驱动电路4003并安装 到第一衬底4001上的实例，但是本实施方式不局限于该结构。既可 以另行形成扫描线驱动电路并安装，又可以另行仅形成信号线驱动电 路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式7
根据本发明而获得的显示装置等可以用于有源矩阵型显示装置 模块。换句话说，在显示部分安装有上述模块的所有电子产品均可以 实施本发明。
作为这种电子产品，可以举出摄像机、数字照相机、头戴式显示 器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计 算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。
图13A至13D示出了其一例。
图13A表示电视装置。如图13A所示，可以将显示模块组装在 框体中来完成电视装置。将安装了 FPC为止的显示面板还称为显示 模块。由显示模块形成主画面2003，作为其他附属器件还具有扬声器 部分2009、操作开关等。如上所述，可以完成电视装置。
如图13A所示，在框体2001中组装利用显示元件的显示用面板 2002，并且可以由接收机2005接收普通的电视广播，而且通过调制 解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单 向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接 收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关 或另外的遥控装置2006进行，并且该遥控装置2006也可以设置有显 示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构除了主画面2003以外， 使用第二显示用面板形成辅助画面2008，并显示频道或音量等。在这 种结构中，也可以采用视角优良的液晶显示面板形成主画面2003，并 且采用能够以低耗电量进行显示的发光显示面板形成辅助画面2008。 另外，为了优先地减小耗电量，也可以采用如下结构使用发光显示 面板形成主画面2003，使用发光显示面板形成辅助画面2008，并且 辅助画面2008能够点亮和熄灭。
图14是电视装置的主要结构的框图。像素部921形成在显示面 板900上。也可以采用COG方法将信号线驱动电路922和扫描线驱 动电路923安装在显示面板900上。
作为其它外部电路的结构，在视频信号的输入一侧具有视频信号
放大电路925、视频信号处理电路926、控制电路927等。其中，视 频信号放大电路925放大而调谐器924所接收的信号中的视频信号， 视频信号处理电路926将从视频信号放大电路925输出的信号转换成 对应于红、绿和蓝各种颜色的色信号，控制电路927将该视频信号转 换成驱动器IC输入规格。控制电路927将信号输出到扫描线一侧和 信号线一侧。在进行数字驱动的情况下，可以采用如下结构在信号 线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号发送到音频信号放大电 路929，并经音频信号处理电路930供给到扬声器933。控制电路931 从输入部932接收接收站(接收频率)或音量的控制信息，并将信号 传送到调谐器924和音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人 计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的
广告显示屏等大面积显示媒体。
图13B表示便携式电话机2301的实例。该便携式电话机2301 包括显示部2302、操作部2303等而构成。在显示部2302中，应用上 述实施方式所说明的显示装置，从而可以提高批量生产性。
另外，图13C所示的便携型计算机包括主体2401、显示部2402 等。通过对显示部2402应用上述实施方式所示的显示装置，可以提 高批量生产性。
图13D是台灯，其包括照明部分2501、灯罩2502、可变臂2503、 支柱2504、基座2505和电源2506。通过将本发明的发光装置使用于 照明部分2501来制造台灯。注意，照明灯包括固定到天花板上的照 明灯和壁挂照明灯等。通过应用上述实施方式所示的显示装置，可以 提高批量生产性，并可以提供廉价的台灯。
本申请基于2007年8月17日在日本专利局提交的日本专利申请 序列号2007-212904及2007-212卯3 ，在此引用其全部内容作为参考。
权利要求
1.一种显示装置的制造方法，包括如下工序在衬底上形成栅电极；在所述栅电极上形成栅绝缘膜；在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及在所述微晶半导体膜上形成非晶半导体膜，其中，所述形成微晶半导体膜的工序包括将反应室的压力设定为10-5Pa以下；将所述衬底的温度设定为100℃至200℃的范围内；导入氢及稀有气体来生成等离子体；以及在形成所述微晶半导体膜时，使氢等离子体作用到形成在所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物。
2. 根据权利要求l所述的显示装置的制造方法，其中，所述微晶 半导体膜具有lxlO"atoms/cn^以下的氧浓度。
3. 根据权利要求l所述的显示装置的制造方法，其中，通过将三 甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
4. 根据权利要求l所述的显示装置的制造方法，其中，在使所述 微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜上 形成所述非晶半导体膜。
5， 一种显示装置的制造方法，包括如下工序在衬底上形成栅电极；在所述栅电极上形成栅绝缘膜；在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及在所述微晶半导体膜上形成非晶半导体膜， 其中，所述形成微晶半导体膜的工序包括 将反应室的压力设定为10-Spa以下；将所述衬底的温度设定为100'C至20(TC的范围内； 导入氢及稀有气体来生成等离子体；以及 在导入硅气体来形成所述微晶半导体膜时，使氢等离子体及稀有气体等离子体作用到形成在所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物。
6. 根据权利要求5所述的显示装置的制造方法，其中，所述微晶 半导体膜具有lxlO"atoms/cn^以下的氧浓度。
7. 根据权利要求5所述的显示装置的制造方法，其中，通过将三 甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
8. 根据权利要求5所述的显示装置的制造方法，其中，在使所述 微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜上形成所述非晶半导体膜。
9. 根据权利要求5所述的显示装置的制造方法，其中，在导入所 述硅气体之前停止导入所述稀有气体。
10. 根据权利要求5所述的显示装置的制造方法，其中，在导入 所述硅气体之后停止导入所述稀有气体，并且在所述硅气体的导入和 所述稀有气体的停止之间插入预定的期间。
11. 根据权利要求5所述的显示装置的制造方法，其中，使用氩 作为所述稀有气体。
12. —种显示装置的制造方法，包括如下工序 在衬底上形成栅电极； 在所述栅电极上形成栅绝缘膜；在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及在所述微晶半导体膜上形成非晶半导体膜，其中，所述形成微晶半导体膜的工序包括 将反应室的压力设定为l(TSpa以下； 将所述衬底的温度设定为10(TC至200'C的范围内； 通过导入氢及硅气体并且将HF频带的第一高频电力和VHF频带的第二高频电力彼此叠加并施加来生成等离子体；以及 在形成所述微晶半导体膜时，使氢等离子体作用到形成在 所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物。
13. 根据权利要求12所述的显示装置的制造方法，其中，所述微 晶半导体膜具有lxlO"atoms/cn^以下的氧浓度。
14. 根据权利要求12所述的显示装置的制造方法，其中，通过将 三甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
15. 根据权利要求12所述的显示装置的制造方法，其中，在使所 述微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜 上形成所述非晶半导体膜。
16. —种显示装置的制造方法，包括如下工序 在衬底上形成栅电极； 在所述栅电极上形成栅绝缘膜；在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及在所述微晶半导体膜上形成非晶半导体膜，其中所述形成微晶半导体膜的工序，包括 将反应室的压力设定为10巧Pa以下； 将所述衬底的温度设定为100°C至200'C的范围内； 通过导入氢及稀有气体并且将HF频带的第一高频电力和VHF频带的第二高频电力彼此叠加并施加来生成等离子体；以及 在导入硅气体来形成所述微晶半导体膜时，使氢等离子体及稀有气体等离子体作用到形成在所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物。
17. 根据权利要求16所述的显示装置的制造方法，其中，所述微 晶半导体膜具有lxl017atoms/cm3"下的氧浓度。
18. 根据权利要求16所述的显示装置的制造方法，其中，通过将 三甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
19. 根据权利要求16所述的显示装置的制造方法，其中，在使所 述微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜 上形成所述非晶半导体膜。
20. 根据权利要求16所述的显示装置的制造方法，其中，在导入 所述硅气体之前停止导入所述稀有气体。
21. 根据权利要求16所述的显示装置的制造方法，其中，在导入 所述硅气体之后停止导入所述稀有气体，并且在所述硅气体的导入和 所述稀有气体的停止之间插入预定的期间。
22. 根据权利要求16所述的显示装置的制造方法，其中，使用氩 作为所述稀有气体。
全文摘要
本发明涉及一种显示装置的制造方法。在形成底栅型薄膜晶体管时，进行在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序，以及在微晶半导体膜上形成非晶半导体膜的工序。在形成微晶半导体膜的工序中，将反应室的压力设定为10<sup>-5</sup>Pa以下，将衬底的温度设定为120℃至220℃的范围内，通过导入氢及硅气体来生成等离子体，在进行成膜时，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物来进行去除。另外，通过将HF频带的第一高频电力和VHF频带的第二高频电力彼此叠加并施加来生成等离子体。
文档编号H01L21/336GK101369539SQ20081014566
公开日2009年2月18日 申请日期2008年8月15日 优先权日2007年8月17日
发明者古野诚, 大力浩二, 山崎舜平, 手塚祐朗, 神保安弘, 鸟海聪志 申请人:株式会社半导体能源研究所