薄膜晶体管及其制造方法和显示装置的制作方法

专利名称：薄膜晶体管及其制造方法和显示装置的制作方法
技术领域：
本发明涉及薄膜晶体管及其制造方法。此外，涉及具备所述薄膜晶体管的显示装置。
背景技术：
近年来，生产了将采用氢化非晶硅膜的薄膜晶体管(下面称为"TFT"(Thin Film Transistor))作为开关(switching)元件来使用的有源矩阵(active matrix)型液晶显示装置。对于氢化非晶硅膜来说，在较低的温度(200°C ~ 350'C )下能够在大面积的衬底上均匀地堆叠这一点上，与主要采用玻璃的液晶显示装置的工艺整合性较好。
作为采用氢化非晶硅膜的TFT结构，具有交错(stagger)结构和共面(coplanar)结构。对于交错结构来说，栅电极与源电极/漏电极的相对位置夹着氢化非晶硅膜而在两侧对峙，对于共面结构来说，栅电极和源电极/漏电极相对于氢化非晶硅膜配置在的相同一侧。此外，还具有栅电极位于氢化非晶硅膜的上层的顶栅(top gate)(正交错)型和栅电极位于氢化非晶硅膜的下层的底栅(bottom gate)(反交错)型。
装栽在液晶显示装置上的TFT的最常见的结构是能够大大减轻背光源(backlight)的光照射的影响的反交错结构。在图9中，示出根据现有例的反交错型的TFT的示意截面图。如该图所示，反交错型TFTIOO具有绝缘性衬底101、栅电极102、栅极绝缘膜103、作为半导体层的氢化非晶硅膜104和n型非晶硅膜105、源电极106a、漏电极106b、保护绝缘膜107等。
首先，在玻璃衬底等的绝缘性衬底101上，利用蒸镀等方法形成栅电极形成用的导电膜。并且，经由照相制版工序、蚀刻(etching)工序、抗蚀剂(resist)除去工序等，形成所希望的形状的栅电极102。接下来，在栅电极102以及绝缘性衬底101上依次堆积栅极绝缘膜103、起到半导体层的氢化非晶硅膜104,n型非晶硅膜105。并且，将氢化非晶硅躁104和n型非晶硅膜10:5构图(patterning)为岛(island)形状。
接下来，以覆盖栅极绝缘膜103、半导体层的方式形成源电极/漏电
4极形成用导电膜。并且，经由照相制版工序、蚀刻工序等得到所希望的
形状的源电极106a和漏电极106b。之后，对TFT100的背沟道(backchannel)部分的n型非晶硅膜105以及氢化非晶硅膜104的一部分进行蚀刻。并且，以覆盖它们整体的方式形成保护绝缘膜107,从而起到开关元件作用的TFT完成。
但是，对于TFT的性能来说，受到作为半导体层的非晶硅膜和栅极绝缘膜的界面的缺陷能级影响较大。因此，为了提高TFT的特性，降低该缺陷能级是重要的。该缺陷能级是由于栅极绝缘膜和非晶硅膜的界面状态(形态(morphology))或成膜时的等离子体损伤(plasma damage )等而产生的。
构成TFT的栅极绝缘膜多采用硅氮化膜。对于该硅氮化膜来说，与氢化非晶硅膜相同地，采用能够低温成膜的等离子体CVD (ChemicalVapor Deposition )法形成的情况较多。因此，在硅氮化膜和氬化非晶硅膜的界面上，在成膜过程中容易产生缺陷能级。由于缺陷能级，TFT的阈值电压变高，或者导致场效应迁移率的降低。并且，在长时间驱动TFT的情况下，存在如下问题通过缺陷能级在硅氮化膜中注入电子，产生阈值电压偏移(shift)。此外，由于在硅氮化膜自身中存在电子俘获能级，所以，如果不采用适当的条件则会加速TFT阈值电压偏移(shift)。
为了降低上述缺陷能级，提出了控制栅极绝缘膜的成膜条件或栅极绝缘膜的表面状态的方法(专利文献l、 2)。
在专利文献l中，作为使栅极绝缘膜和氢化非晶硅膜的界面能级、缺陷等的产生降低的方法，提出了形成栅极绝缘膜之后，在形成半导体层之前在栅极绝缘膜表面上裤加氢等离子体处理的方法。具体地说，将作为栅极绝缘膜原料的Si仏(硅烷)、NH"氨)和N2(氮气)导入到真空槽中，形成栅极绝缘膜，直到所希望的膜厚。接下来，在栅极绝缘膜成膜结束(目标膜厚)之前，将氢导入到真空槽内，并且，停止SiH4、 NH3和
N2的供应。并且，对栅极绝缘膜的表面持续非常弱的氢等离子体的放电，
直到残留在真空槽内的栅极绝缘膜的原料气体(NH3和N2)不影响半导体层的形成。
在专利文献2中，为了得到实现较高的场效应迁移率的TFT，提出了由第一栅极绝缘膜和第二栅极绝缘膜构成的两层结构，该第一栅极绝缘膜在栅电极上由氢含量较少的硅氮化膜构成，该第二栅极绝缘膜在第一栅极绝缘膜的上层由氢含量较多的硅氮化膜构成。这些栅极绝缘膜采
用由N2、 SiH4和NH3构成的原料气体，由等离子体CVD法形成。记载了在氢含有量少的第 一栅极绝缘膜中，使NH3和SiH4的流量比(NH3/SiH4)为4以下，在氢含有量多的第二栅极绝缘膜中，NH3和SiH4的流量比(NIVSiH4)为4以上的情况。
专利文献1 特开平05-335335号公报
专利文献2 特开平07-162001号公报
根据上述专利文献1的方法，记载了通过将栅极绝缘膜表面保持在化学活性状态，从而能够减少界面能级或缺陷的产生的情况。但是，这样的效果是暂时的，例如，在持续30000秒以上的长时间驱动TFT的情况下，效果并不充分，阈值电压偏移较大，所以更谈不上可靠性高。此外，在过量地进行上述氢等离子体处理的情况下，存在如下问题导致栅极绝缘膜和氢化非晶硅膜的粘合性恶化，在制造工序中产生氢化非晶半导体104和栅极绝缘膜103的剥离等。
特别是，近年来液晶显示装置应用于产业设备的范围扩大，其使用环境温度扩展到-20。C ~ 8CTC。在高温环境下，阈值电压偏移进一步地加速，所以存在TFT工作的可靠性更容易下降的情况。因此，期望可靠性较高的TFT。
根据上迷专利文献2的方法，记栽了如下情况在与半导体层接触的第二栅极绝缘膜中，如上所述，使NH3和SiH4的流量比(NH3/SiH4)为4以上。但是，本发明人反复实验的结果是，发现当NH3和SiRt的流量比(NH3/SiR0大时，硅氮化膜的内部应力从压缩应力变为拉伸应力，在通常良好的100-500Mpa的压缩应力以外。
在适当的条件下成膜的氢化非晶硅的应力为约200-600Mpa的压缩应力。当硅氮化膜变成拉伸应力时，由于各层的变形方向相反，从而产生缺陷，并且担心TFT的场效应迁移率的降低或阈值电压的上升。此外，成为拉伸应力的硅氮化膜的相对介电常数大大降低。因此，为了将硅氮化膜的电容保持恒定，不得不将硅氮化膜的厚度变薄，成为成品率降低的原因。
并且，随着近年来的显示装置的大型化，玻璃衬底面积变大成以米为单位的四方形，存在衬底整体的变形量非常大的倾向。特别是，在衬底周边，硅氮化膜和非晶硅膜的界面容易产生剥离。因此，保持各层的
6应力平衡(balance)是非常重要的。

发明内容
本发明是鉴于上迷背景而进行的，其目的是提供一种良好地保持特性、可靠性较高的薄膜晶体管及其制造方法和搭栽该薄膜晶体管的显示装置。
本发明的薄膜晶体管的制造方法具备在衬底上形成栅电极的工序、在所述栅电极上形成栅极绝缘膜的工序、在所述栅极绝缘膜的正上方形成氢化非晶硅膜的工序，所述栅极绝缘膜至少具备与所述氢化非晶硅膜接触的第一区域和与该第一区域相比位于下层的第二区域，所述第一区域以及第二区域使用由NH3、 N2、 SiH4构成的原料气体、和H2或由hb与He构成的气体形成，所述第 一 区域是以所述NH3和所述SiH4的流量比(NHb/SiH4)为11以上且'14以下的方式形成的，所述第二区域是以所述NH3和所述SiH4的流量比(NH3/SiH4)为4以下的方式形成的。
本发明的薄膜晶体管具备在所述栅电极上形成的栅极绝缘膜、在所述栅极绝缘膜的正上方形成的氢化非晶硅膜，所迷栅极绝缘膜至少具备与所述氢化非晶硅膜接触的第一区域和与该第一区域相比位于下层的第二区域，所述第一区域以及第二区域由硅氮化膜构成，所述第一区域的硅氮化膜的氮和硅的组成比(N/Si)为1.3以上且1.5以下，所述第二区域的硅氮化膜的氮和硅的组成比(N/Si)为1.0以下。
根据本发明，具有如下优良的效果能够提供良好地保持特性并且可靠性较高的薄膜晶体管及其制造方法和搭栽该薄膜晶体管的显示装置。


，
图1是实施方式1的TFT的示意截面图。
图2是将针对NH3/SiH4流量比的硅氮化膜的应力值进行绘图后的图。
图3是将针对NH3/SiH4流量比的硅氮化膜的组成比(N/Si)进行绘图后的图。
图4是相对于硅氮化膜的组成比(N/Si)将阈值电压偏移量进行绘图后的图。
7图5是相对于硅氮化膜的組成比(N/Si)将Si-H键、N-H键、阈值电 压进行绘图后的图。
图6(a)-(c)是示出实施方式1的TFT的制造工序的截面图。 图7是示出实施例以及比较例的TFT的测量值的表。 图8是实施方式2的TFT的示意截面图。 图9是现有例的TFT的示意截面图。
图IO是将针对NH3/SiH4流量比的硅氮化膜的应力值进行绘图后的图。
具体实施例方式
下面，说明对本发明进行应用的实施方式的一例。并且，只要与本 发明的宗旨一致，其他的实施方式当然也属于本发明的范畴。此外，以 后的图中的各构件的尺寸.(size)或比例是为了便于说明的，并不限定于此。
(实施方式1)
图1示出实施方式1的TFT50的结构的示意截面图。TFT50是反交 错型，利用沟道蚀刻(CE(channel etch)制造。
如图l所示，TFT50具有绝缘性衬底1、栅电极2、栅极绝缘膜3、 作为半导体层的氢化非晶硅膜4和n型非晶硅膜5、源电极6a、漏电极 6b、保护绝缘膜7等。
绝缘性衬底1采用玻璃衬底或石英衬底等具有透过性的衬底。在绝 缘性衬底1上形成有栅电极2。栅极绝缘膜3以覆盖栅电极2的方式形 成在其上层。氬化非晶硅膜4形成在栅极绝缘膜3的正上方，并且，至 少其一部分与栅电极2隔着栅极绝缘膜3对向配置。
n型非晶硅膜5形成在氢化非晶硅膜4的上层。n型非晶硅膜5起 到如下作用将氢化非晶硅膜4和源电极/漏电极电连接。氢化非晶硅膜 4是未添加杂质的纯的半导体、即所谓的本征半导体。作为n型非晶硅 膜5 ，是n型半导体，使用在a-Si中微量掺杂(doping)有P(磷(phosphorous)) 的n+a-Si(n+非晶石圭(amorphous silicon))月莫等。
源电极6a以及漏电极6b形成在n型非晶硅膜5上。保护绝缘膜7 以覆盖沟道区域3a、源电极6a、漏电极6b的方式形成(参考图1)。作为 保护绝缘膜7，能够使用SiNx、 SiOy等或它们的混合物以及层叠物。
8源电极6a以及漏电极6b隔着栅极绝缘膜3、氢化非晶硅膜4和n 型非晶硅膜5，与至少一部分的栅电极2对向配置。即，为了作为TFT 进行工作，薄膜晶体管区芈存在于栅电极2上，成为容易受到对栅电极 施加电压时的电场的影响的状态。
在源电极6a和漏电极6b之间施加电压的情况下，施加在栅电极2 上的电压超过某阈值时，在氬化非晶硅膜4的源极、漏极间形成沟道， 通过该沟道流过电流。即，起到开关元件的作用。
在将TFT50搭栽到液晶显示装置上的情况下，在保护绝缘膜7上形 成接触孔，并且，形成像素电极。通过TFT50连接漏电极6b和像素电 极，并且供给用于驱动液晶的电位，从而能够显示所希望的图像。
本实施方式1的栅极绝缘膜3由硅膜氮化形成。但是，对于硅氮化 膜来说，将膜厚方向分割为两个区域，分别由不同组成的硅氮化膜构成。 将栅极绝缘膜3的与氢化非晶硅膜4接触的区域作为第一区域11，将配 置在第一区域11的下层的区域作为第二区域12。
构成栅极绝缘膜3的.第一区域11的硅氮化膜的氮和硅的组成比 (N/Si)为1.3以上且1.5 .以下。此外，构成栅极绝缘膜3的第二区域12 的硅氮化膜的氮和硅的组成比(N/Si)优选为1.0以下。其理由后述。
对于第一区域11和第二区域12来说，分别单独成膜时的膜的应力 值为500Mpa以下，并且，应力方向在分别单独地成膜时成为压缩应力。
第一区域11和第二区域12合起来的膜厚即栅极绝缘膜3的膜厚优 选为300nm以上且400nm以下。当小于300nm时，4旦心由于成膜时混 入的杂质导致绝缘耐性下降并使成品率降低。此外，当超过400nm时，
绝缘膜的电容变小，所以，TFT的导通电流下降，担心不能得到所希望 的特性。第一区域11的膜厚优选为30nm以下。这是因为，当第一区域 11的膜厚超过30nm时，从第二区域12提供的氢不能充分地提供到第 一区域11和氢化非晶硅膜4的界面。此外，从提高TFT的可靠性的观 点来看，第一区域11的膜厚优选为10nm以上。
采用上述结构的栅极绝缘膜3，由此，能够提供良好地保持特性且 可靠性高的薄膜晶体管。以下，对其理由进行说明。
如在现有例中所说明的那样，能够使用NH3、 SiH4和N2的气体(以 下，也将这些气体称为"原料气体")，利用等离子体CVD法进行成膜， 从而得到构成栅极绝缘膜的硅氮化膜。在图10中，示出了当N2的流量恒定时，使NH3和SiH4的流量比变化来形成硅氮化膜的情况下的硅氮 化膜的应力值的曲线图。由该图可知，随着NH3和SiH4的流量比 (NH3/SiH4)变大，应力值变大。特别是，当NH3和SiH4的流量比(NH3/SiR0 超过6时，变成拉伸应力。即，翘曲方向反转。
通常，由等离子体CVD法形成的良好的绝缘膜成为压缩应力。成 为拉伸应力时，其膜质成为疏松的状态。当膜质变疏松时，引起绝缘耐 性的下降、相对介电常数的下降以及机械强度的下降。绝缘耐性的下降 或机械强度的下降导致成品率的下降，相对介电常数的下降导致TFT的 导通电流的下降。
因此，为了避免拉伸应力的问题，本发明人反复地锐意研究，发现 除了由NH" SiH4和N2构成的原料气体以外，进一步添加H2气，从而 能够解决问题。在图2中，示出了当N2和H2的气体的流量恒定时，使 NH3和SiH4的流量比(NH3/SiH4)变化从而形成硅氮化膜的情况下的硅氮 化膜的应力值的曲线图。除了添加H2气以外，实验条件与上述图9的 相同。在图2的例子中，是相对于总流量添加大约40%的H2的情况的 例子。由该图可知，使NH3/SiH4流量比高，也能够维持压缩应力。此外， 确认了通过使NH3/SiH4流量比变高而成膜的硅氮化膜的膜质良好。经检 验，在构成栅极绝缘膜3的硅氮化膜中包含某种程度的氢，所以，即使 添加H2气也不会对TFT的特性产生问题。
作为添加到原料气体中的气体，确认除了单独地添加H2气以外， 在混合使用H2气和He气的情况下也得到相同的效果。经检验，由于 He是稀有气体，所以即使添加He气也不会对TFT的特性带来影响。并 且，确认即4吏添加H2或He，储存率(depot rate)的下降^^j、，此外，不 会产生膜厚均匀性的恶化。换句话说，H2气、或者H2和He的混合气起 到使硅氮化膜的应力方向成为压缩应力的气体的作用。
优选H2气或者Hz和He的混合气相对于总流量的比例是30%以上 且50%以下。小于30%时，存在没有充分发挥应力变化的效果的情况。 此外，当超过50%时，Si-H键开始减少。
并且，在利用等离子体CVD法进行成膜中，作为成膜参数 (parameter),除了气体流量以外，；能够举出成膜时的气体压力、RF功率 (power)等。通过调整这些成膜参数，能够使膜质变更。但是，通过调整 成膜参数，满足TFT所要求的各特性是困难的。例如，通过降低成膜时的气体压力，能够使得到的膜改变为压缩应力，但是，导致膜的均匀性 恶化，成品率下降。并且，由于储存率下降，所以导致处理能力下降。
此外，通过提高成膜时的RF功率，能够使得到的膜改变为压缩应力， 但是，等离子体损伤也同时增加，所以，相反地膜中的缺陷密度增大。 结果，没有避免TFT性能的降低。
图3是相对于形成硅氮化膜时的NH3和SiH4流量比(NH3/SiH4)将所 得到的硅氮化膜的氮和硅'的组成比(N/Si)进行绘图后的图。在测定中使 用XPS(7VW《、;/夕:77^r社(ULVAC-PHI. Inc)制ESCA5400)。使H2气和 N2气的流量比恒定。由该图可知，当NH3和SiH4的流量比(NH3/SiR0 变大时，组成比(N/Si)变大。即，可知硅氮化膜中的氮浓度变高。
接下来，研究构成栅极绝缘膜的硅氮化膜的组成比(N/Si)和阈值电 压偏移量的关系。具体地说，制作使构成栅极绝缘膜的硅氮化膜的组成 比(N/Si)变更的多个反交错型TFT,对各TFT的栅电极施加30000秒的 30V的应力(stress)电压，研究之后的阈值电压偏移量。在图4中，示出 相对于硅氮化膜的组成比(N/Si)将连续地施加电压30000秒之后的阈值 电压偏移量进行绘图后的图。由该图可知，组成比(N/Si)大的一方，阈 值电压偏移量全部都变小。这意味着组成比(N/Si)大的一方，能够抑制 对TFT进行长时间驱动的情况下的特性的变动，能够提供可靠性较高的 的TFT。
判明在相对于时间轴计算阈值电压偏移量的情况下，使组成比(N/Si) 为1.3以上，由此，与现有的晶体管相比，能够使可靠性提高IO倍以上。 但是，当组成比(N/Si)超过1.5时，由同一图可知，阈值电压偏移量再一 次转变为增加。这是因为，'当硅氮化膜中的氮量成为过剩的状态时，与 非晶硅膜的粘合性恶化，在栅极绝缘膜和氢化非晶半导体膜的界面上产 生剥离。因此，在构成栅极绝缘膜的硅氮化膜的组成比(N/Si)为1.3以上 且1.5以下的范围内，能够提高特性以及可靠性较高的TFT。
在图5中，示出相对于构成栅极绝缘膜的硅氮化膜的组成比(N/Si)， 将所得到的硅氮化膜的Si-H键(cm")、 N-H键(cm")进行绘图后的图。此 外，在该图中，示出制作将所对应的每个硅氮化膜的组成比(N/Si)的硅 氮化膜作为栅极绝缘膜时的TFT、并将TFT的阈值电压值(V)进行绘图 后的图。Si-H键(cm")、 N-H鍵(cm")的测量由FTIR(傅立叶变换红外吸 收)测量来进行。
ii由图5可知，当硅氮化膜中的Si-H键减少时，阈值电压上升，TFT 的响应特性恶化。对于该TFT的响应特性的恶化来说，在将应力方向保 持为压缩方向时也会产生。由图5可知，Si-H键与组成比(N/Si)相关。
在硅氮化膜的组成比(N/Si)为1.3以上且1.5以下的范围内，阈值电 压偏移量成为最优的范围，另一方面，阈值电压值(初始值)为5-6V附 近。通常的薄膜晶体管的阈值电压是2.5 4V左右，当初始的阄值电压 较高时，晶体管的导通(ON)特性变差。即，当使组成比(N/Si)较大时， 阈值电压上升，晶体管的斧通(ON)特性恶化。
对于阈值电压来说，'iij图5可知，硅氮化膜的组成比(N/Si)较小的 一方好。当使硅氮化膜的纽成比(N/Si)为1以下时，阈值电压为大约3V， 得到良好的导通(ON)特性。硅氮化膜的组成比(N/Si)为1以下时的Si-H 鍵是大约20 30cm"(参考图5)。即，随着硅氮化膜的组成比(N/Si)变小， Si-H键增加，并且，阈值电压变低。对于硅氮化膜中的氢浓度来说，利 用FTIR测量时，看作Si-H键和N-H键，但是，对于键能来说，Si-H键 比N-H键小，所以Si-H键越多，越容易得到进行界面能级的悬空键 (dangling bond)封端(終端)的氢。
为了使TFT的特性良好，优选为包含很多Si-H键的硅氮化膜。Si-H 键的含有量多意味着对栅极绝缘膜3和氢化非晶硅膜4的界面的缺陷进 行封端的氢包含很多。另一方面，为了提高TFT的可靠性，优选提高硅 氮化膜中的氮浓度。即，优选提高硅氮化膜中的氮浓度，并且使Si-H键 的含有量较多。但是，实际上，硅氮化膜中的氮浓度和Si-H键量处于折 衷(trade-off)的关系，同时满足是困难的。
当本发明人反复进行研究以尽可能地得到良好地保持特性并且可 靠性高的TFT时，发现栅极绝缘膜3的第一区域11和第二区域12以如 下方式构成即可。即，在第一区域ll中，使硅氮化膜的组成比(N/Si)为 1.3以上且1.5以下，使第二区域12的硅氮化膜的组成比(N/Si)为1.0以 下。并且，构成栅极绝缘膜3的第一区域11、第二区域12的各硅氮化 膜中，使应力方向为压缩方向，并且，各膜的应力值为500MPa以下。
利用构成栅极绝缘膜3的第一区域11,提高TFT的可靠性，并且 利用第二区域12提供特性良好的TFT。将第二区域12的氢提供给氢化 非晶硅膜和第一区域u的界面，提供特性良好的TFT。 TFT的可靠性 不依赖于第一区域U的膜厚，但是，当过厚时，来自第二区域12的利用扩散进行的氢供给不充分。因此，优选第一区域11的膜厚较薄。经
过反复研究可知，第一区域11的膜厚更优选为30nm以下。此外，从抑 制阈值电压偏移并且充分地确保TFT的可靠性的观点来看，优选为 10nm以上。
接下来，采用图6说明如上所述构成的TFT50的制造方法。
首先，在绝缘性衬底1上，由DC磁控管溅射(magnetron sputtering) 等形成导电膜。靶(target)采用Cr,靶，在氩(Ar(argon))气100sccm、压 力0.14Pa、功率l.Okw、温度200。C的条件下，形成400nm的导电膜。 对于其膜厚来说，得到满足器件(device)特性的导电性即可，并且，能够 根据所使用的金属等而改变。作为所使用的金属，代替Cr,可以为A1、 丁i或者以这些为主要成分为合金或这些金属的层叠膜。
其中，当栅极绝缘膜3的第一区域11的表面形态变差时，阈值电 压或导通(ON)特性、场效应迁移率降低。由于硅氮化膜的表面形态 依赖于下层的表面状态，所以，包含工艺需要将栅电极2的条件最优化。 因此，栅电极2的表面平均粗糙度(Ra)需要成为场效应迁移率不产生很 大降低的水平(level)。在本实施方式1中，利用AFM确认栅电极的表面 平均粗糙度(Ra)时是2.3nm。
在形成用于形成栅电极2的导电膜之后，在其上层，利用旋涂(spin coat)法涂敷作为感光性树脂的抗蚀剂。并且，从光掩模(photomask)上对 所涂敷的抗蚀剂进行曝光，使抗蚀剂感光。接下来，对感光后的抗蚀剂 进行显影，对抗蚀剂进行构图。之后，对所露出的导电膜进行蚀刻，除 去抗独剂图案。由此，导电膜被形成为预定形状的图案，形成栅电极、 栅极信号线(未图示)等。
接下来，在栅电极2等以及绝缘性衬底1上，利用等离子体CVD 法形成栅极绝缘膜3。
对于栅极绝缘膜3的第二区域12来说，在成膜温度280。C、高频功 率密度O.l ~0.3W/cm2、压力80 ~ 130Pa、成膜气体使用N2、 SiH4、 NH3、 H2的混合气体、并且NH3/SiH4流量比1 ~4、 H2的流量相对于总流量为 30~40%的条件下，以膜厚为340~ 380nm的方式成膜。
对于第一区域11来说，如上所述地与第二区域12连续且在不暴露 到大气中地成膜。作为成膜条件，在成膜温度280°C 、高频功率密度0.1 ~ 0.3W/cm2、压力80~130Pa、成膜吒体使用N2、 SiH4、 NH3、 Hz的混合
13气体并且NH3/SiH4流量比11 ~ 14、 H2的流量相对于总流量为30~40% 的条件下，以膜厚为10~30nm的方式成膜。
通过上述制造方法，第二区域12的氮和硅的组成比(N/Si)为0.9以 上且1.0以下。此外，由FTIR导致的Si-H键强度为20 30cm",成为 能够提供充分的氬的膜。此外，第一区域11的氮和硅的组成比(N/Si)为 1.3以上且1.5以下的范围。
接下来，在第一区域11的上层连续地不暴露到大气中地形成起到 半导体层作用的氢化非晶硅膜4。成膜是在成膜温度280。C、压力150-300Pa、高频功率0.02 ~ 0.06W/cm2、 H2/SiH4流量比3 ~ 5的条件下进行 的。膜厚形成为130-200nm。例如，膜厚形成为150nm。之后，以膜 厚为20 ~ 50nm的方式，连续地形成掺杂(dope)了磷的n型非晶硅膜4(参 考图6(a))。
接下来，如图6(b)所示，经由照相制版工序和蚀刻工序，将氢化非 晶硅膜4和n型非晶硅膜5以所希望的形状形成岛图案(island pattern)。
接下来，形成用于形成源电极6a以及漏电极6b的导电膜。作为导 电膜，例如，是Cr、 Al、 Mo或者以这些为主要成分的合金、或这些金 属的层叠膜。之后，经由对该导电膜进行照相制版工序、蚀刻工序等， 得到所希望的形状的源电极6a、漏电极6b。并且，利用蚀刻，除去所 露出的n型非晶硅膜5以及位于其下层的氢化非晶硅膜4的 一部分。由 此，形成背沟道(参考图6(c))。
在本实施方式l中，作为源电4及6a以及漏电才及6b,利用DC磁控 管賊射法形成Cr膜和Al-Si-Cu膜。对各溅射条件来说，在Cr膜中是 Ar气100sccm、压力0,14Pa、DC功率1.0kw、温度200。C，使膜厚为50亂 在Al-Si曙Cu月菱中，在Ar气100sccm、压力0.14Pa、 DC功率1.0kw、温 度80。C的条件下，为300nm的膜厚。
接着，以覆盖栅极绝缘膜3、沟道区域3a、源电极6a以及漏电极 6b的方式，利用等离子体CVD法形成保护绝缘膜7。在成膜中，成膜 温度为280。C、高频功率密度为0.1 - 0.3W/cm2、压力为80 ~ 130Pa下， 成膜气体使用N2、 SiH4、 NH3的混合气体，膜厚为300nm。
之后，为了緩和制造过程中的各等离子体损伤，在250 300'C的温 度下进行30-60分钟热处理。在该热处理中，也从栅极绝缘膜3的第 二区域12向第一区域11和氬化非晶硅膜4的界面提供氢，降低缺陷。在图7中，作为本实施方式1的TFT，示出改变第一区域11以及 第二区域12的成膜条件所制作的TFT(实施例1 ~7)的TFT特性和可靠 性的研究结果。此外，也一起示出具有在除上这实施方式1的条件以外 的成膜条件下形成的栅极绝缘膜的TFT(比较例1 ~ 3)的TFT特性和可靠 性的研究结果。根据本发明，由图7的表可知，作成具备确保可靠性的 第一区域11和确保特性的第二区域12的栅极绝缘膜3，由此，得到同 时具备特性以及可靠性这二者的TFT。
对于本实施方式1的TFT50来说，例如，能够作为TFT阵列(array) 衬底等搭栽在液晶显示装置或EL显示装置等平面型显示装置(平板显示 器(flat panel display))等显示装置上。
根据本实施方式1,当形成栅极绝缘膜3时，除了材料气体以外， 添加H2气或者H2气和He气，由此，能够使所形成的栅极绝缘膜的应 力方向为压缩方向。其结果是，能够降低氢化非晶硅膜和栅极绝缘膜的 界面的缺陷能级。并且，使用上述结构的具有第一区域11以及第二区 域12的栅极绝缘膜3，从而TFT的导通(ON)特性变得良好。此外， 能够降低TFT的阈值电压。因此，能够提供特性较高的TFT。并且，能 够制造TFT的长时间驱动导致的阈值电压偏移量较少的良好的TFT。因 此，能够提供可靠性较高的TFT。
并且，在本实施方式l中，说明了由将栅极绝缘膜3在膜厚方向分 割为两个的硅氮化膜构成的例子，但是不限于此。若具备与氢化非晶硅 膜4接触的第一区域11和位于第一区域11下层的第二区域12，则能够 在不脱离本发明宗旨的范围内进行各种改变。例如，可以具备第一区域 11、第二区域12以外的组成的硅氮化膜。此外，可以具备硅氮化膜以 外的不同的膜。
此外，各区域(第一区域、第二区域)不需要由单一的组成膜构成。 例如，对于第一区域11未说，若硅氮化膜的氮和硅的组成比(N/Si)在1.3 以上且1.5以下的范围内，则在膜厚方向存在分布也没有影响。在第一 区域11以及第二区域12,可以在膜厚方向逐渐地改变硅氮化膜的氮和 石圭的组成比(N/Si)，单调地进行变化而成为上述的值也可以。此外，对 反交错型的结构进行了说明，但是，并不限于此，在正交错型或共面结 构中也得到本发明的效果。
(实施方式2)
15接下来，对与上述实施方式不同结构的TFT的一例进行说明。并且， 在下面的说明中，与上述实施方式相同的要素构件使用相同的符号，并 且适当地省略其说明。.
对于本实施方式2的TFT51来说，除了下述的方面以外，基本的结 构以及制造方法与上述实施方式1相同。即，不同之处在于，在上述实 施方式1的TFT50中，将栅极绝缘膜3在膜厚方向分割为两个区域(第 一区域ll,第二区域12)，相对于此，在本实施方式2的TFT51中，将 栅极绝缘膜3a在膜厚方向分割为三个区域(第一区域11,第二区域12， 第三区域13)。此外，不同之处在于，在上述实施方式1的栅极绝缘膜3 中，由硅氮化膜构成，相对于此，在本实施方式2的栅极绝缘膜3a中， 由硅氮化膜和以TEOS(正硅酸乙酯(Tetraethyl orthosilicate))为主要成分 的氧化膜(下面称为"TEOS氧化膜")构成。
在图8中示出实施方式2的TFT51的示意性的切断部截面图。如该 图所示，栅极绝缘膜3a被分割为与氢化非晶硅膜4接触的第 一 区域U 、 位于第一区域下层的第二区域12和位于第二区域12下层且形成在栅电 极正上方的第三区域13这三个区域。
对于栅极绝缘膜3a的第一区域11来说，与上述实施方式1相同地， 硅氮化膜的氮和硅的组成比(N/Si)为1.3以上且1.5以下。此外，构成栅 极绝缘膜3a的第二区域12的硅氮化膜的氮和硅的组成比(N/Si)为1.0以 下。并且，对册极绝缘膜3a的第三区域13由TEOS氧化膜构成。
第一区域11、第二区域12和第三区域13合起来的膜厚即栅极绝缘 膜3a的膜厚优选为300nm以上且400nm以下。当小于300nm时，存在 绝缘耐性由于成膜时混入的异物而下降并且成品率降低的危险。此外， 当超过400nm时，绝缘膜的电容变小，所以，TFT的导通电流下降，存 在不能得到所希望的特性的危险。第一区域ll优选为30nm以下。这是 因为，当第一区域11的膜厚超过30nm时，从第二区域12提供的氬不 能充分地提供到第一区域U和氢化非晶硅膜4的界面。此外，为了充 分地抑制阈值电压偏移，优选第一区域11的膜厚为10nm以上。
优选第三区域13的膜厚为25nm以上且100nm以下。作成25nm以 上，由此，能够充分地降低由栅电极2的凹凸产生的影响。此外，作成 在100nm以下，从而能够确保不引起TFT的导通电流降低的栅极绝缘 膜电容。如上所述，对于TFT的特性，栅极绝缘膜和氢化非晶硅膜的界面状 态是重要的。对该界面状态产生影响的因素之一，例举为栅极绝缘膜的 表面形态。对于该形态来说，如以下所述那样，也受到来自栅电极的影响。
作为栅电极2的材料，通常采用Al、 Cr、 Mo、 Ta、 Ni等金属。即 便是其他金属，如果电阻率在5~50pi>cm的范围内，也能够用作电极 材料。对于栅电极2来说，使用上述金属材料，通常将Ar作为溅射气 体，利用DC磁控管溅射法成膜。在该磁控管溅射法中，由反沖Ar气对 成膜表面产生沖击，所以存在电极表面形态恶化的问题。此外，根椐金 属材料，也存在容易进行结晶生长的。在使用容易进行结晶生长的金属 材料的情况下，其表面形态依赖于膜厚，膜厚变厚时，电极表面的形态 恶化。并且，与此相伴，表面的凹凸变大。
当栅电极2的表面的凹凸较大时，在形成栅极绝缘膜的情况下，由 于沿着电极表面的凹凸形状堆积硅氮化膜，所以栅极绝缘膜的表面凹凸 进一步变大。
随着栅极绝缘膜上的表面凹凸变大，栅极绝缘膜和氢化非晶硅膜的 界面的缺陷密度增加，场效应迁移率的降低或阈值电压增加。因此，为 了解决该问题，本发明人反复进行研究发现，在第三区域13上配置TEOS 氧化膜，从而能够改善表面形态。并且，发现能够进一步提高晶体管特性。
对于TEOS氧化膜来说，以TEOS和02为材料气体，利用等离子 体CVD法进行成膜。利用等离子体被分解的TEOS到达衬底表面之后， 引起脱水缩合反应，成为SiOx。与以SiH4为主要成分的绝缘膜相比较， TEOS气体在衬底表面上具有流动性，所以覆盖性(coverage)好，能够使 栅电极表面的凹凸平滑。此外，对于TEOS氧化膜来说，在膜中含有大 量的氢，所以，能够作为用于将氬提供给栅极绝缘膜3和氢化非晶硅膜 4的界面的氬供给源。
接下来，对如上述那样构成的TFT51的制造方法进行说明。首先， 在绝缘性衬底1上，利用DC磁控管溅射等形成导电膜。靶使用Al合金 靶，在Ar气100sccm、压,;力9.1化a、功率l.Okw、温度100。C的条件下， 形成400nm的导电膜。对'于该膜厚来说，得到满足器件特性的导电性即 可，并且能够根据所使用的金属等而改变。也可以使用上述实施方式1
17中所使用的Cr等。
利用AFM,对溅射形成400nm的Al合金的情况下的电极表面的平 均粗糙度(Ra)进行测量时，约为6.0nm。此外，最大台阶差Rmax在18 ~ 22nm的范围内。
在得到所希望的形状的栅电极2之后，将TEOS和02作为材料气 体，利用等离子体CVD法形成TEOS氧化膜。对于栅极绝缘膜3的第 三区域13来说，在成膜温度280 350。C、高频功率密度0.3 0.9W/cm2、 压力150~ 200Pa的条件下，使用100~150sccm的TEOS、 4000至 6000sccm的02气，以膜厚为50nm的方式进行成膜。
接下来，不暴露到大气中，连续地形成硅氮化膜的第二区域12和 第一区域11。对于栅极绝缘膜3a的第二区域12来说，在成膜温度为 280°C、高频功率密度为0.1 ~0.3W/cm2、压力为80 130Pa、使用N2、 SiH4、 NH3的材料气体以及H2气、并且NIHb/SiH4流量比为1 ~ 4、 &相 对于总流量为30~40%的条件下，以膜厚为250 ~300nm的方式进行成 膜。
对于栅极绝缘膜3a的第一区域11来说，在成膜温度为280。C、高 频功率密度为0.1 ~0.3W/cm2、压力为80~ 130Pa、使用N2、 SiH4、 NH3 的材料气体以及H2气、并且NH3/SiH4流量比为11~14、 H2相对于总流 量为30~40%的条件下,,，以膝厚为10~30nm的方式进行成膜。以后的 制造方法与上述实施方式1相同。
对于利用上述制造方法得到的TFT来说，阈值电压为3.0V，导通 (ON)电流为7.3xl(T7A,对4册电极施加30V的偏压(bias) 30000秒之 后的阈值电压偏移量(增加量)是1.7V，得到特性以及可靠性较高的TFT。
根据本实施方式2，在栅极绝缘膜3a上设置由TEOS氧化膜构成的 第三区域13,由此，能够将栅极绝缘膜表面的平坦性改善为Ra3nm以 下。此外，构成第三区域13 6々TEOS氧化膜和构成第二区域12的硅氮 化膜成为对栅极绝缘膜3a和氢化非晶硅膜4的界面提供氢的供给源， 能够使阈值电压变低。此外，使构成与氢化非晶硅膜4接触的栅极绝缘 膜3a的第一区域11的硅氮化膜的氮和硅的组成比(N/Si)为1.3以上且 1.5以下，由此，能够提供由长时间驱动导致的阈值电压偏移较小的良 好的晶体管。
并且，在本实施方式2中描述了将栅极绝缘膜3在膜厚方向分割为三部分并且在栅电极正上方配置TEOS氧化膜、在其上层配置的区域上 配置硅氮化膜的例子，但是，在不脱离本发明的宗旨的范围内，能够进 行各种改变。例如，在本实施方式2中说明了在栅电极的正上方的区域 (第三区域13)配置了 TEOS氧化膜的例子，但是，并不限于此，例如， 也可以在由硅氮化膜构成的第一区域11和第二区域12之间配置TEOS 氧化膜。
附图标记说明l是绝缘性衬底，2是栅电极，3是栅极绝缘膜，4 是氢化非晶硅膜，5是n型非晶硅层，6a是源电极，7b是漏电极，8是 保护绝缘膜，U是第一区域，12是第二区域，13是第三区域，50是TFT。
权利要求
1. 一种薄膜晶体管的制造方法，其中，具备在衬底上形成栅电极的工序；在所述栅电极上形成栅极绝缘膜的工序；在所述栅极绝缘膜的正上方形成氢化非晶硅膜的工序，所述栅极绝缘膜至少具备与所述氢化非晶硅膜接触的第一区域和与该第一区域相比位于下层的第二区域，所述第一区域以及第二区域使用由NH3、N2、SiH4构成的原料气体、和H2或由H2与He构成的气体形成，所述第一区域是以所述NH3与所述SiH4的流量比为11以上且14以下的方式形成的，所述第二区域是以所述NH3与所述SiH4的流量比为4以下的方式形成的。
2. 根据权利要求1的薄膜晶体管的制造方法，其特征在于， 所述栅极绝缘膜还具备与所述第 一 区域相比位于下层的第三区域，该第三区域使用正硅酸乙酯以及氧形成。
3. —种薄膜晶体管，其中，具备在衬底上形成的栅电极；在所述栅电极上形成的栅极绝缘膜；在所述栅极绝缘膜的正上方形成的氢化非晶硅膜，所述栅极绝缘膜至少具备与所述氬化非晶硅膜接触的第 一 区域和与该第一区域相比位于下层的第二区域，所述第一区域以及所迷第二区域由硅氮化膜构成， 所述第一区域的硅氮化膜的氮和硅的组成比为1.3以上且1.5以下， 所述第二区域的硅氮化膜的氮和硅的组成比为1.0以下。
4. 根据权利要求3的薄膜晶体管，其特征在于， 所述第一区域的膜厚为10nm以上且30nm以下。
5. 根据权利要求3的薄膜晶体管，其特征在于， 所述栅极绝缘膜还具备第三区域，该第三区域与所述第 一 区域相比位于下层，并且主要的层由以正硅酸乙酯为主要成分的氧化膜构成。
6. 根据权利要求5的薄膜晶体管，其特征在于， 所述第三区域的厚度为25nm以上且100nm以下。
7. 根据权利要求3的薄膜晶体管，其特征在于， 所述栅极绝缘膜的膜厚为300nm以上且400nm以下。
8. —种显示装置,其中，具备权利要求3至7的任意一项的薄膜晶体管。
全文摘要
本发明提供良好地保持特性并且可靠性较高的薄膜晶体管及其制造方法和搭载了该薄膜晶体管的显示装置。本发明一实施方式的薄膜晶体管的制造方法具备在栅电极(2)上形成栅极绝缘膜(3)的工序，栅极绝缘膜(3)至少具备与氢化非晶硅膜(4)接触的第一区域(11)和与该第一区域(11)相比位于下层的第二区域(12)，第一区域(11)以及第二区域(12)使用由NH₃、N₂、SiH₄构成的原料气体、和H₂或由H₂与He构成的气体形成，对于第一区域(11)来说，使NH₃和SiH₄的流量比(NH₃/SiH₄)为11以上且14以下进行成膜，对于第二区域(12)来说，使NH₃和SiH₄的流量比(NH₃/SiH₄)为4以下进行成膜。
文档编号H01L21/336GK101465296SQ200810178050
公开日2009年6月24日 申请日期2008年12月19日 优先权日2007年12月19日
发明者中川直纪, 内田祐介, 大野岳, 小田耕治 申请人:三菱电机株式会社