专利名称：制造凹槽栅晶体管的方法
技术领域：
本发明涉及一种半导体器件，且更具体地，涉及一种制造凹槽 冲册晶体管的方法。
背景技术：
随着半导体器件的复杂度和/或集成度的增加，晶体管的沟道长 度已经显著地减d、。这种沟道长度的减小引起使晶体管的阈值电压 急剧降〗氐的问题，通常称作"短沟道效应"。短沟道要求相对大量 的沟道离子注入以使_ <吏源区和漏才及区之间的穿通4争性
(punch-through characteristics )最大4匕。为了最大4匕这种4豆沟道岁文 应，凹槽栅晶体管近来已经引起关注，在它的制造期间通过在硅衬 底中形成凹槽，该凹槽^^曰日体管具有增加的沟道长度。这经常称为
"垂直；勾槽曰曰曰体管"(vertical trench transistor )。
图1是示出了凹槽栅晶体管100的横截面图。参照图1,该凹 槽才册晶体管100包括石圭4册50，(通过将4册氧化层40插入石圭4册50和 本体30之间，该石圭一册50与本体30绝*彖)，以及形成于石圭4册50的 两侧的本体30的表面中的源区52和54。在石圭4册50上和/或上方沉
7积金属层60以形成接触(contact )。此夕卜，增加绝缘层45以使娃栅 50和金属层60绝纟彖。
如果晶体管缺乏沟槽和接触之间的覆盖余量(overlay margin ), 其中硅栅50在沟槽中形成，接触在金属层60中，当通过将特定的 才册才及电压施力口到该晶体管出J见漏才及源才及4豆3各时，冲册才及泄漏电流
(IGSS)即栅极-源极电流恶化。此外，如果接触图样显示出临界 尺寸(critical dimension ) ( CD )的未对准或不良的均一性，必须增 加覆盖余量。这可能扩大晶体管间距(pitch ),导致正向偏压(forward biasing ) MOSFET的漏才及画源才及导通电阻(on-state resistance )
(Rds-on)增力口。
发明内容
本发明实施例涉及一种制造凹槽栅晶体管的方法，该方法包括 为了使沟槽和接触之间的覆盖余量最小化，在硅栅中的沟槽和接触 图样的自对准。
本发明实施例涉及一种制造凹槽栅晶体管的方法，该方法使用 安全和简化的生产工艺来减小漏才及和源极之间的导通电阻 (Rds隱on )。
才艮据本发明实施例， 一种制造凹槽栅晶体管的方法可以包括下 述中的至少一个在硅村底上和/或上方形成硬质掩膜图样；使用该 硬质掩膜图样作为刻蚀掩膜以选择性地刻蚀硅衬底来形成栅极沟 槽；撤回刻蚀(pullback-etching )硬质掩膜图样以暴露硅衬底中的 源区；在石圭4于底上和/或上方沉积石圭4册(gate silicon );刻蚀该石圭才册； 选择性地去除硬质掩膜图样；然后同时刻蚀形成于硅村底上的硅栅 以及从中去除硬质掩膜图样的区域。才艮据本发明实施例， 一种制造凹槽^"晶体管的方法可以包括下
述中的至少一个将硅栅增加到源区的表面以便当注入杂质离子以
形成金属接触时形成于源区上和/或上方的硅栅可以阻挡杂质离子。
才艮据本发明实施例，可以注入杂质离子，而无需用于形成源极 的额外掩膜的制造过程，从而筒化它的生产过程。
根据本发明实施例， 一种制造凹槽栅晶体管的方法可以包括下
述中的至少 一个形成招i回刻蚀的石更质掩力莫图才羊以注入杂质离子以 便无需制造额外的掩膜图样来形成源极，从而简化它的生产过程。
才艮据本发明实施例， 一种方法可以包4舌下述中的至少一个在 衬底上方形成硬质掩膜图样；接着使用硬质掩膜图样作为刻蚀掩膜 通过实施刻蚀工艺在衬底中形成沟槽；冲妄着在硬质掩膜图样上实施 撤回刻蚀工艺以暴露衬底中的源区；接着在实施撤回刻蚀工艺之后 在沟槽中以及衬底和石更质4奄膜图样上方形成石圭4册层(gate silicon layer);接着在硅栅层上实施回蚀工艺以暴露该硬质掩膜图样，以 ^f更石圭栅层的最上表面在该石更质掩膜图样的最上表面以下；接着去除 该硬质掩膜图样以暴露硅栅层的侧壁以及部分衬底的最上表面；然 后同时刻蚀硅栅层以及衬底的暴露部分的最上表面。
才艮据本发明实施例， 一种方法可以包括下述中的至少一个在 衬底上方形成硬质掩膜图样；接着使用硬质掩膜图样作为刻蚀掩膜 通过实施刻蚀工艺在衬底中形成沟槽；接着在硬质掩膜图样上实施 撤回刻蚀工艺以暴露衬底中的源区；然后在实施撤回刻蚀工艺之后 使用硬质掩膜图样作为掩膜在源区上实施离子注入工艺以形成源 才及和沟4曹的底部。
才艮据本发明实施例， 一种方法可以包括下述中的至少一个在 衬底上方形成硬质掩膜图样；接着使用该硬质掩膜图样作为刻蚀掩膜通过实施刻蚀工艺在衬底中同时形成隔开的第一沟槽和第二沟
槽；*接着在>5更质掩膜图样上通过实施招t回刻蚀工艺来暴露在衬底中 的源区；接着在实施撤回刻蚀工艺之后在第一沟槽和第二沟槽中以 及包括硬质掩膜图样的衬底上方形成多晶硅层；接着在多晶硅层上 实施回蚀工艺以暴露硬质掩膜图样，以便硅栅层的最上表面在硬质 掩膜图样的最上表面以下；接着去除硬质掩膜图样；4妾着通过刻蚀 多晶石圭层以及4于底的暴露部分，在衬底的暴露部分中同时形成第一 凹槽多晶珪栅、第二凹槽多晶硅栅以及接触沟槽；然后在与第二凹
槽多晶硅栅邻近的衬底中形成源极。
图1示出了凹槽栅晶体管。
实例图2到图3示出了 一种制造才艮据本发明实施例的凹槽栅晶 体管的方法。
具体实施例方式
实例图2A到图2N是示出了制造根据本发明实施例的凹槽栅 晶体管的方法的横截面图。
如实例图2A中所示，在高浓度掺杂硅的衬底例如N型硅衬底 110中形成低浓度掺杂的外延(EPI)层例如N型EPI层115。接下 来，通过将诸如硼的P型杂质注入到N型硅衬底110中形成诸如P 型本体120的本体。根据本发明实施例，在形成如下文所述的硅栅 之后可以开始进行形成P型本体120的过程。如实例图2B中所示，在P型本体120上和/或上方形成抗石圭刻 蚀的硬质掩膜图样125以暴露栅极沟槽区。该硬质掩膜图样可以由 具有大约6500A到8000A之间范围内厚度的氧化层组成。
如实例图2C中所示，使用硬质掩膜图样125作为刻蚀掩膜， 选才奪性地刻蚀P型本体120以及N型EPI层115以形成暴露部分N 型EPI层115的栅极沟槽126。于是，开始进行N型EPI层115的 刻蚀以便不暴露N型硅衬底110。形成于实例图2中所示的左侧的 栅极沟槽126可以是总线栅(BUS Gate)，而形成于右侧的栅极沟 槽126可以是主单元4册(Main Cell Gate )。可以通过反应性离子刻 々虫(reactive ion etching )实施i亥凌寸十虫。
如实例图2D中所示，然后在硬质掩膜图样125上实施第二刻 蚀即招丈回刻蚀(pullback-etching)，暴露了形成于P型本体120中的 源区(source region )。根据本发明实施例，可以在距离栅极沟槽126 预定距离A处刻蚀石更质掩膜图样127，在此处暴露源区。预定距离 A可以在大约0.3|Lim至0.4pm的范围内。
如实例图2E中所示，然后在4册才及沟4曹126以及源区上和/或上 方沉积绝缘层以便在栅极沟槽126中以及暴露的源区上和/或上方 形成4册氧化层130。
如实例图2F中所示，然后在包括4册氧化层130和刻蚀的石更质 掩膜图样127的整个衬底110上和/或上方沉积诸如硅栅层140的多 晶硅层。然后给硅栅层140掺杂杂质。
如实例图2G中所示，然后通过回蚀工艺(etch-back process ) 刻蚀沉积的硅栅层140以暴露刻蚀的硬质掩膜图样127。根据本发 明实施例，刻蚀石圭4册层140以便它的最上表面与刻蚀的硬质掩膜图 样127的最上表面不在同一平面上，并且具体地，其处于刻蚀的硬
ii质掩力莫图才羊127的最上表面以下。回蚀工艺均匀；也刻蚀经刻蚀的所 有部分。例如，可以进4于回蚀工艺以在P型本体120之上形成具有 0.2拜至0.4jum高度的娃栅142。
如在实例图2H中所示，然后可以选择性地去除撤回刻蚀的硬 质掩膜图样127以暴露P型本体120的部分143以及石圭4册142的侧 壁。可以通过在整个N型硅衬底110上和/或上方形成光刻胶图样 选4奪性地去除该硬质掩膜图样127。然后使用光刻胶图样作为刻蚀 掩膜以选择性地刻蚀且去除撤回刻蚀的硬质掩膜图样127。可选地， 可以应用湿法刻蚀工艺以选择性地去除撤回刻蚀的硬质掩膜图样 127。在去除硬质掩膜图样127之后，然后将杂质离子注入P型本 体120的暴露的部分143。例如，可以将高浓度N型杂质离子注入 到P型本体120的暴露部分143。结果，P型本体120的暴露部分 143变成金属"^妄触区143。由于在源区A的最上表面上和/或上方形 成部分石圭栅142，可以自对准金属接触区143以便在栅极沟槽126 以及金属接触区143之间的覆盖余量是可以忽略的，从而减小漏极 和源才及之间的单元间距(cell pitch )以及导通电阻(Rds-on )。此外， 由于在源区A的最上表面上和/或上方形成部分石如断142，当注入杂 质离子以形成金属4妄触时，硅4册142可以有效阻挡杂质离子。因此， 可以注入杂质离子，而无需制造额外掩膜的可选步骤。
如实例图21中所示，然后在整个N型硅衬底110上进行回蚀 工艺直到源区A暴露。根据本发明实施例，也同时刻蚀金属接触区 143和硅栅142。作为回蚀工艺的结果，在金属接触区143中形成 4妄触沟冲曹149。因此，不要求在金属4妄触区143中形成4妄触沟冲曹149 的可选步骤，并简化生产过程以及减小生产成本。由于在金属接触 区143中形成4妾触沟冲曹149,当一寻杂质离子注入到金属4妻触区143 中时，考虑到接触沟槽149的深度，当杂质离子注入到金属接触区 143时，杂质离子的注入与4妄触沟冲曹149的深度匹配。如实例图2J中所示，通过光刻形成掩膜图样150并且使用形 成的掩膜图样150注入N型杂质离子以形成源区152和154。然后 实施退火工艺。可以4艮据形成的源区以各种形式图样化掩膜图样 150。例如，可以图样化掩膜图样150以在右侧的多晶硅栅148两 侧形成源区152和154。
如实例图2K中所示，在去除掩膜图样150之后，通过溅射工 艺(sputtering process )在整个坤于底上^L积金属层155。在形成金属 层155之前可以沉积金属屏障层(metal barrier layer )和石圭4匕物中的 至少一种。如实例图2L中所示，通过光刻在金属层155的最上表 面上和/或上方形成金属布线的掩膜图样160。
如实例图2M中所示，使用掩膜图样160作为刻蚀掩膜，选择 性:t也刻蚀金属层155以形成金属布线(metal wiring ) 155，。在去除 掩膜图样160之后，在金属布线155，上和/或上方沉积绝缘层165。 绝缘层165可以包括氧化膜和氮化层中的至少一种。如实例图2N 中所示，通过光刻在绝缘层165上和/或上方形成另外的掩膜图样并 且使用该掩膜图样作为掩膜通过实施刻蚀工艺来暴露金属布线 155，。
实例图3A至图3F是示出了制造根据本发明实施例的凹槽栅晶 体管的横截面图。
如实例图3A中所示，参照实例图2A至图2D顺序进4亍上述的 过程。结果，撤回刻蚀掩膜图样125以暴露在P型本体120中将要 形成的源区A。
如实例图3B中所示，使用撤回刻蚀的硬质掩膜图样127作为 掩膜，将诸如磷(P)或砷(As)的N型杂质离子的杂质离子选择 性地注入到棚-才及沟槽126的底部242以及源区A内以形成源极232、
13234、 236和238。因此，不要求形成额外掩膜图样的可选步骤来形 成源极232、 234、 236和238,简4b了生产过禾呈并减小了生产成本。 在才册才及沟槽126的两侧形成源才及232、 234、 236和238,同时，将 杂质离子注入到栅极沟槽126的底部242，从而简化生产过程。此 外，在4册极沟槽126的底部242中的杂质离子注入可以减,J、漏才及和 源才及之间的导通电阻(Rds-on )。
如实例图3C中所示，在整个才册极沟槽126和源极232、 234、 236和238的表面形成栅氧化层250。在形成栅氧化层250之后然 后将诸如硅栅层255的多晶硅层埋置在栅极沟槽126中。然后在硅 栅255上实施杂质掺杂。如实例图3D中所示，然后通过回蚀工艺 刻蚀珪栅层255以使硅栅层255被刻蚀到刻蚀的硬质掩膜图样127 以下。根据本发明实施例，刻蚀硅栅层255以便它的最上表面与刻 蚀的硬质掩膜图样127的最上表面不在同一表面，并且具体地，其 处于刻蚀的硬质掩膜图样127的最上表面以下。
如实例图3E中所示，选择性地刻蚀撤回刻蚀的硬质掩膜图样 127以暴露P型本体120以形成金属4妄触区260。然后该金属4妄触 区260注入杂质离子。如图3F中所示，进行刻蚀过程直到源极232、 234、 236和238暴露。结果，如上文所述，在金属接触区260中形 成4妄触沟槽149。由于在源才及232、 234、 236和238上和/或上方形 成硅栅层255，可以自对准金属接触区260以便在栅极沟槽和金属 接触区260之间的覆盖余量是可以忽略的，从而减小漏极和源极之 间的单元间距和导通电阻(Rds-on)。此夕卜，当注入杂质离子以形成 金属4妄触时形成于源区232、 234、 236和238的最上表面上和/或上 方的石圭4册层255可以有效地阻挡杂质离子。因此，可以进行杂质离 子注入，而无需制造额外掩膜的可选的过程。随后，可以以与如实 例图2K至图2N中所示的相同的方式进行制造金属布线的过程。
14尽管本文中描述了多个实施例，但是应该理解，本领域技术人 员可以想到多种其他修改和实施例，它们都将落入本申请的原则的 精神和范围内。更特别地，在本申请、附图、以及所附权利要求的
和改变。除了组成部分和/或纟且合方面的》务改和改变以外，可^^换的 用途对本领i先技术人员来i兌也是显而易见的。
权利要求
1. 一种方法，包括在衬底上方形成硬质掩膜图样；接着使用所述硬质掩膜图样作为刻蚀掩膜通过实施刻蚀工艺在所述衬底中形成沟槽；接着在所述硬质掩膜图样上实施撤回刻蚀工艺以暴露在所述衬底中的源区；接着在实施所述撤回刻蚀工艺之后在所述沟槽中以及包括所述硬质掩膜图样的所述衬底上方形成硅栅层；接着在所述硅栅层上实施回蚀工艺以暴露所述硬质掩膜图样以便所述硅栅层的所述最上表面在所述硬质掩膜图样的所述最上表面以下；接着去除所述硬质掩膜图样；接着同时刻蚀所述硅栅层和暴露的部分所述衬底。
2. 根据权利要求1所述的方法，其中，所述衬底是包括N型外 延层和形成于N型外延层上方的P型本体的叠层。
3. 根据权利要求2所述的方法，其中，形成沟槽包括实施所述刻 蚀工艺以暴露所述N型外延层。
4. 根据权利要求1所述的方法，在实施所述撤回刻蚀工艺之后以 及在形成所述》圭4册层之前，进一步包4舌在所述沟槽和所述源区上方形成4册氧化层。
5. 根据权利要求1所述的方法，其中，在所述硅栅层上实施所述 回蚀工艺以 <更所述石圭4册层具有形成于所述沟4曹中的第 一 部分 以及形成于包括所述源区的衬底上方的第二部分。
6. 根据权利要求1所述的方法，其中，去除所述硬质掩膜图样包 括在所述整个衬底上方形成光刻胶图样；接着使用所述光刻胶图样作为刻蚀掩膜刻蚀所述硬质掩膜图 样；然后去除所述光刻胶图样。
7. 根据权利要求1所述的方法，其中，去除所述硬质掩膜图样包 括在所述石更质掩膜图样上实施湿法刻蚀。
8. 才艮据^又利要求5所述的方法，其中，同时刻蚀所述硅4册层和暴 露的部分所述衬底包括同时在所述沟槽中形成凹槽多晶石圭栅 并且在所述4于底的暴露部分中形成4妻触沟槽。
9. 根据权利要求8所述的方法，在同时刻蚀所述硅栅层以及所述 衬底的暴露部分之后，进一步包括注入杂质离子以在所述源区形成源才及；4妻着实施退火工艺；4妄着在所述^)"底、所述凹冲曹多晶,圭才册以及所述源4及上方形成 金属层；接着在所述接触沟槽中以及所述凹槽多晶硅栅上方形成金属 布线；4妾着在所述金属布线上方形成绝纟彖层。
10. —种方法，包4舌在衬底上方形成石更质掩力莫图样；4妄着使用所述硬质^^务膜图样作为刻蚀掩膜通过实施刻蚀工艺 在所述衬底中形成沟槽；接着在所述硬质掩膜图样上实施招t回刻蚀工艺以暴露所述衬 底中的源区；4妄着在实施撤回刻蚀工艺之后使用所述硬质掩膜图样作为掩 月莫在所述源区上实施离子注入工艺以形成源才及和所述沟槽的 底部。
11. 根据权利要求10所述的方法，在实施所述离子注入工艺之后， 进一步包4舌在所述沟槽和所述源极上方形成栅氧化层；接着在所述沟槽中以及在所述冲册氧化层和所述石更质掩膜图样 上方形成-圭4册层；4妾着在所述硅栅层上实施回蚀工艺以暴露所述硬质掩膜图样 以^更所述硅4册层的所述最上表面在所述石更质掩膜的所述最上 表面以下；4妄着去除所述硬质纟奄膜；接着同时刻蚀所述石圭4册层以及所述衬底的暴露部分。
12. 才艮据4又利要求11所述的方法，其中，同时刻蚀所述石圭4册层和 所述衬底的暴露部分包括同时在所述沟槽中形成凹槽多晶硅 栅并且在所述衬底的暴露部分中形成接触沟槽。
13. 才艮据权利要求10所述的方法，其中，所述衬底是包括N型外 延层和形成于所述N型外延层上方的P型本体的叠层。
14. 根据权利要求13所述的方法，其中，形成沟槽包括实施所述 刻蚀工艺以暴露所述N型外延层。
15. 根据权利要求10所述的方法，其中，去除所述硬质掩膜图样 包括在所述整个衬底上方形成光刻月交图样；4妄着使用所述光刻胶图样作为刻蚀掩膜刻蚀所述硬质掩膜图 样；接着去除所述光刻胶图样。
16. 根据权利要求10所述的方法，其中，去除所述硬质掩膜图样 包括在所述石更质掩膜图样上实施湿法刻蚀。
17. —种方法，包4舌在衬底上方形成硬质掩膜图样；接着使用所述硬质掩膜图样作为刻蚀掩膜通过实施刻蚀工艺 在所述衬底中同时形成隔开的第 一 沟槽和第二沟槽；接着在所述硬质掩膜图样上通过实施撤回刻蚀工艺暴露在所 述4十底中的源区；4妄着在实施所述撤回刻蚀工艺之后在所述第一和第二沟槽中 以及包括所述硬质掩膜图样的所述衬底上方形成多晶硅层；接 着在所述多晶硅层上实施回蚀工艺以暴露所述硬质掩膜图 样以便所述硅栅层的所述最上表面在所述硬质掩膜图样的所 述最上表面以下；4妄着去除所述石更质掩膜图样；接着通过刻蚀所述多晶石圭层和所述^H"底的暴露部分，在所述 衬底的暴露部分中同时形成第一凹槽多晶硅栅、第二凹槽多晶 石圭才册和4妄触沟槽；冲妄着在与所述第二凹槽多晶硅栅邻近的所述衬底中形成源极。
18. 根据权利要求17所述的方法，其中，所述源极的所述最上表 面空间上位于所述第二凹槽多晶石圭4册的所述最上表面以上。
19. 根据权利要求17所述的方法，在所述衬底中形成源极，进一 步包括在所述4妄触沟槽中和所述第 一 凹槽多晶石圭片册上方形成金 属布线，且该金属布线4妄触所述第一凹槽多晶石圭栅；4妾着在所述金属布线上方形成绝纟彖层。
20. 根据权利要求17所述的方法，其中，所述第一凹槽多晶硅栅 包括总线栅，而所述第二凹槽多晶硅栅包括主单元栅。
全文摘要
一种制造凹槽栅晶体管的方法，包括在衬底上方形成硬质掩膜图样；接着使用硬质掩膜图样作为刻蚀掩膜通过实施刻蚀工艺在衬底中形成沟槽；接着在硬质掩膜图样上实施撤回刻蚀工艺以暴露衬底中的源区；接着在实施撤回刻蚀工艺之后在沟槽中和在包括硬质掩膜图样的衬底上方形成硅栅层；接着在该硅栅层上实施回蚀工艺以暴露硬质掩膜图样以便硅栅层的最上表面在硬质掩膜图样的最上表面以下；接着去除硬质掩膜图样；然后同时刻蚀硅栅层以及衬底的暴露部分。
文档编号H01L21/335GK101471261SQ20081018883
公开日2009年7月1日 申请日期2008年12月26日 优先权日2007年12月27日
发明者李奎沃 申请人:东部高科股份有限公司