薄膜晶体管数组基板及其制造方法

专利名称：薄膜晶体管数组基板及其制造方法
技术领域：
本发明是有关于一种薄膜晶体管数组基板(TFT array substrate)及其制造方法，且特别是有关于一种具有良好的开口率(即erture ratio)以及储存电容(Cst)的薄膜晶体管数组基板及其制造方法。
背景技术：
随着光电技术与半导体制程的发展，薄膜晶体管液晶显示器已成为诸多显示装置中的主流。薄膜晶体管液晶显示器主要由薄膜晶体管数组基板(TFTarray substrate)、彩色滤光数组基板(Color Filter substrate, CF substrate)禾口液晶层(LiquidCrystal layer)所构成，其中，薄膜晶体管数组基板包括多个以数组排列的像素结构(pixel structure)，而每一个像素结构包括一个薄膜晶体管以及一个像素电极(pixelelectrode)。为了维持良好的显示质量，在像素结构中通常会再形成储存电容。
图1A绘示为公知一种具有低温多晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示意图。图1B绘示为沿图1A的A-A'线的剖面示意图。请共同参照图1A与图IB，薄膜晶体管数组基板100包括基板110、图案化多晶硅层120、第一图案化绝缘层130、第一金属层140、第二图案化绝缘层150、第二金属层160、第三图案化绝缘层170以及透明导电层180，其中透明导电层180包括一像素电极180a。 请继续参照图1A与图1B，基板110具有一像素区112与位于像素区112周围的焊垫区114。图案化多晶硅层120设置于基板110上，此图案化多晶硅层120包括源极122与漏极124。第一图案化绝缘层130覆盖图案化多晶硅层120。第一金属层140设置于第一图案化绝缘层130上，此第一金属层140包括栅极142、与栅极142电性连接的扫描线144、以及设置于像素区112中的共享电极146。第二图案化绝缘层150覆盖第一金属层140，且第一图案化绝缘层130与第二图案化绝缘层150中具有一开口 190而曝露出漏极124。第二金属层160设置于第二图案化绝缘层150上，并且，第二金属层160透过开口 190与漏极124电性连接。第二金属层160还包括与源极122电性连接的数据线162，此数据线162是透过开口 192而于源极122电性连接。 第三图案化绝缘层170覆盖第二金属层160且具有一开口 194而曝露出与漏极124电性连接的第二金属层160。像素电极180a经由开口 194而电性连接第二金属层160，继而再电性连接到漏极124。特别是，如图1B所绘示，在像素区112中的漏极124、第一图案化绝缘层130、共享电极146、第二图案化绝缘层150以及第二金属层160构成了储存电容Cst 。 图1C绘示为图1A的薄膜晶体管数组基板的透光区与非透光区的示意图。请参照图1C，薄膜晶体管数组基板100中具有透光区102与不透光区104。由上述内容可知，使用金属膜层的区域将不会透光。特别是，如图1A与图1B所示，在像素区112中的储存电容Cst具有共享电极146与第二金属层160，因此成为不透光区104。亦即，薄膜晶体管数组基板IOO的开口率将严重损失。
图2A绘示为公知一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示意 图。图2B绘示为沿图2A的D-D'线的剖面示意图。此薄膜晶体管数组基板200包括基板 210、第一金属层220、第一绝缘层230、通道层240、第二金属层250、第二绝缘层260以及透 明导电层270，其中，透明导电层270包括一像素电极270a。 请继续参照图2A与图2B，基板210具有像素区212与位于像素区212周边的焊垫 区214。第一金属层220设置于基板210上，第一金属层220包括栅极222、与栅极222电 性连接的扫描线224、以及位在像素区212中的共享电极226。第一绝缘层230覆盖第一金 属层220。通道层240设置于栅极222上方的第一绝缘层230上。第二金属层250设置于 第一绝缘层230上，第二金属层250包括设置在通道层240两侧的源极252与漏极254、以 及与源极252电性连接的数据线256。第二绝缘层260覆盖第二金属层250且曝露出漏极 254。像素电极270a设置于第二绝缘层260上，且像素电极270a电性连接漏极254。特别 是，如图2A与图2B所绘示，在像素区212中的共享电极226、第一绝缘层230、第二绝缘层 260以及像素电极270a构成了储存电容Cst。 图2C绘示为图2A的薄膜晶体管数组基板的透光区与非透光区的示意图。请参照 图2C，薄膜晶体管数组基板200中具有透光区202与不透光区204。同样地，使用金属膜层 的区域将不会透光。特别是，共享电极226设置在像素区212中的大部分区域，使得薄膜晶 体管数组基板200的开口率严重损失。 图3A绘示为公知另一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示 意图。图3B绘示为沿图3A中的E-E'线的剖面示意图。请共同参照图3A与图3B，此薄膜 晶体管数组基板202与图2A所绘示的薄膜晶体管数组基板200类似，相同的构件标示以相 同的符号，不同之处仅在于储存电容的设计。 如图3B所绘示，在此薄膜晶体管数组基板202中，是利用共享电极226、第一绝缘 层230、第二金属层250、第二绝缘层260与像素电极270a构成双储存电容。然而，由于共享 电极226为金属膜层而不透光，所以，此薄膜晶体管数组基板202的开口率也会下降。承上 所述，在公知的薄膜晶体管数组基板100、200、202中，若是欲增加储存电容的储存电容量， 势必要增加共享电极146、226的面积。然而，在增加共享电极146、226的面积时，又会降低 薄膜晶体管数组基板100、200、202的开口率。 图4A绘示为沿图1A的B-B'线的剖面示意图。图4B绘示为沿图1A的C-C'线的 剖面示意图。请先参照图1A与图4A，此薄膜晶体管数组基板100具有扫描焊垫114a，扫描 焊垫114a包括基板110、第一图案化绝缘层130、第一金属层140、第二图案化绝缘层150、 第三图案化绝缘层170以及透明导电层180。特别是，透明导电层180透过开口 172而与第 一金属层140电性连接。 请再参照图1A与图4B，数据焊垫114b包括基板110、第一绝缘层130、第二绝缘 层150、第二金属层160第三绝缘层170以及透明导电层180。特别是，透明导电层180透 过开口 172而与第二金属层160电性连接。 值得注意的是，第一金属层140与第二金属层160所使用的金属大多为Cr、Mo、 AlNd/AlNdN、Mo/Al/Mo等。为解决第一金属层140与第二金属层160表面容易氧化的问题， 通常会在形成第一金属层140与第二金属层160的后，再通入氮气以使得第一金属层140 与第二金属层160上分别形成氮化金属膜层140'与160'。
然而，透明导电层180的材质通常为铟锡氧化物，并且，铟锡氧化物与氮化金属膜 层140'、160'的间的接触阻抗通常较高。因此，扫描焊垫114a与数据焊垫114b将具有较 高的接触阻抗，使电子讯号产生损失。

发明内容
有鉴于此，本发明提供一种薄膜晶体管数组基板，具有良好的开口率且同时能保 持良好的储存电容，还能降低扫描/数据焊垫的接触阻抗。 本发明还提供一种薄膜晶体管数组基板的制造方法，适于制造具有良好的储存电 容与开口率的薄膜晶体管数组基板，并且，此薄膜晶体管数组基板的扫描/数据焊垫具有 低接触阻抗。 基于上述，本发明提出一种薄膜晶体管数组基板，包括基板、图案化多晶硅层、第 一图案化绝缘层、第一图案化透明导电层、第一金属层、第二图案化绝缘层、第二图案化透 明导电层、第二金属层、第三图案化绝缘层以及第三图案化透明导电层。基板具有一像素区 与位于像素区周边的焊垫区。图案化多晶硅层设置于基板上的像素区中，此图案化多晶硅 层包括源极与漏极。第一图案化绝缘层覆盖图案化多晶硅层。第一图案化透明导电层设 置于第一图案化绝缘层上。第一金属层部分设置于第一图案化透明导电层上，此第一金属 层包括栅极、与栅极电性连接的扫描线、以及设置于像素区中的共享线，其中，共享线的下 方设置有部分的第一图案化透明导电层。第二图案化绝缘层覆盖第一金属层，且第一图案 化绝缘层与第二图案化绝缘层具有第一开口，以曝露出漏极。第二图案化透明导电层设置 于第二图案化绝缘层上，且部分第二图案化透明导电层经由第一开口电性连接漏极。第二 金属层部分设置于第二图案化透明导电层上，其中，第二金属层包括与源极电性连接的数 据线，且数据线下方设置有部分的第二图案化透明导电层。第三图案化绝缘层覆盖第二金 属层、且具有一第二开口曝露出与漏极电性连接的第二图案化透明导电层。第三图案化透 明导电层设置于第三图案化绝缘层上，第三图案化透明导电层包括一像素电极位于像素区 中，且像素电极经由第二开口电性连接第二图案化透明导电层。 在一实施例中，上述的漏极、第一图案化绝缘层与共享线下方的第一图案化透明 导电层构成一第一储存电容，而位于共享线下方的第一图案化透明导电层、第二图案化绝 缘层与位于共享线上方的第二图案化透明导电层构成一第二储存电容。 在一实施例中，上述的薄膜晶体管数组基板更包括一扫描焊垫，设置于焊垫区中 且与扫描线电性连接，扫描焊垫包括第一图案化透明导电层、第一金属层与第三图案化透 明导电层。第一金属层设置于第一图案化透明导电层上，其中第一金属层具有一开口。第 三图案化透明导电层经由此开口而与第一图案化透明导电层电性连接。 在一实施例中，上述的薄膜晶体管数组基板更包括一数据焊垫，设置于焊垫区中 且与数据线电性连接，数据焊垫包括第二图案化透明导电层、第二金属层与第三图案化透 明导电层。第二金属层设置于第二图案化透明导电层上，其中第二金属层具有一开口。第 三图案化透明导电层经由此开口而与第二图案化透明导电层电性连接。 在一实施例中，上述的第二金属层还设置于共享线上方的第二图案化透明导电层 上，且像素电极经由第二开口电性连接第二金属层。 本发明再提出一种薄膜晶体管数组基板的制造方法，包括下列步骤。提供一基板，此基板具有像素区与位于像素区周边的焊垫区。于基板上的像素区中形成图案化多晶硅 层，此图案化多晶硅层包括源极与漏极。形成第一图案化绝缘层覆盖图案化多晶硅层。于第 一图案化绝缘层上形成第一图案化透明导电层。于第一图案化透明导电层上形成第一金属 层，此第一金属层部分设置于第一图案化透明导电层上，且第一金属层包括栅极、与栅极电 性连接的扫描线、以及设置于像素区中的共享线，其中，共享线的下方设置有部分的第一图 案化透明导电层。形成第二图案化绝缘层覆盖第一金属层，且第一 图案化绝缘层与第二图 案化绝缘层具有第一开口，以曝露出漏极。于第二图案化绝缘层上形成第二图案化透明导 电层，且部分第二图案化透明导电层经该第一开口电性连接漏极。于第二图案化透明导电 层上形成第二金属层，此第二金属层部分设置于第二图案化透明导电层上，其中，第二金属 层包括与源极电性连接的数据线，且数据线下方设置有部分的第二图案化透明导电层。形 成第三图案化绝缘层覆盖第二金属层，第三图案化绝缘层具有第二开口，曝露出与漏极电 性连接的第二图案化透明导电层。于第三图案化绝缘层上形成第三图案化透明导电层，此 第三图案化透明导电层包括像素电极位于像素区中，且像素电极经由第二开口电性连接第 二图案化透明导电层。 在一实施例中，上述的薄膜晶体管数组基板的制造方法更包括于焊垫区中形成扫 描焊垫，此扫描焊垫与扫描线电性连接，形成扫描焊垫的方法包括下列步骤。首先，于焊垫 区中形成第一图案化透明导电层。接着，于第一图案化透明导电层上形成第一金属层，其中 第一金属层具有一开口。之后，于第一金属层上形成第三图案化透明导电层，此第三图案化 透明导电层经由开口而与第一图案化透明导电层电性连接。 在一实施例中，上述的薄膜晶体管数组基板的制造方法更包括于焊垫区中形成数 据焊垫，此数据焊垫与数据线电性连接，形成数据焊垫的方法包括下列步骤。首先，于焊垫 区中形成第二图案化透明导电层。继之，于第二图案化透明导电层上形成第二金属层，其中 第二金属层具有一开口。之后，于第二金属层上形成第三图案化透明导电层，此第三图案化 透明导电层经由开口而与第二图案化透明导电层电性连接。 在一实施例中，上述的薄膜晶体管数组基板的制造方法更包括于共享线上方的第 二图案化透明导电层上形成第二金属层，且像素电极经由第二开口电性连接第二金属层。
在一实施例中，上述的共享线与第一图案化透明导电层的形成方法包括下列步 骤。首先，于基板上形成第一透明导电材料层。接着，于第一透明导电材料层上形成第一金 属材料层。之后，以半调式光罩为罩幕，对第一金属材料层与第一透明导电材料层进行微影 蚀刻制程，以形成共享线与第一图案化透明导电层。 本发明又提出一种薄膜晶体管数组基板，包括基板、第一图案化透明导电层、第一 金属层、第一绝缘层、信道层、第二图案化透明导电层、第二金属层、第二绝缘层以及第三图 案化透明导电层。基板具有像素区与位于像素区周边的焊垫区。第一图案化透明导电层设 置于基板上。第一金属层部分设置于第一图案化透明导电层上，第一金属层包括栅极、与栅 极电性连接的扫描线、以及位在像素区中的共享线，其中，共享线的下方设置有部分的第一 图案化透明导电层。第一绝缘层覆盖第一金属层。通道层设置于栅极上方的第一绝缘层上。 第二图案化透明导电层设置于基板上。第二金属层部分设置于第二图案化透明导电层上， 第二金属层包括设置在通道层两侧的源极与漏极、与源极电性连接的数据线，其中，漏极的 下方设置有部分的第二图案化透明导电层。第二绝缘层覆盖第二金属层且曝露出漏极下方的第二图案化透明导电层。第三图案化透明导电层设置于第二绝缘层上，第三图案化透明 导电层包括像素电极位于像素区中，且像素电极电性连接漏极下方的第二图案化透明导电层。 在一实施例中，上述的共享线与第一图案化透明导电层用以作为一储存电容的下 电极，而位于共享线与第一图案化透明导电层上方的像素电极即作为储存电容的上电极。
在一实施例中，上述的共享线的下方设置有第一图案化透明导电层，共享线的上 方设置有第二图案化透明导电层与像素电极，而且像素电极与第二图案化透明导电层电性 连接。 在一实施例中，上述的共享线与第一图案化透明导电层用以作为一储存电容的下 电极，而位于共享线与第一图案化透明导电层上方的第二图案化透明导电层与像素电极即 作为储存电容的上电极。 在一实施例中，上述的薄膜晶体管数组基板更包括一扫描焊垫，设置于焊垫区中 且与扫描线电性连接，扫描焊垫包括第一图案化透明导电层、第一金属层与第三图案化透 明导电层。 第一金属层设置于第一图案化透明导电层上，其中第一金属层具有一开口。第三 图案化透明导电层经由开口而与第一图案化透明导电层电性连接。 在一实施例中，上述的薄膜晶体管数组基板更包括一数据焊垫，设置于焊垫区中 且与数据线电性连接，数据焊垫包括第二图案化透明导电层、第二金属层与第三图案化透 明导电层。第二金属层设置于第二图案化透明导电层上，其中第二金属层具有一开口。第 三图案化透明导电层经由开口而与第二图案化透明导电层电性连接。 本发明又提出一种薄膜晶体管数组基板的制造方法，包括下列步骤。首先，提供基 板，此基板具有像素区与位于像素区周边的焊垫区。于基板上形成第一图案化透明导电层。 于部分第一图案化透明导电层上形成第一金属层，此第一金属层包括栅极、与栅极电性连 接的扫描线、以及位在像素区中的共享线，其中，共享线的下方设置有部分的第一图案化透 明导电层。形成第一绝缘层覆盖第一金属层。于栅极上方的第一绝缘层上形成通道层。于 基板上形成第二图案化透明导电层。于部分第二图案化透明导电层上形成第二金属层，此 第二金属层包括设置在通道层两侧的源极与漏极、与源极电性连接的数据线，其中，漏极的 下方设置有部分的第二图案化透明导电层。形成第二绝缘层覆盖第二金属层、且曝露出漏 极下方的第二图案化透明导电层。于基板上形成第三图案化透明导电层，第三图案化透明 导电层包括像素电极，且像素电极电性连接漏极下方的第二图案化透明导电层。
在一实施例中，上述的作为一储存电容的下电极的共享线与第一图案化透明导电 层的形成方法包括下列步骤。于基板上形成一第一透明导电材料层。于第一透明导电材料 层上形成一第一金属材料层。以一半调式光罩为罩幕，对第一金属材料层与第一透明导电 材料层进行微影蚀刻制程，以形成共享线与第一图案化透明导电层。 在一实施例中，上述的薄膜晶体管数组基板的制造方法更包括于焊垫区中形成扫 描焊垫，扫描焊垫与扫描线电性连接，形成扫描焊垫的方法包括下列步骤。于焊垫区中形成 第一图案化透明导电层。于第一图案化透明导电层上形成第一金属层，其中第一金属层具 有一开口。于第一金属层上形成第三图案化透明导电层，第三图案化透明导电层经由开口 而与第一图案化透明导电层电性连接。
在一实施例中，上述的薄膜晶体管数组基板的制造方法更包括于焊垫区中形成数 据焊垫，数据焊垫与数据线电性连接，形成数据焊垫的方法包括下列步骤。于焊垫区中形成 第二图案化透明导电层。于第二图案化透明导电层上形成第二金属层，其中第二金属层具 有一开口。于第二金属层上形成第三图案化透明导电层，第三图案化透明导电层经由开口 而与第二图案化透明导电层电性连接。 本发明因在第一金属层的下方设置第一图案化透明导电层，且在第二金属层的下 方设置第一图案化透明导电层。并且，利用第一图案化透明导电层与第二图案化透明导电 层分别取代储存电容中作为下电极的第一金属层与第二金属层。因此，可提升薄膜晶体管 数组基板的开口率，也可同时保持良好的储存电容值。另外，扫描焊垫与数据焊垫也具有低 的接触阻抗，而有利于电子讯号的传递。


图1A为公知一种具有低温多晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示意 图； 图IB为沿图1A的A-A'线的剖面示意图； 图1C为图1A的薄膜晶体管数组基板的透光区与非透光区的示意图； 图2A为公知一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示意图； 图2B为沿图2A的D_D'线的剖面示意图； 图2C为图2A的薄膜晶体管数组基板的透光区与非透光区的示意图； 图3A为公知另一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示意
图； 图3B为沿图3A中的E_E'线的剖面示意图； 图4A为沿图1A的B-B'线的剖面示意图； 图4B为沿图1A的C-C'线的剖面示意图； 图5A为本发明一实施例的一种具有低温多晶硅薄膜晶体管的薄膜晶体管数组基 板的俯视示意图； 图5B为沿图5A的K-K'线的剖面示意图； 图5C为图5A的薄膜晶体管数组基板的透光区与非透光区的示意图； 图5D为沿图5A的L_L'线的剖面示意图； 图5E为沿图5A的M-M'线的剖面示意图； 图6A为本发明一实施例的另一种具有低温多晶硅薄膜晶体管的薄膜晶体管数组 基板的俯视示意图； 图6B为沿图6A的0-0'线的剖面示意图； 图7A为本发明一实施例的一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板的 俯视示意图； 图7B为沿图7A的F_F'线的剖面示意图； 图7C为沿图7A的G-G'线的剖面示意图； 图7D为沿图7A的H-H'线的剖面示意图； 图7E为沿图7A的I-I'线的剖面示意 图7F为沿图7A的J-J'线的剖面示意图； 图8A为本发明一实施例的另一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板 的俯视示意图； 图8B为沿图8A的0_0'线的剖面示意图；
图8C为沿图8A的P-P'线的剖面示意图。 为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附 图式，作详细说明如下。
具体实施例方式
具有低温多晶硅薄膜晶体管的薄膜晶体管数组基板
第一实施例 图5A绘示为本发明一实施例的一种具有低温多晶硅薄膜晶体管的薄膜晶体管数 组基板的俯视示意图。图5B绘示为沿图5A的K-K'线的剖面示意图。请共同参照图5A与 图5B，此薄膜晶体管数组基板300包括基板310、图案化多晶硅层320、第一图案化绝缘层 330、第一图案化透明导电层342、第一金属层350、第二图案化绝缘层360、第二图案化透明 导电层344、第二金属层370、第三图案化绝缘层380以及第三图案化透明导电层346。
请继续参照图5A与图5B，基板310具有一像素区312、与位于像素区312周边的 焊垫区314。此基板310可以是玻璃基板或是石英基板。图案化多晶硅层320设置于基板 310上的像素区312中，此图案化多晶硅层320包括源极322与漏极324。特别是，图案化 多晶硅层320的漏极324还延伸到像素区312中，并且图案化多晶硅层320的厚度为500A 左右，可让光线透过。 第一图案化绝缘层330(绘示于图5B中)覆盖图案化多晶硅层320。此第一图案 化绝缘层330的材质例如为氧化硅、氮化硅、氮氧化硅或其它类似的材质。
第一图案化透明导电层342设置于第一图案化绝缘层330上。第一图案化透明导 电层342的材质可以是铟锡氧化物、铟锌氧化物或是其它类似的材质。特别是，第一金属层 350部分设置于第一图案化透明导电层342上，此第一金属层350包括栅极352、与栅极352 电性连接的扫描线354、以及设置于像素区312中的共享线356，其中，共享线356的下方设 置有部分的第一图案化透明导电层342。另外，第一金属层350的材质例如是Cr、Mo、AlNd/ Al薩、Mo/Al/Mo等。 第二图案化绝缘层360 (绘示于图5B中)覆盖第一金属层350，且第一图案化绝缘 层330与第二图案化绝缘层360具有第一开口 332，以曝露出漏极324。第二图案化绝缘层 360的材质例如为氧化硅、氮化硅、氮氧化硅或其它类似的材质。 第二图案化透明导电层344设置于第二图案化绝缘层360上，且部分第二图案化 透明导电层344经由第一开口 332电性连接漏极324。第二图案化透明导电层344的材质 可以是铟锡氧化物、铟锌氧化物或是其它类似的材质。特别是，第二金属层370部分设置于 第二图案化透明导电层344上，其中，第二金属层370包括与源极322电性连接的数据线 372，且数据线372下方设置有部分的第二图案化透明导电层344。 请再参照图5A与图5B，第三图案化绝缘层380覆盖第二金属层370且具有一第二 开口 382，以曝露出与漏极324电性连接的第二图案化透明导电层344。此第三图案化绝缘层380的材质例如为氧化硅、氮化硅、氮氧化硅或其它类似的材质。 第三图案化透明导电层346设置于第三图案化绝缘层380上，第三图案化透明导 电层346包括一像素电极346a，且像素电极346a经由第二开口 382电性连接第二图案化透 明导电层344。 承上述，如图5A与图5B的薄膜晶体管数组基板300，利用在第一金属层350的下 方设置第一图案化透明导电层342，并且，在像素区312中仅剩下提供电压的共享线356是 不透光的金属材质。亦即，此实施例利用第一图案化透明导电层342以及部分位于第一图 案化透明导电层342上方的共享线356，进而取代公知中的大面积的共享电极146 (如图1A 所绘示)，所以，此实施例可同时提升开口率、并且保持良好的储存电容值。
更详细而言，请参照图5B，漏极324、第一图案化绝缘层330与共享线356下方的 第一图案化透明导电层342构成一第一储存电容Cstl，而位于共享线356下方的第一图案 化透明导电层342、第二图案化绝缘层360与位于共享线356上方的第二图案化透明导电层 344构成一第二储存电容Cst2。也就是说，此薄膜晶体管数组基板300具有双层电容结构。
特别是，由于共享线356仅部分地位于第一图案化透明导电层342上，所以光线可 穿透第一储存电容Cstl，进而具有良好的开口率。另外，在像素区312中的第一图案化透明 导电层342可作为共享电极，使此薄膜晶体管数组基板300同时具有良好的储存电容值。
图5C绘示为图5A的薄膜晶体管数组基板的透光区与非透光区的示意图。请共同 参照图5A与图5C，使用金属材质的区域为不透光区304，使用图案化透明导电层342、344 的区域为透光区302。 承上述，在像素区312中仅有共享线356为金属材质，并且以第一图案化透明导电 层342取代大部分的第一金属层350的面积，所以，使薄膜晶体管数组基板300具有良好的 开口率。另外，可利用第一图案化透明导电层342作为共享电极，进而使得薄膜晶体管数组 基板300具有良好的储存电容值。 图5D绘示为沿图5A的L-L'线的剖面示意图。请共同参照图5A与图5D，此薄膜 晶体管数组基板300更包括一扫描焊垫314a，设置于焊垫区314中且与扫描线354电性连 接，扫描焊垫314a包括第一图案化透明导电层342、第一金属层350与第三图案化透明导电 层346。第一金属层350设置于第一图案化透明导电层342上，其中第一金属层350具有一 开口 350a。第三图案化透明导电层346经由此开口 350a而与第一图案化透明导电层342 电性连接。 图5E绘示为沿图5A的M-M'线的剖面示意图。请共同参照图5A与图5E，此薄膜 晶体管数组基板300更包括一数据焊垫314b，设置于焊垫区314中且与数据线372电性连 接，数据焊垫314b包括第二图案化透明导电层344、第二金属层370与第三图案化透明导电 层346。第二金属层370设置于第二图案化透明导电层344上，其中第二金属层370具有一 开口 370a。第三图案化透明导电层346经由此开口 370a而与第二图案化透明导电层344 电性连接。 值得注意的是，在扫描焊垫314a的第一金属层350具有一开口 350a，所以，第三图 案化透明导电层346可以经由开口 350a而与第一金属层350下方的第一图案化透明导电 层342相接触。由于两者材质相同，第一图案化透明导电层342与第三图案化透明导电层 346之间的界面可视为几乎没有接触阻抗存在。
特别是，第三图案化透明导电层346并不是直接与第一金属层350上方的氮化金属膜层350'相互接触，所以，可大幅降低接触阻抗。同样地，如图5E所绘示的数据焊垫314b
也是采用相同的设计，而有利于电子讯号的传递。
第二实施例 图6A绘示为本发明一实施例的另一种具有低温多晶硅薄膜晶体管的薄膜晶体管
数组基板的俯视示意图。图6B绘示为沿图6A的0-0'线的剖面示意图。 此薄膜晶体管数组基板400与图5A、图5B所绘示的薄膜晶体管数组基板300类
似，相同的组件标示以相同的标号。膜层的材质、设置方式与图5A、5B所述的内容相类似，
在此不予以重述。 值得注意的是，在此实施例的薄膜晶体管数组基板400中，第二金属层370还设置于共享线356上方的第二图案化透明导电层344上，且像素电极346a经由第二开口 382电性连接第二金属层370。如此，可以形成具有更大的储存电容值的双层电容结构，而有利于提升显示质量。同样地，薄膜晶体管数组基板400的扫描焊垫314a与数据焊垫314b也具有如图5D、5E绘示的类似设计，在此不予以重述。 具有低温多晶硅薄膜晶体管的薄膜晶体管数组基板的制造方法
第一实施例 请继续参照图5A与图5B，此薄膜晶体管数组基板300的制造方法包括下列步骤。首先，提供一基板310，此基板310具有像素区312与位于像素区312周边的焊垫区314。此基板310可以是玻璃基板或是石英基板。 接着，于基板310上的像素区中312形成图案化多晶硅层320，此图案化多晶硅层320包括源极322与漏极324。形成图案化多晶硅层320的方法例如是先于基板310上形成一层多晶硅层(未绘示)，之后再利用微影蚀刻制程对该多晶硅层进行图案化。
再来，形成第一图案化绝缘层330覆盖图案化多晶硅层320。此第一图案化绝缘层330形成的方式例如是利用化学气相沈积法于该基板310上沈积第一绝缘层(未绘示)，在后续的制程中，再继续进行图案化制程以形成第一图案化绝缘层330。第一图案化绝缘层330的材质例如为氧化硅、氮化硅、氮氧化硅或其它类似的材质。 继之，于第一图案化绝缘层330上形成第一图案化透明导电层342。形成第一图案化透明导电层342的方法例如是溅镀法。并且，第一图案化透明导电层342的材质可以是铟锡氧化物、铟锌氧化物或是其它类似的材质。 接着，于第一图案化透明导电层342上形成第一金属层350，此第一金属层350部分设置于第一图案化透明导电层342上，且第一金属层350包括栅极352、与栅极352电性连接的扫描线354、以及设置于像素区312中的共享线356，其中，共享线356的下方设置有部分的第一图案化透明导电层342。形成第一金属层350的方法例如是溅镀法，并且，第一金属层350的材质例如是Cr、Mo、AlNd/AlNdN、Mo/Al/Mo等。 值得注意的是，在制作如图5B绘示的共享线356、以及位于共享线356下方且作为共享电极的第一图案化透明导电层342时，总共需要两道光罩。因此，为了节省光罩的数量、又能够同时制作出如图5B绘示的共享线356与第一图案化透明导电层342的结构，在另一实施例中，可透过半调式光罩(halftone photomask)或灰阶调式光罩(gray tonemask)的使用，且配合微影蚀刻制程，以得到上述的结构。
更详细而言，请参照图5B，共享线356与其底下的第一图案化透明导电层342的形成方法包括下列步骤。首先，于基板310上形成一第一透明导电材料层(未绘示)。接着，于第一透明导电材料层上形成一第一金属材料层(未绘示)。之后，以一半调式光罩(未绘示)为罩幕，对第一金属材料层与第一透明导电材料层进行微影蚀刻制程，以形成如图5B绘示的部分共享线356位于第一图案化透明导电层342上方的结构。由于半调式光罩或灰阶调式光罩配合微影蚀刻制程的方法为众所周知的技术，在此不予以详细叙述。
继之，形成第二图案化绝缘层360覆盖第一金属层350，且第一图案化绝缘层330与第二图案化绝缘层360具有第一开口 332，以曝露出漏极324。此第二图案化绝缘层360形成的方式例如是利用化学气相沈积法于该基板310上沈积第二绝缘层(未绘示)，且继续进行图案化制程以在第一绝缘层(未绘示)与第二绝缘层(未绘示)中形成第一开口 332。也就是说，于此步骤中同时形成了具有第一开口 332的第一图案化绝缘层330与第二图案化绝缘层360。同样地，第二图案化绝缘层360的材质例如为氧化硅、氮化硅、氮氧化硅或其它类似的材质。 接着，于第二图案化绝缘层360上形成第二图案化透明导电层344，且部分第二图案化透明导电层344经该第一开口 332电性连接漏极324。 再来，于第二图案化透明导电层344上形成第二金属层370，此第二金属层370部分设置于第二图案化透明导电层344上，其中，第二金属层370包括与源极322电性连接的数据线372，且数据线372下方设置有部分第二图案化透明导电层344。
继之，形成第三图案化绝缘层380覆盖第二金属层370，第三图案化绝缘层380具有第二开口 382，曝露出与漏极324电性连接的第二图案化透明导电层344。形成第三图案化绝缘层380的方法例如是先于基板310上全面覆盖一层第三绝缘层(未绘示)，之后在图案化此第三绝缘层而形成第二开口 382。 之后，于第三图案化绝缘层380上形成第三图案化透明导电层346，此第三图案化透明导电层346包括像素电极346a位于像素区312中，且像素电极346a经由第二开口 382电性连接第二图案化透明导电层344。 上述的薄膜晶体管数组基板300的制造方法适于制造具有良好的储存电容与开口率的薄膜晶体管数组基板300，并能利用半调式光罩或灰阶调式光罩以减少光罩使用数 请继续参照图5A与图5D，上述的薄膜晶体管数组基板300的制造方法更包括于焊垫区314中形成扫描焊垫314a，此扫描焊垫314a与扫描线354电性连接，形成扫描焊垫314a的方法包括下列步骤。 首先，于焊垫区314中形成第一图案化透明导电层342。此第一图案化透明导电层342是形成在已经成膜于基板310上的第一图案化绝缘层330上。 接着，于第一图案化透明导电层342上形成第一金属层350，其中第一金属层350具有一开口 350a。特别是，开口 350a可以是对于第二图案化绝缘层360、第三图案化绝缘层380以及第一金属层350同时进行蚀刻而形成。 之后，于第一金属层350上形成第三图案化透明导电层346，此第三图案化透明导电层346经由开口 350a而与第一图案化透明导电层342电性连接。 请再参照图5A与图5E，同样地，上述的薄膜晶体管数组基板300的制造方法更包括于焊垫区314中形成数据焊垫314b，此资料焊垫314b与数据线372电性连接，形成数据焊垫314b的方法包括下列步骤。 首先，于焊垫区314中形成第二图案化透明导电层344。此第二图案化透明导电层344是形成在第一图案化绝缘层330上方的第二图案化绝缘层360上。
继之，于第二图案化透明导电层344上形成第二金属层370，其中第二金属层370具有一开口 370a。同样地，开口 370a可以是对于第三图案化绝缘层380、以及第二金属层370同时进行蚀刻而形成。 之后，于第二金属层370上形成第三图案化透明导电层346，此第三图案化透明导电层346经由开口 370a而与第二图案化透明导电层344电性连接。 经由上述的薄膜晶体管数组基板300的制作方法，可以制作具有低接触阻抗的扫描焊垫314a与数据焊垫314b，而有利于电子讯号的传递。
第二实施例 同样地，请参照图6A与图6B，此实施例的薄膜晶体管数组基板400的制造方法与上述的薄膜晶体管数组基板300的制造方法相类似，相同的构件标示以相同的符号。
特别是，此薄膜晶体管数组基板400更包括于共享线356上方的第二图案化透明导电层344上形成第二金属层370，且像素电极346a经由第二开口 382电性连接第二金属层370。 如图6B绘示，第二金属层370的下方具有一部份的第二图案化透明导电层344，而另一部份的第二图案化透明导电层344延伸到像素区312中。同样地，要形成此结构需要两道光罩。但是，为了不增加光罩的使用数量，同样可以利用半调式光罩(half tonephotomask)或灰阶调式光罩(gray tone mask)且配合微影蚀刻制程，以得到如图6B绘示的结构。 在此实施例中，同样地可以对于扫描焊垫314a与数据焊垫314b采取与上述实施例相同的设计，以降低接触阻抗，在此不再予以重述。
具有非晶硅薄膜晶体管的薄膜晶体管数组基板
第一实施例 图7A绘示为本发明一实施例的一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示意图。图7B绘示为沿图7A的F-F'线的剖面示意图。图7C绘示为沿图7A的G-G'线的剖面示意图。图7D绘示为沿图7A的H-H'线的剖面示意图。请共同参照图7A 图7D，此薄膜晶体管数组基板500包括基板510、第一图案化透明导电层520、第一金属层530、第一绝缘层540、通道层550、第二图案化透明导电层560、第二金属层570、第二绝缘层580以及第三图案化透明导电层590。 请继续共同参照图7A 图7D，基板510具有像素区512与位于像素区512周边的焊垫区514。此基板510可以是玻璃基板或是石英基板。第一图案化透明导电层520设置于基板510上。第一图案化透明导电层520的材质可以是铟锡氧化物、铟锌氧化物或是其它类似的材质。 特别是，第一金属层530部分设置于第一图案化透明导电层520上，第一金属层530包括栅极532、与栅极532电性连接的扫描线534、以及位在像素区512中的共享线536，其中，共享线536的下方设置有部分的第一图案化透明导电层520。另外，第一金属层530的材质例如是Cr、 Mo、 AlNd/AlNdN、 Mo/Al/Mo等。 第一绝缘层540覆盖第一金属层530(绘示于图7B、图7C中)。第一绝缘层540的材质例如为氧化硅、氮化硅、氮氧化硅或其它类似的材质。通道层550设置于栅极532上方的第一绝缘层540上。通道层550的材质例如为非晶硅层。 第二图案化透明导电层560设置于基板510上。特别是，第二金属层570部分设置于第二图案化透明导电层560上，第二金属层570包括设置在通道层550两侧的源极572与漏极574、与源极572电性连接的数据线576，其中，漏极574的下方设置有部分的第二图案化透明导电层560。 第二绝缘层580覆盖第二金属层570且曝露出漏极574下方的第二图案化透明导电层560。值得注意的是，如图7A与图7D绘示，仅有部分的漏极574位于第二图案化透明导电层560上，并没有将全部的漏极574延伸到像素区512中，并且，延伸到像素区512中的部分以第二图案化透明导电层560取代。 第三图案化透明导电层590设置于第二绝缘层580上，第三图案化透明导电层590包括像素电极590a位于像素区512中，且像素电极590a电性连接漏极574下方的第二图案化透明导电层560。特别是，由于像素电极590a与第二图案化透明导电层560为相同的材质，所以可以降低接触阻抗，以利电子讯号的传递。 承上述，如图7A 7D的薄膜晶体管数组基板500，利用在第一金属层530的下方设置第一图案化透明导电层520，并且，使得在像素区512中，仅剩下提供电压的共享线536是不透光的金属材质。也就是说，此实施例利用第一图案化透明导电层520以及部分位于第一图案化透明导电层520上方的共享线536，进而取代公知中的大面积的共享电极226(如图2A绘示)，所以，此实施例可同时提升开口率、并且保持良好的储存电容值、以及降低接触阻抗。 再者，仅使部分漏极572位于通道层550上，而利用第二图案化透明导电层560延伸到像素区512中(如图7A绘示)。如此，可进一步提升薄膜晶体管数组基板500的开口率。 请继续参照图7A与图7C，共享线536与第一图案化透明导电层520用以作为储存电容Cst的下电极，而像素电极590a即作为储存电容Cst的上电极。 图7E绘示为沿图7A的I-I'线的剖面示意图。请共同参照图7A与图7E，薄膜晶体管数组基板500可以更包括一扫描焊垫514a，设置于焊垫区514中且与扫描线534电性连接。扫描焊垫514a包括第一图案化透明导电层520、第一金属层530与第三图案化透明导电层590。第一金属层530设置于第一图案化透明导电层520上，其中第一金属层530具有一开口 530a。第三图案化透明导电层590经由开口 530a而与第一图案化透明导电层520电性连接。 图7F绘示为沿图7A的J-J'线的剖面示意图。请共同参照图7A与图7F，薄膜晶体管数组基板500更包括一数据焊垫514b，设置于焊垫区514中且与数据线576电性连接。数据焊垫514b包括第二图案化透明导电层560、第二金属层570与第三图案化透明导电层590。第二金属层570设置于第二图案化透明导电层560上，其中第二金属层570具有一开口 570a。第三图案化透明导电层590经由开口 570a而与第二图案化透明导电层560电性连接。
值得注意的是，在扫描焊垫514a的第一金属层530具有一开口 530a，所以，第三图案化透明导电层590可以经由开口 530a而与第一金属层530下方的第一图案化透明导电层520相接触。由于两者材质相同，第一图案化透明导电层520与第三图案化透明导电层590之间的界面可视为几乎没有接触阻抗存在。 特别是，第三图案化透明导电层590并不是直接与第一金属层530上方的氮化金属膜层530'相互接触，所以，可大幅降低接触阻抗。同样地，如图7F绘示的数据焊垫514b也是采用相同的设计，而有利于电子讯号的传递。
第二实施例 图8A绘示为本发明一实施例的另一种具有非晶硅薄膜晶体管的薄膜晶体管数组基板的俯视示意图。图8B绘示为沿图8A的0-0'线的剖面示意图。图8C绘示为沿图8A的P-P'线的剖面示意图。 此薄膜晶体管数组基板600与图7A 7D绘示的薄膜晶体管数组基板500类似，相同的组件标示以相同的标号。膜层的材质、设置方式与图7A 图7D所述的内容相类似，在此不予以重述。 值得注意的是，如图8A 图8C绘示，在此实施例的薄膜晶体管数组基板600中，共享线536的下方设置有第一图案化透明导电层520，共享线536的上方设置有第二图案化透明导电层560与像素电极590a，而且像素电极590a与第二图案化透明导电层560电性连接。 特别是，上述的共享线536与第一图案化透明导电层520用以作为储存电容Cst的下电极，而位于共享线536与第一图案化透明导电层520上方的第二图案化透明导电层560与像素电极590a即作为储存电容Cst的上电极。如此，可以形成具有更大的储存电容值的双层电容结构，而有利于提升显示质量。同样地，如图8A绘示的薄膜晶体管数组基板600的扫描焊垫514a与数据焊垫514b也具有如图7E、7F绘示的类似设计，在此不予以重述。 具有非晶硅薄膜晶体管的薄膜晶体管数组基板的制造方法
第一实施例 请继续参照图7A 7C，此薄膜晶体管数组基板500的制造方法包括下列步骤。首先，提供基板510，此基板510具有像素区512与位于像素区512周边的焊垫区514。此基板310可以是玻璃基板或是石英基板。 接着，于基板510上形成第一图案化透明导电层520。形成第一图案化透明导电层520的方法例如是溅镀法。并且，第一图案化透明导电层520的材质可以是铟锡氧化物、铟锌氧化物或是其它类似的材质。 再来，于部分第一图案化透明导电层520上形成第一金属层530，此第一金属层530包括栅极532、与栅极532电性连接的扫描线534、以及位在像素区512中的共享线536，其中，共享线536的下方设置有部分的第一图案化透明导电层520。形成第一金属层350的方法例如是溅镀法，并且，第一金属层350的材质例如是Cr、Mo、AlNd/AlNdN、Mo/Al/Mo等。
值得注意的是，在制作如图7A 7C绘示的共享线536、以及位于共享线536下方且作为共享电极的第一图案化透明导电层520时，总共需要两道光罩。因此，为了节省光罩的数量、又能够同时制作出如图7A 7C绘示的共享线536及其下方的第一图案化透明导电层520的结构，在另一实施例中，可透过半调式光罩(halftone photomask)或灰阶调式
光罩(gray tone mask)的使用，且配合微影蚀刻制程，以得到上述的结构。 继之，形成第一绝缘层540覆盖第一金属层530。此第一绝缘层540形成的方式例
如是利用化学气相沈积法。并且，第一绝缘层540的材质例如为氧化硅、氮化硅、氮氧化硅
或其它类似的材质。 再来，于栅极532上方的第一绝缘层540上形成通道层550。通道层550的材质例如为非晶硅。 继之，于基板510上形成第二图案化透明导电层560。此第二图案化透明导电层560的材质例如为铟锡氧化物、铟锌氧化物或是其它类似的材质。 再来，于部分第二图案化透明导电层560上形成第二金属层570，此第二金属层570包括设置在通道层550两侧的源极572与漏极574、与源极572电性连接的数据线576，其中，漏极574的下方设置有部分的第二图案化透明导电层560。值得注意的是，此第二图案化透明导电层560延伸到像素区312中，而漏极574仅位在通道层550上，如图7D绘示。
继之，形成第二绝缘层580覆盖第二金属层570、且曝露出漏极下方的第二图案化透明导电层560。 之后，于基板510上形成第三图案化透明导电层590，第三图案化透明导电层包括像素电极590a，且像素电极590a电性连接漏极574下方的第三图案化透明导电层590，如图7D所示。 另外，如图7E绘示，上述的薄膜晶体管数组基板500的制造方法更包括于焊垫区514中形成扫描焊垫514a，扫描焊垫514a与扫描线534电性连接。形成扫描焊垫514a的方法包括下列步骤。于焊垫区514中形成第一图案化透明导电层520。于第一图案化透明导电层520上形成第一金属层530，其中第一金属层530具有一开口 530a。于第一金属层530上形成第三图案化透明导电层590，第三图案化透明导电层590经由开口 530a而与第一图案化透明导电层520电性连接。 再者，如图7F所示，上述的薄膜晶体管数组基板500的制造方法更包括于焊垫区514中形成数据焊垫514b，数据焊垫514b与数据线576电性连接。形成数据焊垫514b的方法包括下列步骤。于焊垫区514中形成第二图案化透明导电层560。于第二图案化透明导电层560上形成第二金属层570，其中第二金属层570具有一开口 570a。于第二金属层570上形成第三图案化透明导电层590，第三图案化透明导电层590经由开口 570a而与第二图案化透明导电层560电性连接。 承上所述，藉由上述的薄膜晶体管数组基板500的制造方法适于制造具有良好的储存电容与开口率的薄膜晶体管数组基板500，并能利用半调式光罩或灰阶调式光罩以减少光罩使用数量。另外，也可以制作具有低接触阻抗的扫描焊垫514a与数据焊垫514b，而有利于电子讯号的传递。
第二实施例 同样地，请参照图8A 8C，此实施例的薄膜晶体管数组基板600的制造方法与上述的薄膜晶体管数组基板500的制造方法相类似，相同的构件标示以相同的符号。
特别是，在此实施例的薄膜晶体管数组基板600中，共享线536的下方形成有第一图案化透明导电层520，共享线536的上方形成有第二图案化透明导电层560与像素电极590a，而且像素电极590a与第二图案化透明导电层560电性连接。如此，可得到更佳的储存电容值。 另外，请参照图8C，形成第一金属层530及其下方的第一图案化透明导电层520的结构，通常需要两道光罩。但是，为了不增加光罩的使用数量，同样可以利用半调式光罩或灰阶调式光罩、且配合微影蚀刻制程，以得到如图8C绘示的结构。 在此实施例中，同样地可以对于扫描焊垫514a与数据焊垫514b采取与上述实施例相同的设计，以降低接触阻抗，在此不再予以重述。 综上所述，本发明的薄膜晶体管数组基板及其制造方法具有以下优点 (1)于第一金属层与第二金属层的下方设置图案化透明导电层，藉以替代大部分
面积的第一金属层与第二金属层，所以，可以增加开口率，且同时保持良好的储存电容值。
(2)此薄膜晶体管数组基板的扫描焊垫与数据焊垫具有低接触阻抗，而有利于电
子讯号的传递。 (3)于第一金属层与第二金属层的下方形成图案化透明导电层的结构，可透过半调式光罩或灰阶式光罩而制作，所以，不会增加光罩的使用数量。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
一种薄膜晶体管数组基板，其特征在于，包括一基板，具有一像素区、与位于该像素区周边的一焊垫区；一图案化多晶硅层，设置于该基板上的该像素区中，该图案化多晶硅层包括一源极与一漏极；一第一图案化绝缘层，覆盖该图案化多晶硅层；一第一图案化透明导电层，设置于该第一图案化绝缘层上；一第一金属层，部分设置于该第一图案化透明导电层上，该第一金属层包括一栅极、与该栅极电性连接的一扫描线、以及设置于该像素区中的一共享线，其中，该共享线的下方设置有部分的该第一图案化透明导电层；一第二图案化绝缘层，覆盖该第一金属层，且该第一图案化绝缘层与该第二图案化绝缘层具有一第一开口，以曝露出该漏极；一第二图案化透明导电层，设置于该第二图案化绝缘层上，且部分该第二图案化透明导电层经由该第一开口电性连接该漏极；一第二金属层，部分设置于该第二图案化透明导电层上，其中，该第二金属层包括与该源极电性连接的一数据线，且该数据线下方设置有部分的该第二图案化透明导电层；一第三图案化绝缘层，覆盖该第二金属层、且具有一第二开口曝露出与该漏极电性连接的该第二图案化透明导电层；以及一第三图案化透明导电层，设置于该第三图案化绝缘层上，该第三图案化透明导电层包括一像素电极位于该像素区中，且该像素电极经由该第二开口电性连接该第二图案化透明导电层。
2. 如权利要求1所述的薄膜晶体管数组基板，其特征在于，该漏极、该第一图案化绝缘 层与该共享线下方的该第一图案化透明导电层构成一第一储存电容，而位于该共享线下方 的该第一图案化透明导电层、该第二图案化绝缘层与位于该共享线上方的该第二图案化透 明导电层构成一第二储存电容。
3. 如权利要求1所述的薄膜晶体管数组基板，其特征在于，更包括一扫描焊垫，设置于 该焊垫区中且与该扫描线电性连接，该扫描焊垫包括该第一图案化透明导电层；该第一金属层，设置于该第一图案化透明导电层上，其中该第一金属层具有一开口 ；以及该第三图案化透明导电层，经由该开口而与该第一图案化透明导电层电性连接。
4. 如权利要求1所述的薄膜晶体管数组基板，其特征在于，更包括一数据焊垫，设置于 该焊垫区中且与该数据线电性连接，该数据焊垫包括该第二图案化透明导电层；该第二金属层，设置于该第二图案化透明导电层上，其中该第二金属层具有一开口 ；以及该第三图案化透明导电层，经由该开口而与该第二图案化透明导电层电性连接。
5. 如权利要求1所述的薄膜晶体管数组基板，其特征在于，该第二金属层还设置于该 共享线上方的该第二图案化透明导电层上，且该像素电极经由该第二开口电性连接该第二 金属层。
6. —种薄膜晶体管数组基板的制造方法，其特征在于，包括 提供一基板，该基板具有一像素区、与位于该像素区周边的一焊垫区； 于该基板上的该像素区中形成一图案化多晶硅层，该图案化多晶硅层包括一源极与一漏极；形成一第一图案化绝缘层覆盖该图案化多晶硅层； 于该第一图案化绝缘层上形成一第一图案化透明导电层；于该第一图案化透明导电层上形成一第一金属层，该第一金属层部分设置于该第一 图案化透明导电层上，且该第一金属层包括一栅极、与该栅极电性连接的一扫描线、以及设 置于该像素区中的一共享线，其中，该共享线的下方设置有部分的该第一图案化透明导电 层；形成一第二图案化绝缘层覆盖该第一金属层，且该第一图案化绝缘层与该第二图案化 绝缘层具有一第一开口 ，以曝露出该漏极；于该第二图案化绝缘层上形成一第二图案化透明导电层，且部分该第二图案化透明导 电层经由该第一开口电性连接该漏极；于该第二图案化透明导电层上形成一第二金属层，该第二金属层部分设置于该第二图 案化透明导电层上，其中，该第二金属层包括与该源极电性连接的一数据线，且该数据线下 方设置有部分的该第二图案化透明导电层；形成一第三图案化绝缘层覆盖该第二金属层，该第三图案化绝缘层具有一第二开口， 曝露出与该漏极电性连接的该第二图案化透明导电层；以及于该第三图案化绝缘层上形成一第三图案化透明导电层，该第三图案化透明导电层包 括一像素电极位于该像素区中，且该像素电极经由该第二开口电性连接该第二图案化透明 导电层。
7. 如权利要求6所述的薄膜晶体管数组基板的制造方法，其特征在于，更包括于该焊 垫区中形成一扫描焊垫，该扫描焊垫与该扫描线电性连接，形成该扫描焊垫的方法包括于该焊垫区中形成该第一图案化透明导电层；于该第一图案化透明导电层上形成该第一金属层，其中该第一金属层具有一开口 ；以及于该第一金属层上形成该第三图案化透明导电层，该第三图案化透明导电层经由该开 口而与该第一图案化透明导电层电性连接。
8. 如权利要求6所述的薄膜晶体管数组基板的制造方法，其特征在于，更包括于该焊 垫区中形成一数据焊垫，该数据焊垫与该数据线电性连接，形成该数据焊垫的方法包括于该焊垫区中形成该第二图案化透明导电层；于该第二图案化透明导电层上形成该第二金属层，其中该第二金属层具有一开口 ；以及于该第二金属层上形成该第三图案化透明导电层，该第三图案化透明导电层经由该开 口而与该第二图案化透明导电层电性连接。
9. 如权利要求6所述的薄膜晶体管数组基板的制造方法，其特征在于，更包括于该共 享线上方的该第二图案化透明导电层上形成该第二金属层，且该像素电极经由该第二开口 电性连接该第二金属层。
10. 如权利要求6所述的薄膜晶体管数组基板的制造方法，其特征在于，该共享线与该第一图案化透明导电层的形成方法包括于该基板上形成一第一透明导电材料层；于该第一透明导电材料层上形成一第一金属材料层；以及以一半调式光罩为罩幕，对该第一金属材料层与该第一透明导电材料层进行微影蚀刻制程，以形成该共享线与该第一图案化透明导电层。
11. 一种薄膜晶体管数组基板，其特征在于，包括一基板，具有一像素区、与位于该像素区周边的一焊垫区；一第一图案化透明导电层，设置于该基板上；一第一金属层，部分设置于该第一图案化透明导电层上，该第一金属层包括一栅极、与该栅极电性连接的一扫描线、以及位在该像素区中的一共享线，其中，该共享线的下方设置有部分该第一图案化透明导电层；一第一绝缘层，覆盖该第一金属层；一通道层，设置于该栅极上方的该第一绝缘层上；一第二图案化透明导电层，设置于该基板上；一第二金属层，部分设置于该第二图案化透明导电层上，该第二金属层包括设置在该通道层两侧的一源极与一漏极、与该源极电性连接的一数据线，其中，该漏极的下方设置有部分的该第二图案化透明导电层；一第二绝缘层，覆盖该第二金属层且曝露出该漏极下方的该第二图案化透明导电层；以及一第三图案化透明导电层，设置于该第二绝缘层上，该第三图案化透明导电层包括一像素电极位于该像素区中，且该像素电极电性连接该漏极下方的该第二图案化透明导电层。
12. 如权利要求11所述的薄膜晶体管数组基板，其特征在于，该共享线与该第一图案化透明导电层用以作为一储存电容的下电极，而位于该共享线与该第一图案化透明导电层上方的该像素电极即作为该储存电容的上电极。
13. 如权利要求11所述的薄膜晶体管数组基板，其特征在于，该共享线的下方设置有该第一图案化透明导电层，该共享线的上方设置有该第二图案化透明导电层与该像素电极，而且该像素电极与该第二图案化透明导电层电性连接。
14. 如权利要求13所述的薄膜晶体管数组基板，其特征在于，该共享线与该第一图案化透明导电层用以作为一储存电容的下电极，而位于该共享线与该第一图案化透明导电层上方的该第二图案化透明导电层与该像素电极即作为该储存电容的上电极。
15. 如权利要求11所述的薄膜晶体管数组基板，其特征在于，更包括一扫描焊垫，设置于该焊垫区中且与该扫描线电性连接，该扫描焊垫包括该第一图案化透明导电层；该第一金属层，设置于该第一图案化透明导电层上，其中该第一金属层具有一开口 ；以及该第三图案化透明导电层，经由该开口而与该第一图案化透明导电层电性连接。
16. 如权利要求11所述的薄膜晶体管数组基板，其特征在于，更包括一数据焊垫，设置于该焊垫区中且与该数据线电性连接，该数据焊垫包括该第二图案化透明导电层；该第二金属层，设置于该第二图案化透明导电层上，其中该第二金属层具有一开口 ；以及该第三图案化透明导电层，经由该开口而与该第二图案化透明导电层电性连接。
17. —种薄膜晶体管数组基板的制造方法，其特征在于，包括提供一基板，该基板具有一像素区与位于该像素区周边的一焊垫区；于该基板上形成一第一图案化透明导电层；于部分该第一图案化透明导电层上形成一第一金属层，该第一金属层包括一栅极、与该栅极电性连接的一扫描线、以及位在该像素区中的一共享线，其中，该共享线的下方设置有部分的该第一图案化透明导电层；形成一第一绝缘层覆盖该第一金属层；于该栅极上方的该第一绝缘层上形成一通道层；于该基板上形成一第二图案化透明导电层；于部分该第二图案化透明导电层上形成一第二金属层，该第二金属层包括设置在该通道层两侧的一源极与一漏极、与该源极电性连接的一数据线，其中，该漏极的下方设置有部分的该第二图案化透明导电层；形成一第二绝缘层覆盖该第二金属层、且曝露出该漏极下方的该第二图案化透明导电层；以及于该基板上形成一第三图案化透明导电层，该第三图案化透明导电层包括一像素电极，且该像素电极电性连接该漏极下方的第二图案化透明导电层。
18. 如权利要求17所述的薄膜晶体管数组基板的制造方法，其特征在于，作为一储存电容的下电极的该共享线与该第一图案化透明导电层的形成方法包括于该基板上形成一第一透明导电材料层；于该第一透明导电材料层上形成一第一金属材料层；以及以一半调式光罩为罩幕，对该第一金属材料层与该第一透明导电材料层进行微影蚀刻制程，以形成该共享线与该第一图案化透明导电层。
19. 如权利要求17所述的薄膜晶体管数组基板的制造方法，其特征在于，更包括于该焊垫区中形成一扫描焊垫，该扫描焊垫与该扫描线电性连接，形成该扫描焊垫的方法包括于该焊垫区中形成该第一图案化透明导电层；于该第一图案化透明导电层上形成该第一金属层，其中该第一金属层具有一开口 ；以及于该第一金属层上形成该第三图案化透明导电层，该第三图案化透明导电层经由该开口而与该第一图案化透明导电层电性连接。
20. 如权利要求17所述的薄膜晶体管数组基板的制造方法，其特征在于，更包括于该焊垫区中形成一数据焊垫，该数据焊垫与该数据线电性连接，形成该数据焊垫的方法包括于该焊垫区中形成该第二图案化透明导电层；于该第二图案化透明导电层上形成该第二金属层，其中该第二金属层具有一开口 ；以及于该第二金属层上形成该第三图案化透明导电层，该第三图案化透明导电层经由该开口而与该第二图案化透明导电层电性连接。
全文摘要
一种薄膜晶体管数组基板。在此薄膜晶体管数组基板的像素结构中，于第一金属层与第二金属层的下方设置图案化透明导电层，以替代大部分面积的第一金属层与第二金属层。如此，可提升像素结构的开口率、且同时保持良好的储存电容。另外，薄膜晶体管数组基板上的扫描焊垫包括第一图案化透明导电层、第一金属层与第三图案化透明导电层。第一金属层设置于第一图案化透明导电层上。第三图案化透明导电层经由位于第一金属层中的开口而与第一图案化透明导电层电性连接。因此，可降低扫描焊垫的接触阻抗，且薄膜晶体管数组基板上的数据焊垫也有类似的设计。此外，亦提出此薄膜晶体管数组基板的制造方法。
文档编号H01L21/70GK101728399SQ20081020109
公开日2010年6月9日 申请日期2008年10月13日 优先权日2008年10月13日
发明者刘轩育, 王智杰, 简耀黉, 陈丽珊 申请人:华映视讯(吴江)有限公司;中华映管股份有限公司