集成电路的制造方法

专利名称：集成电路的制造方法
技术领域：
本发明涉及一种集成电路的制造方法。此外本发明还涉及一种 利用本发明的方法生成的集成电路。
背景技术：
在现有技术中公开了多种用于制造集成电路的方法。

发明内容
本发明的目的在于提出一种制造集成电路的方法，该方法包括
以下步骤形成呈硬掩模层形式的包括多个第一开口的第 一掩模 层，和具有至少一个第二开口的第二掩模层，该至少一个第二开口 与第一开口之一至少部分重叠，其中，至少一个第二开口被光刻地
生成；以及至少两个相邻的第 一 开口以小于生成第二开口所使用的 光刻的分辨限度的中心至中心的间距彼此分开。同时本发明的目的 还在于提出 一种利用根据本发明的方法生成的集成电路。


在附图中
图1涉及本发明的第一实施例；
图2A至图2F示出了第一实施例的第一变型例；
图3A至图3D示出了第一实施例的第二变型例；
图4A至图4D示出了第一实施例的第三变型例；
图5涉及本发明的第二实施例；
图6A至图6H示出了第二实施例的第一变型例；
图7涉及本发明的第三实施例；
图8涉及本发明的第四实施例；
图9涉及第四实施例的第一变型例；
图IOA和图IOB进一步示出了第四实施例的第一变型例；
图IIA至图11C涉及第四实施例的第二变型例；
图12A至图12C示出了通过双图样化生成结构的第一实例；
图13涉及通过双图样化生成结构的第二实例；
图14A和图14B示出了通过双图样化生成结构的第三实例；
图15A至图15C示出了通过双图样化生成结构的第四实例;
以及
图16A至图16D示出了通过双图样化生成结构的第五实例。
具体实施例方式
图1涉及根据本发明第一实施例的集成电路的制造方法。集成
电路包括包含结构11的构建上部层1以及包含结构25的下部层 2。呈4妄触部3形式的多个连4妄结构布置在下部层2与上部层1之 间，其使下部层2的结构25与上部层1的结构11电连接。然而，
能。因此，在其^^实例中，连4妄结构包"^不导电的材^K此外，连 ^接结构可以分别延伸到下部层和上部层之外，以连4妄附加层(未示 出)。
使用标准光刻技术来制造上部层1和下部层2， 4吏得生成具有 标准分辨率分辨率的上部层1的结构11和下部层2的结构25。然 而，在多个接触部3中，存在至少两个相邻的4妄触部31和32，它 们以低于光刻分辨限度(次光刻)的距离彼此分开。为了生成次光 刻的接触部3，使用双图样化技术生成具有常规4册状图样的第一开 口 (孔)61的第一掩模6。在第一掩模之外还使用具有标准分辨率 分辨率的第二掩模(未示出)，其中，第二掩模用于覆盖一些第一 开口 61，并用于选择第一开口 61的一些(在图1的实例中为四个 开口611)。在选取的开口 611的区域中生成4妄触部3。
尽管示出的第一开口为圆孔，但本发明没有限定第 一开口以及 第二掩模层的开口的特定几何形状。例如，也可以提供非圓形的孔
或者纟从向开口。
使用包括次分辨率分辨率第一开口图样的第一掩模和具有标 准分辨率分辨率(由标准光刻制造)的选取掩才莫的组合来选取第一 开口的子集能够用来制造包含次分辨率分辨率特征的任意布置。下
面将参照图2A至图2F更详细地描述第一实施例的第一变型例。
注意，原则上下部层2可以是任何种类的层，例如，金属化平 面(例如，提供到多个晶体管的栅极的连接)，或者包括集成电路 的有源区的区域(例如，半导体衬底)。例如，上部层1可以是接 触平面(金属化平面)或任何其他种类的层，例如，包括纟参杂材料、 金属、多晶硅、或氮化钛(TiN)。此外，第一开口 61不必以栅状 进行布置。它们可以才艮据期望的应用以多种类型的(次光刻)图样 来布置。在其他实例中，以多个小型排列来布置第一开口 ，其中， 多个小型排列不必彼此对准。
参照图2A至图2F，第一掩才莫层6形成在补充层5上(例如， 其形成为硬掩模层，该硬掩模层包括例如氧化硅或者适于用作硬掩 模材料的任意其他材料)。补充层5依次布置在呈下部配线层2形 式的下部层上。
使用包括由双图样工艺形成的次光刻结构71的掩^f莫来构建第 一掩模层6,即，结构71的间距比可通过标准(单)光刻步骤获得 间距更小。存在多种双图样技术，例如，双曝光、间隔物掩模技术 (例如，间距分^殳)、异构(heterogeneous)掩才莫^t术、和中间掩才莫 堆叠。然而，这些技术在该领域中是已知的，因此不再详细描述。 在图12A、图12B、图13、图14A-14B、图15A-15C和图16A-16D 中示出了双图样方法的实例。在一个实例中，结构的间距比在大约 193 nm波长处的光刻分辨卩艮度更小，例如，小于大约40nm。
使用掩模，在第一掩模层6中创建第一开口 61，其中，至少两 个相邻开口 61以小于标准光刻分辨率分辨率的距离^f皮此分开(图 2)。第一开口 61定义了连接结构的可能位置。
在构建的掩模层6上创建第二掩模层(选择掩模)8 (图2C )， 该第二掩模层包括未覆盖第一开口 61之一(开口 611)并且利用部 分82覆盖另一第一开口 612的至少一个第二开口 81。因此，第二
掩模层8用于选择将用于创建连接结构(例如，接触部)的一个或 多个第一开口61。当然，第二掩模可以包括至少一个第二开口 ，以 选择至少一个第一开口。
使用标准(单个曝光)光刻(即，具有标准分辨率分辨率)来 生成第二开口81。在一个实例中，层8包括抗蚀剂，其通过光刻步 骤直接构建。在另一实例中，层8是使用抗蚀剂构建的硬掩模，其 通过标准光刻在顶部依次构建。因此，标准掩模(第二掩模)用于 选择一些第一开口 61,其中，至少两个相邻第一开口以低于用于生 成至少 一个第二开口或多个第二开口的光刻步骤的光刻限制的距 离彼此分开。
根据图2D，使用第一掩模6和第二掩模8 (即，选取的第一开 口 611和第二开口 81)蚀刻补充层5， ^使得在补充层5中生成开口 51,该补充层5包4舌次光刻开口 61的一黄向尺寸。在补充层5中的 开口 51未覆盖在第二和选取的第一开口 611的区i或中的下部层2。 在生成开口51之后，去除第二层8和第一层6 (图2E)。
在其4也步-骤中，如图2F所示，在补充层5中的开口 51 填充有 材料，例如，诸如金属的传导材料或者诸如多晶硅的掺杂材料，使 得形成接触部3形式的连接结构。此外，生成呈上部配线层21形 式的上部层，其中，上部配线层21经由在开口 51中形成的接触部 3连4妻到下部配线层2。
参照图3A至图3D。这些^L图涉及第一实施例的其他变型例， 其中在补充层5上形成碳层10形式的附加硬掩模层。在附加碳层 10上生成第一掩才莫层6，并且该第一掩模层被构建，使得如上对应 于图2A至图2F所述的来创建次光刻开口 61。
生成包括第二开口 81的第二掩模层8，以选择第一开口 61之 一 (开口 611)(图3C)。然后，使用选取开口 611执行蚀刻步骤， 使得在石友层10中形成(图3D)开口 1010,并在补充层5中形成与 开口 1010对准的开口 51。在选取第一开口 611的区域中下部层2 未覆盖而通过开口 1010和51，佳:得通过诸如传导材^1"的材冲牛填充 开口 1010和51来形成到下部层2的连4妻结构。在一个实例中，在 生成上部层(未示出)的步骤中J见开口 1010和51的i真充，该上部 层然后经由至少一个连接结构连接到下部层2。在另一实例中，在 填充开口 51之前，去除石友层10和第一掩才莫层6。
图4A至图4D还涉及第一实施例的其4也变型例。与之前的变 型例相似，生成下部层2和补充层5。然而，与之前的变型例相反， 直接在补充层5上生成第二掩模层8,使用单曝光光刻来构建第二 掩模层。为此，在第二掩模层8上沉积抗蚀剂掩模80，并被构建使 得创建开口 801,该开口4妄下来(例如，通过干蚀刻或湿蚀刻)转 移到第二掩模层8。在形成第二开口 81之后，去除抗蚀剂层80(图 4B )。
根据图4C，在第二掩模层8上创建包括具有次光刻分辨率分 辨率的多个开口 61 (通过双图样生成)的第一掩模层6，使得多个 开口 61之一 (开口 611 )与第二掩才莫层8的第二开口 81重叠。通 过比專交图2A至图2F的变型例与图4A至图4D的变型例可以清楚 看出，可以改变第一掩模层和第二掩模层的布置顺序，即，第二掩 模层可以布置在第一掩模层上，反之亦然。
才艮据图4D,再次4吏用与第二开口 81对准的第一开口 61，来蚀 刻下部补充层5, 4吏得在露出下部层2的选取第一开口 611的区域 层5中创建开口 51。
图5涉及本发明的第二实施例。集成电路包括上部层1和下部层2，其中，下部层2和上部层1通过4妄触部3形式的多个连4妄结 构进行连接。在某种程度上，图5的集成电路与图1的集成电路相似。然而，与图1不同，下部层2包括次光刻纵向结构21。例如， 通过双图样工艺形成次光刻结构21。然而，上部层l包括具有标准 分辨率分辨率(即，4吏用标准光刻生成)的结构11。
此外，纵向结构21包括中断部分22。 4吏用包括多个4册状布置 的开口 61的次光刻掩才莫6与选耳又掩才莫(未示出)相结合制造4妾触部3和中断部分22。
图6A至图6H涉及第二实施例的第一变型例。如在前述变型例中，补充层5形成在下部层2上。此外，与之前(第一实施例)的变型例相似，在第一掩才莫层6 (图6B)中形成多个次光刻第一开口 61。在形成开口61之后，形成选择掩模8形式的第二掩模层， 第二掩模层8具有露出多个开口61之一(开口 611)并覆盖所有第 一开口 61的另一个(开口 612)的第二开口 (图6C)。通过露出开 口 611，蚀刻补充层5和下部层2 (图6D), 从而生成在补充层5 中的开口 51和在下部配线层2中的中断部分22，其中，中断部分 22与选取的第一开口 611对准。
如图6E所示，在去除第二摘r模层8之后，开口 611、 51以及层2的中断部分22填充有材冲+ 5000,例如，诸如氧化硅的不导电材料。
然后，新掩模层20被布置在第一掩模层6上，新掩模层20具 有开口201，该开口201露出由第二掩模层8覆盖(图6F)的开口 612。换句话i兌，新掩模层20是用于选^奪一个或多个第一开口的补充选择掩模，该一个或多个第一开口未由(第一)选择掩模8进行
选择。与第一选择掩模8 (第二掩模层)相似，使用标准光刻生成 在新摘4莫层20中的开口。
使用掩模20执行蚀刻步骤，使得从开口 61中去除填充材料 5000，并且在于开口 612只十准的层5中生成开口 51b (图6G )。
根据图6H,开口 51b填充有传导材料3000，使得在开口 51b 中形成4妄触部3。在补充层5的顶部上，沉积传导层l形式的上部 层，其中，传导层1经由4妄触部3连4妄到下部配线层2。在一个实 例中，在填充开口 51b的一个步骤中来实现传导层1的生成，使得 接触部3和传导层1包括相同的传导材料。
参照图7,示出了本发明的第三实施例。与图5的装置相似的 集成电路包括具有多个平行纵向结构111的上部层1。 使用双图样 技术构成结构111，使得在至少两个相邻结构111之间的距离低于 光刻限制。
下部层2包: 包括标准光刻生成(即，具有标准分辨率分辨率) 的结构25。如在第二实施例(图5)中，下部层2经由多个接触部连接到上部层l，其中，至少两个相邻4妄触部3具有小于标准光 刻分辨率分辨率的距离，其中，还通过双图样工艺形成了接触部。 为此，使用具有栅状开口 61的第一掩模6以及选择掩模(未示出)。
上部层1的纵向结构111可具有中断部分llll,该中断部分例 如通过双图样方法使用具有诸如掩才莫6的4册状开口的掩才莫形成。
图8示出了本发明的第四实施例。生成的结构与图5和图7示 出的结构的组合类似。顶部层1和下部层2分别包括多个平行的纵 向结构111和21，其中， -使用双图才羊工艺构建下部层1和上部层2，
使得将层1和2构建为具有低于标准分辨率分辨率的分辨率分辨率。
如在图5和图7中，上部层1和下部层2之间形成具有次光刻 分辨率的多个4妄触部3。为此，再次4吏用包4舌多个开口 61的第一掩 模6与选择掩模(未示出)的组合。
参照图9，示出了第四实施例的变型例。集成电i 各包括具有呈 平行导线21形式的多个第一纵向结构的下部层2。此外，垂直于导 线21布置呈上部层2的第二4妄触线111形式的多个第二^/v向结构。 在该实例中，使用双图样工艺制造下部层2的导线21和上部层1 的导线111 (具有次光刻分辨率)。然而，本发明的实施例包括仅生 成具有次光刻分辨率的下部或上部纟从向结构的变型例。在另一实施 例中，生成具有标准分辨率的下部和上部纟从向结构。
存在重叠区i或90,其中，下部导线21和上部导线111重叠。 在一些重叠区i或90中，形成4妻触部3，以4吏上部导线111与下部导 线21相连接。使用栅状次光刻掩模和具有开口 81的选择掩模生成 接触部3，其中，生成具有标准分辨率的选冲奪掩^f莫。
参照图10A和图10B,更详细地描述了图9的变型例，其中， 图10A是垂直于导线21的部分视图，以及图10B是平行于导线21 的部分一见图。下部层2包括呈导线21形式的多个纵向结构。通过 多个间隔结构26 (例如，包括诸如氮化硅的不导电材料)来分隔导 线21。补充层5(例如，包括-逸如氧化石圭的不导电材料)帔布置在 下部层2上，其中，间隔物26突入到层5中。然而，这不是必须 地，间隔物26的高度也可以等于层2的高度。
在补充层5顶部，布置包4舌至少一个第二开口 81的呈选4奪掩 模8形式的第二掩模层。如图IOB所示，在补充层5上创建包括纵
向开口 61形式的多个第一开口的第一掩才莫层6，其中，开口61通 过多个上部结构65限定，并垂直于下部导线21延伸。因此，纵向 开口 61与下部导线21重叠，乂人而创建重叠区域90(在图9中示出)。 图IOB还示出了第二掩模层8的第二开口 81露出(选择)纵向开 口 61之一的一部分，并覆盖在第二开口 81之外的第一掩才莫层6。
使用第二掩模层8，执行蚀刻步骤，从而在补充层5中创建开 口， <吏得在重叠区域90的区域内露出下部层2。
在蚀刻步骤之后，补充层中的开口可以#1填充有(例如，传导) 材料，以形成到下部层2的连接结构。此外，在去除第二掩才莫层8 之后，纵向第一开口 61填充有连接结构的材料或者一些其他类型 的材冲+，以形成通过间隔结构65 4皮此间隔的上部导线111。因此， 在补充层中形成的4妄触部将上部导线111之一连4妄到下部导线21 之一。
参照图IIA至图11C,示出了第四实施例的另一变型例。如图 11A所示，生成包4舌多个平4亍下部纟从向结构21形式的结构的下部 层2，其中，结构21的宽度F和两个相邻结构之间的距离为F (F: 最小特征尺寸)，即，在标准光刻的分辨限度处。
为了形成到纵向结构21的多个连接结构3，提供包括以栅格形 式(即，行图样和列图样)布置的多个矩形开口的第一掩模层6(图 IIB)。
由于不应当在第一开口 61的每个位置处形成连"l妾结构，因此 形成包括具有第二标准分辨率尺寸的多个第二开口 81(即，每一个 第二开口的宽度和距离均为至少2F)的选择掩模8 (第二掩模层) (图11C)。使用选择掩模8，露出多个第一开口611,以限定期望 连4矣结构的位置。通过图11B中的实线来表示选取的第一开口 611。
图12A至图12C以及图13涉及两种不同的^ 又图才羊方法。如图 12A所示，形成纵向载体结构66形式的多个第一结构，以及在载 体结构66附近创建间隔结构65形式的多个第二结构(图12B)。 然后，例如通过选择蚀刻去除载体结构66， /人而^U呆留间隔结构 65,并且在间隔结构65之间形成第一开口 (图12C)。剩余间隔结 构65的两个相邻结构之间距离小于在原始载体结构66的两个相邻 结构之间的3巨离。该3巨离甚至可以^f氐于光刻分辨率。
在另一实例中，与剩余结构65相似，通过双图样来创建其他 纵向结构(未示出)，该其他纵向结构以相对于结构65的角度(例 如，垂直)延伸，侵_得在结构65与其他纵向结构之间创建孔状开 c 。
图13中示出了生成次光刻结构的另一实施例。以具有第一间 隔的栅格形状布置多个点状第一结构67。在另一步骤中，也以具有 第一间隔(或另一间隔)的4册格形状布置的多个第二点状结构68 被添加到第一结构67,其中，以在第一结构67之间的间隔来创建 第二结构68。这样生成点状图样，其中，第一结构67之一和相邻 第二结构68之间的距离小于原始栅格的距离，并且可以低于光刻 分辨率。
在图14A-图14B、图15A-图15C以及图16A-图16D中，纟合出
了不同间隔物技术形式的双图样方法的其他实例。
在图14A中，描述了半导体装置中的衬底IOOO上的整个结构 500的截面图。该结构500将用于示出间隔分段冲支术的示例性实施 例，即，通过间隔物技术生成的线(如果使用更复杂的结构，则是 通过间隔物技术获得的图样)。 图14A所示的整个结构500将表示在存储芯片或微处理器中导 线的其他可能性。该结构还可以表示在光电子装置或孩t电子扭4成装 置(MEMS )中的线。本领域技术人员将认为此处描述的间距分段 技术不限于直线，还可以用于制造更复杂的图样。
在才艮据图14A的间距分段的实施例中，初始第一结构101被具 有呈与初始结构101相邻的侧壁结构102形式的第二结构划线。由 初始结构101覆盖的衬底1000的区域通过100来表示，由侧壁结 构102覆盖的区域通过200来表示。
初始结构101和侧壁结构102未覆盖的区域300在其表面上4呆 持没有材料。
在通过例如图14A中示出的间隔物技术得到的线中，通过初始 结构101和区域300覆盖的区域100 4皮转移到4十底1000。因此例如， 应当通过用于选4奪侧壁结构102的蚀刻工艺来去除初始结构101。
在图14B中，示出了只有剩余侧壁结构102还作为间隔物结构， 这是因为间隔物结构102具有相对较小的宽度。由于每个初始结构 101具有两个侧壁102的事实，所以可以实J见次光刻间3巨(即，小 于特定光源能力的间隔尺寸)，从而使结构密度加倍。
在图15A中，示出了图14A的实施例的变型例，其中，使用 填充才支术将区域300转移到衬底1000。在该实施例中，通过一些材 料(即，多个第三结构)来填充在相邻结构101之间(即，在相邻 初始结构101的详目乂于间隔4勿102之间)的区i或300。；冗积、层1001, 来覆盖牙刀始结构101、侧壁结构102 (即，间隔物)和区i或300。
然后，如图15B中所示，通过蚀刻或CMP来l吏该堆叠凹陷。 随后，例如通过将间隔物102选择性地蚀刻到初始结构101和区域
300中的层来去除间隔结构102。现在，通过间隔结构102形成的
线(或图样)可以被转移到衬底1000中。
这在图15C中示出了。通过蚀刻工艺去除间隔物102， 从而创建开口103。剩余的层1001和初始结构101形成了第一掩模层，其中，开口103是第一开口。在另一实施例中，开口 103用于构建随 后用作第一掩模层的另一层。
另 一填充技术是通过村板填充获得线(或者通过衬板填充获得图样)。在图16A中，由第一层1001覆盖初始第一结构101和在第 一结构101之间的区域。在其他区域中，第一层1001为初始结构 101的侧壁划线。因此，通过衬板材料而不是间隔物来构成覆盖区 i或1001的侧壁结构(第二结构)。在该实施例中不要求进4亍间隔物 蚀刻。
接下来，如图16B中所示，利用第二衬板1002来覆盖图16A 中示出的堆叠，该衬板附加填充在两个相邻第一结构101之间的区域。
然后，如图16C所示，使第二层1002凹陷或平面化。在图16D 中，示出了接下来通过各向异性蚀刻从第一层1001中去除衬板材 料(第一结构)，该各向异性蚀刻根据初始结构的材料和第二衬板 的材料进行选择。从而，创建了作为第一掩模层(其中，层1001 和1002或者层堆叠1001、 1002中的一个构成了第一掩模层)的第 一开口或者可以用于创建第一开口的开口 。
本领域技术人员将了解，衬底1000不应为单一材料，而可以 包括构建的层。此外，尽管图14A和图14B示出的方法生成了纵向 开口， 但该原理也可以用于创建孔状开口 (例如，接触孔)。为此， 在实现(似人向)开口 (即，分别开始图14B、 15C和16D所示的结
构)之后，重复该方法，其中，(对应于第一结构101)创建第三结 构，使得其穿过开口 (即，在图14B中以对应于第二结构102的角 度，以及在图15C和图16D中以对应于第二结构101的角度)。此 外，在第三结构附近创建第四结构(对应于第二结构102)。
本领域4支术人员将i人为在一个区i或中间隔分革殳4支术可以^f吏用 至少一次，^v而导致更高阶的间隔分^史，即，甚至可以制造更小的 结构。此外，可以开发材料之间的不同选择性，以定义区域或次区 域的组合来限定将转移到衬底S的图样。
此外，本领域技术人员将认为间隔分萃殳4支术的实施例将以多种 方式改变，并且以不同组合并通过所有种类材并+来4吏用该方法。通 过这里给出的实例没有完全覆盖间隔分段的理论。此外，如上所述， 技术人员了解很多其他的双图样方法。
还应当注意，本发明当然不限于特定材并+。下部层和上部层可 以为配线层，即，它们可以包^:传导结构。可以4吏用传导或半导体 材冲+来依次形成传导结构。然而，除了传导结构之后，上部和下部 层还可以包括诸如绝纟彖结构的不导电结构(例如，单独地，或者与 传导结构相结合)。
此夕卜，应当注意可以在上述两个处理步骤之间实现一个或多个 附加次步骤。此外，能够在其他实施例中的一个或多个中使用一个 实施例的处理步骤。例如，如关于第一实施例的描述，能够在其他 实施例中使用在第二掩模层上生成第 一掩模层。
权利要求
1.一种集成电路的制造方法，所述方法包括:创建包括多个第一开口的硬掩模层的形式的第一掩模层；创建具有至少一个第二开口的第二掩模层，所述至少一个第二开口与所述第一开口之一至少部分重叠，其中，光刻生成所述至少一个第二开口；以及至少两个相邻的第一开口以小于生成所述第二开口所使用的光刻的分辨限度的中心至中心的间距彼此分开。
2. 根据权利要求1所述的方法，其中，所述多个第一开口中的至 少 一些以阵列形式布置。
3. 根据权利要求1所述的方法，其中，使用双图样工艺生成所述 多个第一开口。
4. 根据权利要求3所述的方法，其中，所述双图样工艺包括生成多个第一结构；在所述第一结构附近生成多个第二结构；以及去除所述第一结构，以在所述第二结构之间创建开口， 所述开口作为所述第一掩模层的第一开口或者用于生成所述 第一开口 。
5. 根据权利要求3所述的方法，其中，所述双图样工艺包括生成多个第一结构；在所述第一结构附近生成多个第二结构； 在相邻的第二结构之间生成多个第三结构；以及去除所述第二结构，以在所述第一结构和所述第三结构 之间创建开口 ，所述开口构成所述第一掩才莫层的第一开口或者 用于生成所述第一掩模层的所述第一开口 。
6. 才艮据权利要求5所述的方法，其中，光刻地创建所述第 一结构， 并且通过去除所述第二结构生成的所述开口具有小于生成所 述第 一结构所使用的光刻的分辨限度的中心至中心的间距。
7. 根据权利要求3所述的方法，其中，所述双图样工艺包括生成多个纵向第一结构； 在所述第一结构附近生成多个第二纵向结构； 去除所述第一结构，以在所述第二结构之间创建纵向开d ;生成以相对于所述第二结构成一定角度延伸的多个纵向 第三结构；在所述第三结构附近生成多个第四纟从向结构；以及通过去除所述第三结构来创建开口，所述开口构成所述 第 一掩模层的所述第 一开口或者用于创建所述第 一开口 。
8. 才艮据权利要求7所述的方法，其中，光刻地创建所述第一结构 和所述第三结构，并且通过去除所述第一结构和所述第三结构 生成的开口具有小于生成所述第一结构和所述第三结构所使 用的光刻的分辨限度的中心至中心的间距。
9. 根据权利要求3所述的方法，其中，所述双图样工艺包括生成多个第一结构，以在所述第一结构之间创建间隔；以及在所述第一结构之间的所述间隔中生成多个第二结构， 以在所述第 一结构和相邻第二结构之间创建开口 ，所述开口构 成所述第一掩模层的所述第一开口或者用于生成所述第一开d 。
10. 根据权利要求9所述的方法，其中，光刻地生成所述第一结构 和所述第二结构，并且所述开口的所述中心至中心的间3巨小于 生成所述第一结构和所述第二结构所使用的光刻的分辨限度。
11. 根据权利要求1所述的方法, 心至中心的间距小于40 nm 。
12. 根据权利要求1所述的方法， 地设置在所述第一掩模层上。
13. 根据权利要求1所述的方法, 地布置在所述第二掩模层上。其中，相邻的第一开口的所述中 其中，所述第二掩模层至少部分 其中，所述第一掩模层至少部分
14. 根据权利要求1所述的方法，其中，所述第二掩模层露出在所 述第二开口区域中的所述第一开口中的至少一个第一开口 ，并且覆盖所述第一开口中的至少另一个第一开口。
15. 根据权利要求1所述的方法，其中，所述第一掩模层和所述第 二掩模层布置在补充层上。
16. 根据权利要求15所述的方法，其中，所述补充层布置在下部 层上。
17. 才艮据卄又利要求16所述的方法，还包4舌4吏用所述第一掩才莫层 和所述第二掩模层执行蚀刻步骤，以在所述补充层中形成开 口，从而在所述第二开口的区域中露出所述下部层。
18. 根据权利要求17所述的方法，还包括去除所述第一掩模层 和所述第二掩才莫层，并用 一种材并牛填充所述补充层中的开口 ， 以创建连4矣结构。
19. 根据权利要求18所述的方法，其中，所述材料包括传导材料。
20. 根据权利要求17所述的方法，其中，在一个步骤中蚀刻所述 下部层和所述补充层，以生成所述下部层中的开口 ，所述下部 层中的开口与所述补充层中的开口对准。
21. 根据权利要求20所述的方法，其中，所述下部层包括多个下 部纵向结构。
22. 4艮据4又利要求21所述的方法，其中，在所述下部层中蚀刻的 凹陷4吏所述下部纟从向结构之一 中断。
23. 冲艮据片又利要求22所述的方法，其中，所述第一开口中的至少 一个与所述下部纟从向结构之一重叠。
24. 才艮据4又利要求18所述的方法，还包4舌在所述补充层上布置 上部层，所述上部层包括多个上部纵向结构。
25. 根据权利要求24所述的方法，其中，所述上部纵向结构中的 至少一个通过所述连^妄结构连^妄到所述下部纵向结构之一。
26. 根据权利要求25所述的方法，其中，使用双图样步骤生成所 述下部纟从向结构和/或所述上部纟从向结构，以4吏所述下部纟从向 结构和/或所述上部纵向结构具有比可通过在所述第二掩冲莫层 中形成所述第二开口的光刻步骤获得的最小结构尺寸小的中 心至中心的间3巨。
27. 根据权利要求1所述的方法，其中，所述第一掩模层的所述第 一开口中的至少一些^皮形成为纟从向凹陷。
28. 根据权利要求27所述的方法，其中所述第一掩模层布置到在下部层上生成的补充层上，所 述下部层包^"多个下部》从向结构；所述第 一 纟奄4莫层的所述*从向凹陷以相对于所述下部纵向 结构成一定角度延伸，以创建多个重叠区域，其中，所述纵向 凹陷与所述下部纟从向结构重叠；所述第二掩模层的所述第二开口露出所述重叠区域之 一，以在所述重叠区域中露出所述补充层；以及使用所述第 一掩模层和所述第二掩模层执行蚀刻步骤， 以在所述补充层中创建开口 ，^f吏得在所述重叠区域中露出所述 下部层。
29. 根据权利要求28所述的方法，还包括在所述蚀刻步骤之后去除所述第二掩才莫层； 用材津牛〗t真充所述^卜充层中的所述开口 ，以形成连4妄结构；以及用材料填充所述第一掩模层的所述纵向凹陷，以形成多 个上部乡从向结构，其中，所述上部i从向结构之一经由所述连4妄 结构连4妄到所述下部纟从向结构之一。
30. —种集成电^各的制造方法，所述方法包4舌形成包^fe多个下部全从向结构的下部层； 在所述下部层上形成4卜充层； 在所述补充层上形成包括纵向凹陷形式的多个第 一开口 的第一掩才莫层，其中，所述第一掩才莫层的所述纵向凹陷以相对 于所述下部皇从向结构成一定角度延伸，以创建多个重叠区域，其中，所述纟从向凹陷与所述下部纟从向结构重叠；形成包括至少一个第二开口的第二掩模层，所述第二掩 模层露出所述重叠区域之 一 ，以在所述重叠区域中露出所述补 充层；以及使用所述第 一掩模层和所述第二掩模层来执行蚀刻步 骤，以创建在所述补充层中的开口，使得在所述重叠区域中露 出所述下部层。
31. 根据权利要求30所述的方法，其中，通过光刻步骤创建所述 第二开口 ，并且所述第一掩才莫层的相邻纟从向凹陷具有最大距 离，该最大距离小于可通过所述光刻步骤获得的最小结构尺 寸。
32. 才艮才居斗又利要求31所述的方法，其中，通过双图才羊方法生成所 述第 一掩才莫层的所述纵向凹陷。
33. 根据权利要求1所述的方法，其中，所述集成电路是存储装置。
34. —种生成集成电路的布置，所述布置包括第一掩模层，呈硬掩模层形式，包括多个第一开口；第二掩模层，具有与所述第一开口之一至少部分地重叠 并且被光刻生成的至少一个第二开口，其中，至少两个相邻的 第一开口以小于生成所述第二开口所4吏用的光刻的分辨限度 的中心至中心的间距4皮此分开。
35. —种通过根据权利要求1所述的方法生成的集成电路。
全文摘要
一种集成电路的制造方法，包括以下步骤形成呈硬掩模层形式的包括多个第一开口的第一掩模层，和具有至少一个第二开口的第二掩模层，该至少一个第二开口与第一开口之一至少部分重叠，其中，至少一个第二开口被光刻地生成；以及至少两个相邻的第一开口以小于生成第二开口所使用的光刻的分辨限度的中心至中心的间距彼此分开。
文档编号H01L21/768GK101373738SQ20081021403
公开日2009年2月25日 申请日期2008年8月22日 优先权日2007年8月22日
发明者克里斯托夫·内尔谢尔, 布克哈特·鲁德威格, 斯特芬·迈尔, 罗尔夫·韦斯 申请人:奇梦达股份公司