芯片封装载板及其制造方法

专利名称：芯片封装载板及其制造方法
技术领域：
本发明涉及一种电路板(circuit board )，且特别涉及一种芯片封装载板 (chip package carrier)及其制造方法。
背景技术：
现今的半导体科技发达，许多芯片(chip)内具有大量且高密度排列的 晶体管(transistor)元件以及许多配置在芯片表面的接垫(pad )。为了能封 装这些芯片，这些芯片通常安装在一芯片封装载板上，以形成一芯片封装体 (chip package )。目前，芯片封装载板已具有埋入式电容元件(embedded capacitor component )，因此具有埋入式电容元件的芯片封装载4反可以组装较 少数量的表面粘着型电容元件。
图1是已知一种芯片封装载板在组装芯片之后的剖面示意图。请参考图 1,已知的芯片封装载板100包括二铜线路层110a、 110b、 二介电层120a、 120b、 二防焊层130a、 130b、 一导电通孔结构(conductive through hole structure) 140以及一埋入式电容元件150,而芯片封装载板100能透过多颗 焊料块S1来连接一芯片10。
埋入式电容元件150配置于介电层120a、 120b之间，且介电层120a、 120b分别覆盖埋入式电容元件150的相对二表面。铜线路层UOa、 110b分 别位于介电层120a、 120b上，而导电通孔结构140连接于铜线路层110a与 铜线路层110b之间。
铜线路层110a包括多条走线(trace) 112a以及多个接垫(pad) 114a, 而铜线路层110b包括多条走线(trace )112b。防焊层130a覆盖这些走线112a, 并暴露出这些接垫114a，而防焊层130b则覆盖这些走线U2b。这些焊料块 SI连接于这些接垫114a与芯片10之间，以使芯片IO能电性连接芯片封装 载板100。
埋入式电容元件150包括一上电极152a、 一下电极152b以及一陶资介 电层154，其中上电极152a并未接触于下电极152b,而陶乾介电层154配
5置于上电极152a与下电极152b之间。另外，芯片封装载板100还包括一对 导电盲孔结构160a、160b,其中导电盲孔结构160a连接于其中一个接垫114a 与上电极152a之间，而导电盲孔结构160b连接于另一个接垫114a与下电 极152b之间。如此，芯片IO能与埋入式电容元件150电性连接。
由于芯片IO与埋入式电容元件150之间的距离Dl越短，将有助于大幅 降低噪声的干扰，而这种情形在高频信号传输的技术领域中特别明显。不过， 受限于上述埋入式电容元件150的对准度太低的问题，埋入式电容元件150 必须透过这些导电盲孔结构160a、160b以及这些焊料块Sl才能连接芯片10。 一旦埋入式电容元件150的数量过多时，以水平方向横置埋入式电容元件 150将使芯片封装载板100的水平配置空间不足，因而必须加大原芯片封装 载板100的尺寸，造成芯片封装体的最终尺寸无法缩小，因此如何进一步地 缩短埋入式电容元件150的水平配置空间，并提高芯片封装载板100的信号 传输品质，是目前值得探讨的议题。

发明内容
本发明提供一种芯片封装载板及其制造方法，用以提高芯片封装载板的 信号传输品质。
本发明提出一种芯片封装载板，其包括一第一线路层、 一第二线路层、 一核心层、 一第三线路层、 一第一绝缘层、 一第四线路层、 一第二绝缘层以 及至少一电容元件。核心层配置于第一线路层与第二线路层之间，且核心层 具有至少一第一贯孔。第三线路层配置于第一线路层之上，且第三线路层包 括至少一芯片接垫。第一绝缘层配置于第一线路层与第三线路层之间。第四 线路层配置于第二线路层之下，且第四线路层包括至少一焊球接垫。第二绝 缘层配置于第二线路层与第四线路层之间。至少一电容元件配置于第一贯孔 内。
电容元件包括一 第 一柱状电极、 一 筒状电容材料以及一第二柱状电极。 第一柱状电极覆盖第一贯孔的孔壁，并连接于第一线路层与第二线路层之 间。筒状电容材料配置于第一柱状电极内，从第一线路层延伸至第二线路层， 并具有一延伸方向与第一贯孔相同的第一盲孔，其中第一盲孔未贯穿第二绝 缘层与第四线路层。第二柱状电极配置于第 一盲孔内并连接芯片接垫。
在本发明的 一实施例中，上述的第二柱状电极为具有一底部以及一 中空部的空心导电柱体，且底部显露于中空部内。
在本发明的一实施例中，上述的电容元件还包括一填满中空部的填充材料。
在本发明的一实施例中，上述的填充材料为油墨。
在本发明的 一 实施例中，上述的芯片接垫连接第二柱状电极的 一端。
本发明提出一种芯片封装载板的制造方法。提供一基板。基板包括一第 一导电层、 一第二导电层以及一配置于第一导电层与第二导电层之间的核心 层。形成至少一从第一导电层延伸至第二导电层的第一贯孔。形成至少一第 一柱状电极，其中第一柱状电极覆盖第一贯孔的孔壁，并连接于第一导电层 与第二导电层之间。将一电容材料填满第一贯孔，其中第一柱状电极位于电 容材料与第 一贯孔的孔壁之间。
形成一金属层于第二导电层上，其中金属层覆盖电容材料与第 一柱状电 极的一端。在形成金属层后，图案化第一导电层以形成一第一线路层。形成 一第一绝缘层于第一线路层上以及形成一第三导电层于第一绝缘层上。形成 至少一从第三导电层延伸至第二线路层的第一盲孔，其中第一盲孔位于第一 贯孔内，且第一盲孔未贯穿金属层。形成一第二柱状电极于第一盲孔内，其 中第二柱状电极连接第三导电层。图案化第二导电层与第三导电层，以分别 形成一第二线路层与一第三线路层，其中第三线路层包括至少一连接第二柱 状电极的芯片接垫。
在本发明的 一 实施例中，上述的形成第 一柱状电极的方法包括进行一通 孔电镀工艺。
在本发明的 一 实施例中，上述的形成第二柱状电极的方法包括进行一 电 镀工艺。
在本发明的一实施例中，上述的在形成第二柱状电极于第一盲孔内之 前，还包括形成一阻镀层于金属层上。
在本发明的 一 实施例中，上述的第二柱状电极为具有一底部以及一 中空 部的空心导电柱体，且底部显露于中空部内。
在本发明的一实施例中，上述的在图案化第三导电层以前，还包括将一 填充材料填满中空部。
在本发明的一实施例中，上述的在将填充材料填满中空部之前，还包括 移除阻镀层。在本发明的一实施例中，上述的在将填充材料填满中空部之后，还包括 移除阻镀层。
在本发明的一实施例中，上述的填充材料为油墨。 在本发明的 一 实施例中，上述的第二柱状电极为 一 实体电柱体。 在本发明的一 实施例中，上述的芯片接垫连接第二柱状电极的 一端。 在本发明的一实施例中，上述的形成第一绝缘层与第三导电层的方法包
括通过一半固化胶片，将一铜箔(copper foil)压合于第一线路层上。
在本发明的一实施例中，上述的图案化第二导电层与第三导电层之前，
还包括移除金属层。
在本发明的一实施例中，上述的图案化第二导电层与第三导电层之后，
还包括形成一第二绝缘层于第二线路层上。形成一第四导电层于第二绝缘层
上。图案化第四导电层以形成一第四线路层，其中第四线路层包括至少一焊
球接垫。
在本发明的一实施例中，上述的形成第二绝缘层与第四导电层的方法包 括通过一半固化胶片，将一铜箔压合于第二线路层上。
在本发明的 一 实施例中，上述的形成第 一绝缘层与第二绝缘层的方法包 括涂布一液态绝缘树脂分别覆盖于第一线路层与第二线路上，并先经预烘使 其形成半固化凝态后，再将一铜箔热压合于第一绝缘层与第二绝缘层上。
在本发明的一实施例中，上述的在图案化第二导电层与第三导电层之 后，还包括提供一具有一第五线路层的承载基板。接着，提供一第三绝缘层。 第三绝缘层位于承载基板与第二线路层之间。压合承载基板至第二线路层， 其中第二线路层与第五线路层分别嵌入于第三绝缘层的相对二表面。
基于上述，本发明的芯片封装载板，其电容元件与芯片之间具有较短的 距离，相较于已知技术而言，本发明的芯片封装载板具有良好的信号传输品质。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实 施例，并配合所附图示作详细说明如下。


图1是已知一种芯片封装载板在组装芯片之后的剖面示意图。 图2为本发明的一实施例的一种芯片封装载板的剖面示意图。
8图3A为图2的芯片封装载板在组装芯片后形成一具有内埋式芯片的线 路板结构的剖面示意图。
图3B为本发明的另一实施例的芯片封装载板在组装芯片后形成一具有 内埋式芯片的线路板结构的剖面示意图。
图4A至图4L是图2中芯片封装载板中将外部导电层图案化为线路层 前的制造方法的剖面示意图。
图5A至图5B为本发明的一实施例的完成图案化线路的芯片封装载板 的制造方法的剖面示意图。
图5C为本发明另一实施例的完成图案化线路的芯片封装载板的制造方 法的剖面示意图。
图6A至图6C为本发明的另一实施例的完成图案化线路的芯片封装载 板的制造方法的剖面示意图。
附图标记说明
10:芯片100:芯片封装载板
110a、110b:铜线路层112a、112b:走线
114a:接垫120a、120b:介电层
130a、130b:防焊层140:导电通孔结构
150:埋入式电容元件
152a:上电极152b:下电极
154:陶瓷介电层160a、160b:导电盲
200A、200B、 200C、 200A，芯片封装载板200，基板
210:第一线路层210，第一导电层
220:第二线路层220，第二导电层
230:核心层232:第一贯孔
240:第三线路层240，第三导电层
242A、242B:芯片接垫250:第一绝缘层
260:第四线路层260，第四导电层
262:焊球接垫270:第二绝缘层
280:电容元件282:284:筒状电容材料 284a:第一盲孔 286a:底部 290:金属层 300:芯片 510:介电层 600:承载基板 700:第三绝缘层
284，电容材料 286:第二柱状电极 286b:中空部 292:阻镀层
400:散热模块500A、 500B:电路板 520:线路层 610:第五线路层 Sl、 S2:焊料块
Dl、 D2:距离
具体实施例方式
图2为本发明的一实施例的一种芯片封装载板的剖面示意图。请参考图 2，在本实施例中，芯片封装载板200A包括一第一线路层210、 一第二线路 层220、 一核心层230、 一第三线路层240、 一第一绝缘层250、 一第四线路 层260、 一第二绝缘层270以及至少一电容元件280 (图2中仅示意地绘示
详细而言，核心层230配置于第一线路层210与第二线路层220之间， 且核心层230具有至少一第一贯孔232 (图2中仅示意地绘示二个)，在本实 施例中，这些第一贯孔232从第一线路层210延伸至第二线路层220。
第三线路层240配置于第一线路层210之上，且第三线路层240包括至 少一芯片接垫242A (图2中仅示意地绘示二个)，其中这些芯片接垫242A 的材料例如是铜。第一绝缘层250配置于第一线路层210与第三线路层240 之间，其中第一绝缘层250可以是树脂片。
第四线路层260配置于第二线路层220之下，且第四线路层260包括至 少一焊球接垫262 (图2中仅示意地绘示三个)，其中这些锡球接垫262的材 料例如是铜。第二绝缘层270配置于第二线路层220与第四线路层260之间， 其中第二绝缘层270可以是树脂片。
请再参考图2，这些电容元件280分别配置于这些第一贯孔232内，其 中每一电容元件280包括一第一柱状电极282、 一筒状电容材料284以及一 第二柱状电极286。详细而言，第一柱状电极282覆盖第一贯孔232的孔壁， 并连接于第一线路层210与第二线路层220之间。在本实施例中，第一柱状电极282可以是由通孔电镀工艺所形成。
承上述，筒状电容材料284配置于第一柱状电极282内，且筒状电容材 料284从第一线路层210延伸至第二线路层220，并具有一延伸方向与第一 贯孔232相同的第一盲孔284a，其中第一盲孔284a未贯穿第二绝缘层270 与第四线路层260。
此夕卜，第二柱状电极286配置于第一盲孔284a内并连接芯片接垫242A， 其中芯片接垫242A连接第二柱状电极286的一端。进一步而言，第二柱状 电极286为具有一底部286a以及一中空部286b的空心导电柱体，略呈U字 形或平底杯状，且底部286a显露于中空部286b内。电容元件280还包括一 填满中空部286b的填充材料288,其中填充材料288为油墨。
值得注意的是，第二柱状电极286由于设计成U字形或平底杯状，因此 电容表面积除了包括环形壁的电容表面积之外，还增加了底部286a的电容 表面积，以提高电容元件280的电荷储存能力。
特别是，在本实施例中，第二柱状电极286为一空心导电柱体，但在其 他未绘示的实施例中，第二柱状电极286也可为一实体电柱体。因此，图2 的第二柱状电极286的形态仅为举例说明，并非限定本发明。
图3A为图2的芯片封装载板在组装芯片后形成一具有内埋式芯片的线 路板结构的剖面示意图。请参考图3A,在本实施例中，芯片封装载板200A 的这些芯片接垫242A能通过多个焊料块S2 (图3A中仅示意地绘示二个) 来连接一芯片300，其中焊料块S2例如是锡凸块。
详细而言，这些焊料块S2分别位于芯片接垫242A的一侧，且这些芯片 接垫242A分别连接的这些第二柱状电极286的一端，因此芯片300可以仅 透过这些芯片接垫242A以及这些焊料块S2来连接电容元件280,使芯片300 能电性连接芯片封装载板200A。
值得一提的是，本发明并不限定这些焊料块S2的位置，虽然此处所提 及的这些焊料块S2是分别位于这些芯片焊垫242A的一侧，但在其他实施例 中，这些焊料块S2也可以直接位于第二柱状电极286的上方且跨接在第二 柱状电极286两侧的芯片焊垫242B上，请参考图3B。
特别是，本实施例的芯片300是利用封装技术而内埋于一电路板500A 中，其中电路板500A具有一介电层510与一线路层520,芯片300内埋于 介电层510中，以运用电路板500A的内部空间。此外，通过这些芯片接垫242A以及这些焊料块S2来连接电容元件280,而达到缩小体积以及缩短芯 片封装载板200与芯片300之间连线的距离。
另外，当芯片300运作时，芯片300会发出大量的热量，而配置于芯片 300上方且一侧暴露于电路板500A之外的一散热模块400，可以带走芯片 300所发出的热能，并与外界进行热交换，进而达到芯片300散热的效果。
简言之，本实施例能使芯片300仅透过这些芯片接垫242A以及焊料块 S2来电性连接至芯片封装载板200A的电容元件280,相较于已知技术而言 (请参考图1)，本实施例的芯片300与电容元件280之间存有较短的距离 D2。因此，芯片封装载板200A具有良好的信号传输品质，且适合应用在高 频信号传输的技术领域中。
以上仅介绍本发明的芯片封装载板200A的结构，并未介绍本发明的芯 片封装栽板的制造方法。对此，以下将以图2中的芯片封装载板200A作为 举例说明，并配合图4至图13A对本发明的芯片封装载板的制造方法进行详 细的"i兌明。
图4A至图4L是图2中芯片封装载板中将外部导电层图案化为线路层 前的制造方法的剖面示意图。请先参考图4A,关于本实施例的芯片封装栽 板的制造方法，首先，提供一基板200，。基板200，包括一第一导电层210'、 一第二导电层220，以及一配置于第一导电层210，与第二导电层220，之间的 核心层230。在本实施例中，基板200，例如是双面铜箔基板。
请参考图4B，接着，形成至少一从第一导电层210，延伸至第二导电层 220'的第一贯孔232(图4B仅示意地绘示二个)，其中形成这些第一贯孔232 的方法可以是机械钻孔、激光烧孔或是其他适当的方式。
请同时参考图4B与图4C，接着，形成至少一第一柱状电极282 (图4C 仅示意地绘示二个)。这些第一柱状电极282分别覆盖这些第一贯孔232的 孔壁，并连接于第一导电层210，与第二导电层220，之间，其中形成这些第一 柱状电极282的方法包括进行一通孔电镀工艺。换句话说，这些第一柱状电 极282电性连接第一导电层210，与第二导电层220，。
请参考图4D，接着，在形成这些第一柱状电极282后，将一电容材料 284，填满这些第一贯孔232。当电容材料284，填满这些第一贯孔232时，这 些第一柱状电极282分别位于电容材料284，与这些第一贯孔232的孔壁之 间。
12请参考图4E，接着，形成一金属层290于第二导电层220，上，其中金 属层2卯覆盖这些第一柱状电极282的一端与部分的电容材料284，。特别是， 在本实施例中，金属层2卯的材料实际上与第一导电层210，与第二导电层 220，的材料不同。
请参考图4F，接着，图案化第一导电层210'，以形成一第一线路层210。 在本实施例中，图案化第一导电层210，的方式例如是光刻蚀刻工艺。
请参考图4G，接着，形成一第一绝缘层250于第一线路层210上、形 成一第三导电层240，于第一绝缘层250上。
详细而言，形成第一绝缘层250与第三导电层240，的方法包括通过一半 固化胶片，将一铜箔压合于第一线路层210上。具体而言，第三导电层240' 是通过半固化胶片将铜箔压合于第一线路层210上所形成，也就是说，第三 导电层240，为一铜箔层。此外，半固化胶片位于第三导电层240，与第一线路 层210之间，换言之，半固化胶片即是第一绝缘层250，而半固化胶片于压 合之后，可经由加热烘烤使其固化成形。
此外，在其他未绘示的实施例中，形成第一绝缘层250的方法也可以包 括涂布一液态绝缘树脂分别覆盖于第一线路层210上，并先经预烘使其形成 半固化凝态后，再将铜箔压合于第一绝缘层250上形成第三导电层240，。
请参考图4H，接着，形成至少一从第三导电层240，延伸至第二导电层 220，的第一盲孔284a (图4H仅示意地绘示二个)。这些第一盲孔284a分别 位于这些第一贯孔232内，且这些第一盲孔284a未贯穿金属层2卯。换句话 说，这些第一盲孔284a贯穿第三导电层240'、第一绝缘层250、第一线路层 210、核心层230以及第二导电层220，。
请参考图41，接着，形成一第二柱状电极286于第一盲孔284a内，并 同时形成一阻镀层292于金属层290上，其中第二柱状电极286连接第三导 电层240'。在本实施例中，形成第二柱状电极286的方法包括进行一电镀工 艺。阻镀层292可防止金属层290的表面暴露于电镀液当中。
详细而言，第二柱状电极286为具有一底部286a以及一中空部286b的 空心导电柱体，其中底部286a显露于中空部286b内。
请参考图4J,接着，将一填充材料288填满中空部286b,以及移除阻 镀层292。填充材料288例如是油墨或导电材料。在第二柱状电极286的中 空部286b填满填充材料288，可以防止中空部286b内产生空泡而造成爆米花效应(Popcorn Effect)。其中，导电材料可以是导电高分子、铜膏、银膏、碳膏。
详细而言，在本实施例中，可在将填充材料288填满中空部286b之前 移除阻镀层292，或是，在将填充材料288填满中空部286b之后移除阻镀层 292。
请同时参考图4K与图4L，接着，图案化第三导电层240，，以形成一第 三线路层240。第三线路层240包括至少一连接第二柱状电极286的芯片接 垫242A (图4K仅示意地绘示二个)。之后，移除金属层2卯，并图案化第 二导电层220'，以形成一第二线路层220。至此，芯片封装载板200A，中将 外部导电层图案化为线路层前的制造方法大致完成。
图5A至图5B为本发明的一实施例的完成图案化线路的芯片封装载板 200A的制造方法的剖面示意图。请同时参考图5A与图5B,在本实施例中， 完成上述图4A至图4L芯片封装载板200A，的制造方法后，接着，形成一第 二绝缘层270于第二线路层220上、形成一第四导电层260，于第二绝缘层 270上。
详细而言，形成第二绝缘层270与第四导电层260，的方法包括通过一半 固化胶片，将一铜箔压合于第二线路层220上。具体而言，第四导电层260， 是通过半固化胶片将铜箔压合于第二线路层220上所形成，也就是说，第四 导电层260，为一铜箔层。
此外，在其他未绘示的实施例中，形成第二绝缘层270的方法也可以包 括涂布一液态绝缘树脂分别覆盖于第二线路层220上，并先经预烘使其形成 半固化凝态后，再将铜箔热压固化于第二绝缘层270上所形成。
请参考图5B，接着，图案化第四导电层260，，以形成一第四线路层260, 其中第四线路层260包括至少一焊球接垫262 (图5A仅示意地绘示三个)。 至此，芯片封装载板200A大致完成。
值得一提的是，芯片接垫242A的形态是依据不同的图案化第三导电层 240，而形成，虽然此处所提及的这些芯片焊垫242A是以左右不对称的方式 连接于第二柱状电极286的一端，但在其他实例中，这些芯片焊垫242B亦 可以是以左右对称的方式连接于第二柱状电极286的一端，请参考图5C。
另外，这些焊球接垫262可以通过焊球(未绘示)来电性连接至其他的 电子元件(未绘示)，其中电子元件例如为电路板。此外，在本实施例中，图案化第三导电层240，与第四导电层260，的方式例如是光刻蚀刻工艺。
图6A至图6C为本发明的另一实施例的完成图案化线路的芯片封装载 板的制造方法的剖面示意图。请先参考图6A，在本实施例中，完成上述图 4A至图4L芯片封装载板200A，的制造方法后，接着，提供一具有一第五线 路层610的承载基板600以及一第三绝缘层700，其中第三绝缘层700位于 承载基板600与第二线路层220之间。
详细而言，首先，施加一压力将承载基板600压合于第二线路层220上。 当承载基板600压合于第二线路层220上时，第二线;洛层220与第五线路层 620会分别嵌入于第三绝缘层700，请参考图6B。在本实施例中，第三绝缘 层700例如为一半固化胶片，而半固化胶片于压合之后，可经由加热烘烤使 其固化成形，也就是说，承栽基板600会通过第三绝缘层700而粘合于第二 线路层220。最后，移除承载基板600,以形成一具有内埋式线路结构的芯 片封装载板200C,请参考图6C。
综上所述，由于本发明能使芯片仅透过这些芯片接垫以及这些焊料块来 连接芯片封装载板的电容元件。相较于已知技术而言，本发明能缩短芯片与 电容元件之间的距离。此外，本发明采用垂直配置的内埋式电容元件，相对 于已知水平配置内埋式电容元件的缺陷，能在原有的水平配置空间内增加电 容元件的数量，不需增加载板的尺寸。也由于垂直配置的内埋式电容元件增 加了电容表面积及电荷储存能力，因此，本发明的芯片封装载板具有良好的 信号传输品质，并适合应用在高频信号传输的技术领域中。
虽然本发明已以实施例披露如上,然其并非用以限定本发明，任何所属 技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的 更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。
权利要求
1.一种芯片封装载板，包括一第一线路层；一第二线路层；一核心层，配置于该第一线路层与该第二线路层之间，该核心层具有至少一第一贯孔；一第三线路层，配置于该第一线路层之上，且该第三线路层包括至少一芯片接垫；一第一绝缘层，配置于该第一线路层与该第三线路层之间；一第四线路层，配置于该第二线路层之下，且该第四线路层包括至少一焊球接垫；一第二绝缘层，配置于该第二线路层与该第四线路层之间；至少一电容元件，配置于该第一贯孔内，该电容元件包括一第一柱状电极，覆盖该第一贯孔的孔壁，并连接于该第一线路层与该第二线路层之间；一筒状电容材料，配置于该第一柱状电极内，从该第一线路层延伸至该第二线路层，并具有一延伸方向与该第一贯孔相同的第一盲孔，其中该第一盲孔未贯穿该第二绝缘层与该第四线路层；以及一第二柱状电极，配置于该第一盲孔内，并连接该芯片接垫。
2. 如权利要求1所述的芯片封装载板，其中该第二柱状电极为具有一底 部以及一中空部的空心导电柱体，且该底部显露于该中空部内。
3. 如权利要求2所述的芯片封装载板，其中该电容元件还包括一填满该 中空部的填充材料。
4. 如权利要求3所述的芯片封装载板，其中该填充材料为油墨。
5. 如权利要求1所述的芯片封装载板，其中该芯片接垫连接该第二柱状 电极的一端。
6. —种芯片封装载板的制造方法，包括提供一基板，其包括一第一导电层、 一第二导电层以及一配置于该第一 导电层与该第二导电层之间的核心层；形成至少一从该第一导电层延伸至该第二导电层的第一贯孔；形成至少一第一柱状电极，其中该第一柱状电极覆盖该第一贯孔的孔壁，并连接于该第一导电层与该第二导电层之间；将一 电容材料填满该第 一贯孔，其中该第 一柱状电极位于该电容材料与 该第一贯孔的孔壁之间；形成一金属层于该第二导电层上，其中该金属层覆盖该电容材料与该第 一柱状电4 l的一端； 在形成该金属层后，图案化该第一导电层以形成一第一线路层；形成一第一绝缘层于该第一线路层上以及形成一第三导电层于该第一 绝缘层上；形成至少一从该第三导电层延伸至该第二线路层的第一盲孔，其中该第 一盲孔位于该第一贯孔内，且该第一盲孔未贯穿该金属层；形成一第二柱状电极于该第一盲孔内，其中该第二柱状电极连接该第三 导电层；以及图案化该第二导电层与该第三导电层，以分别形成一第二线路层与一第 三线路层，其中该第二线路层包括至少 一连接该第二柱状电极的芯片接垫。
7. 如权利要求6所述的芯片封装载板的制造方法，其中形成该第一柱状 电极的方法包括进行一通孔电镀工艺。
8. 如权利要求6所述的芯片封装载板的制造方法，其中形成该第二柱状 电极的方法包括进行一 电镀工艺。
9. 如权利要求6所述的芯片封装载板的制造方法，在形成该第二柱状电 极于该第一盲孔内之前，还包括形成一阻镀层于该金属层上。
10. 如权利要求9所述的芯片封装载板的制造方法，其中该第二柱状电 极为具有一底部以及一中空部的空心导电柱体，且该底部显露于该中空部 内。
11. 如权利要求IO所述的芯片封装载板的制造方法，在图案化该第三导 电层以前，还包括将一填充材料填满该中空部。
12. 如权利要求11所述的芯片封装载板的制造方法，在将该填充材料填 满该中空部之前，还包括移除该阻镀层。
13. 如权利要求11所述的芯片封装载板的制造方法，在将该填充材料填 满该中空部之后，还包括移除该阻镀层。
14. 如权利要求11所述的芯片封装载板的制造方法，其中该填充材料为油墨。
15. 如权利要求6所述的芯片封装载板的制造方法，其中该第二柱状电 极为一实体电柱体。
16. 如权利要求6所述的芯片封装载板的制造方法，其中该芯片接垫连 接该第二柱状电极的 一端。
17. 如权利要求6所述的芯片封装载板的制造方法，其中形成该第一绝 缘层与该第三导电层的方法包括通过一半固化胶片，将一铜箔压合于该第一 线路层上。
18. 如权利要求6所述的芯片封装载板的制造方法，其中图案化该第二 导电层与该第三导电层之前，还包括移除该金属层。
19. 如权利要求6所述的芯片封装载板的制造方法，在图案化该第二导 电层与该第三导电层之后，还包括形成一第二绝缘层于该第二线路层上； 形成一第四导电层于该第二绝缘层上；以及图案化该第四导电层以形成一第四线路层，其中该第四线路层包括至少 一焊球接垫。
20. 如权利要求19所述的芯片封装载板的制造方法，其中形成该第二绝 缘层与该第四导电层的方法包括通过一半固化胶片，将一铜箔压合于该第二 线路层上。
21. 如权利要求19所述的芯片封装载板的制造方法，其中形成该第一绝 缘层与该第二绝缘层的方法包括涂布 一 液态绝缘树脂分别覆盖于该第 一 线 路层与该第二线路上，并先经预烘使其形成半固化凝态后，再将一铜箔压合 于该第 一绝缘层与该第二绝缘层上。
22. 如权利要求6所述的芯片封装载板的制造方法，在图案化该第二导 电层与该第三导电层之后，还包括提供一具有一第五线路层的一承载基板；提供一第三绝缘层，该第三绝缘层位于该承载基板与第二线路层之间； 压合该承载基板至该第二线路层，其中该第二线路层与该第五线路层分 别嵌入于该第三绝缘层的相对两表面。
全文摘要
本发明公开了一种芯片封装载板及其制造方法。该芯片封装载板包括一第一线路层、一第二线路层、一配置于第一与第二线路层之间且具有至少一第一贯孔的核心层、一配置于第一线路层的上且包括至少一芯片接垫的第三线路层、一配置于第一与第三线路层之间的第一绝缘层、一配置于第二线路层的下且包括至少一焊球接垫的第四线路层、一配置于第二与第四线路层之间的第二绝缘层以及至少一配置于第一贯孔内的电容元件。电容元件包括一覆盖第一贯孔的孔壁的第一柱状电极、一配置于第一柱状电极内且具有一第一盲孔的筒状电容材料以及一配置于第一盲孔内并连接芯片接垫的第二柱状电极。本发明的芯片封装载板具有良好的信号传输品质。
文档编号H01L23/498GK101661920SQ20081021445
公开日2010年3月3日 申请日期2008年8月26日 优先权日2008年8月26日
发明者范智朋, 黄瀚霈 申请人:欣兴电子股份有限公司