专利名称：绝缘配线基板及其制造方法和使用了该基板的半导体封装的制作方法
技术领域：
本发明涉及一种绝缘配线基板特別是可防止发生因吸收的水分受 热而气化膨胀所导致的缺陷的绝缘配线基板及其制造方法和使用了这 种絶缘配线基板的半导体封装。
背景技术：
近年来，半导体封装主要釆用了 QFP ( quad flat package:四方扁 平封装)型、BGA ( ball grid array:球栅阵列)型、LGA (land grid array: 平面栅格阵列)型的CSP (chip size package / chip scale package:芯片级封装)等。尤其在最近几年，基于对半导体元件高集成化和信号处理高速化 的要求，半导体封装大多采用了上迷芯片级封装中BGA型、LGA型的 树脂密封型半导体封装。之所以采用上述BGA型、LGA型的树脂密封 型半导体封装，是因为下述结构，即使一个半导体芯片的电路形成 面朝上进行配置，以细金属丝连接上迷半导体芯片和配线基板，并通 过配线图形实现与外部端子之间的导通，由此，能够配置大量的外部 端子。另外，关于上迷半导体封装所使用的绝缘配线基板，也迫切要求 其实现薄型化。厚度为200 u m以下的由环氧树脂制成的绝缘内层基板 已成为主流，厚度为40nm-60|am的绝缘内层基板也得到了较多的 应用。关子采用了厚度为40)im-60iitn的内层基板的绝缘配线基板， 包括阻焊层的厚度在内其厚度达到100 jam左右。图4是示意地说明BGA型半导体封装的一个示例的剖面结构图。 BGA型半导体封装主要由半导体芯片1、绝缘配线基板8、连接半导体 芯片1和绝缘配线基板8的细金属丝7、金属制的外部端子9构成。绝缘配线基板在绝缘内层基板的两面具有配线图形，该绝缘内层 基板由环氧树脂制成，该配线图形由铜箔形成。借助于贯通孔(through hole)连接绝缘配线基板的上、下两面的配线图形，其中，在上迷绝缘
配线基板形成开口后在该开口内部实施镀铜而得到上述贯通孔。并且，在绝缘配线基板上，除引线键合端子部和岛部 (land)之 外覆盖有绝缘性阻焊层(solder resist)。其中，上述引线键合端子部用 于在配线上实施引线键合，上述配线在上述绝缘配线基板上形成电路， 上述岛部用于形成外部端子。在BGA型半导体封装中，利用粘合材料将半导体芯片搭载于绝缘 配线基板的与电路形成面相反一侧的面上，并通过导电性的细金属丝 电连接半导体芯片上面的焊盘部和绝缘配线基板的引线键合端子部。用于导通连接半导体芯片和绝缘配线基板的细金属丝采用金、铜 等材料。较多采用剖面直径为20jum~30Mm的金丝等。随着电子设备多功能化的发展，也存在着层叠多个半导体芯片的 情况。半导体芯片的厚度也取决于搭载的层数等， 一般情况下使用厚 度为70|im~400|im的半导体芯片 作为用于粘合半导体芯片的粘合材料，采用银膏、绝缘膏、片状 的粘合材料等。为了提高半导体芯片和基板之间的密合性而较多地釆 用片状的粘合材料。作为上述片状粘合材料的供给方法，有下述两种方法，即预先 在绝缘配线基板的半导体芯片搭载区域贴附片状粘合材料的方法；以 及在半导体芯片的背面侧贴附片状粘合材料的方法。作为在半导体芯 片的背面侧贴附片状粘合材料的方法，有这样一种方法，即在晶圆 状态阶段，将片状粘合材料贴附于晶圆的背面侧，然后将其切割为芯 片状。另外，还有一种将切片的粘结材料成分转印至半导体芯片的背 面侧/人而实现供给的方法。通过转移成型(Transfer Molding)等方法，利用环氧系或联苯系 树脂进行树脂密封使得完全包覆半导体芯片和细金属丝，从而形成封 装。借助于回流焊技术将焊球等金属制的外部端子连接在绝缘配线基 板的相反一側的面上。焊球的直径因外部端子的间距等而不同。过去 一直采用共晶焊焊料，但是，出于对环境保护的考虑，近年来，上述 焊球的焊料从共晶焊发展到了无铅焊。由于无铅焊焊料的熔点高于共 晶焊焊料的熔点，因此，如果采用无铅焊悍接，在连接时就需要将温 度设定得高于共晶焊焊接的温度。
另外，还有这样一种结构的半导体封装，即在焊球端子的中心 部具备铜等的金属球或树脂等的树脂球，在半导体封装被搭载至基板 后，半导体封装与基板之间保持一定值以上的间隙。以上是BGA型半导体封装的结构。即使是其尺寸较接近所谓CSP 的半导体芯片尺寸的半导体封装，也有采用与上述相同的结构。此外， 还有下述的半导体封装，即在涂敷焊膏等后使其熔化并形成0.1mm 以下的外部端子，而并非用钎焊等的金属球来形成外部端子的半导体 封装；不提供焊料，仅由基板的金属岛部形成外部端子的LGA型半导 体封装。在将上述半导体封装搭载至配线基板时， 一般采用下述的方法， 即在对配线基板供给焊膏和焊剂后，栽放上述半导体封装，并利用 回流炉等的加热装置来熔化由焊料形成的外部端子，从而连接上述半 导体封装和配线基板。如上所述，近年来，出于对环境保护的考虑，上述焊球的焊料从 共晶焊发展到了无铅焊。因此，在将上述半导体封装搭载至配线基板 时的温度存在上升的倾向。由于焊料从共晶焊发展为无铅焊，基板安 装时的回流焊温度将上升20 -30度左右。根据上述方法，半导体封装所吸收的水分由于受热而发生气化膨 胀，从而导致半导体封装的基板部分膨胀。由此，可能导致半导体封 装发生变形、损坏。因此，就要求半导体封装不会因所赋予的热量而出现上述缺陷。 具体而言，要求半导体封装不会出现图5所示的下述缺陷，即半导 体封装内部所吸收的水分因所赋予的热量而发生气化膨胀，由此，封 装内部突起从而导致半导体封装外观变形、不可安装、内部配线断线 等。图5是示意地表示半导体封装内部所吸收的水分因受热而气化膨 胀的示例的图。特别是在配线基板较薄的半导体封装中，配线基板的半导体芯片 搭载区域发生膨胀受损的可能性更大，这不利于实现半导体封装的薄 型化和小型化。为了解决上述问题，已有具备用于释放所吸收水分的结构的半导 体封装。即例如，在专利文献l(日本国专利申请公开特开2005-72498， 2005年3月17日公开)中揭示了一种具有下迷结构的半导体封装，即
在配线基板的半导体芯片搭载区域的中央设置贯通孔，并在贯通孔的周围配置芯片支持体，向外排出水分。另外，在专利文献2(日本国专 利申请公开特开2007-12714, 2007年1月18日公开)中揭示了一种具 有下述结构的半导体封装，即在配线基板的半导体芯片搭载区域均 匀地设置贯通孔，向外排出水分。此外，还已知有一种图6所示的结 构的半导体封装，即在配线基板的半导体芯片搭栽区域的一部分设 置用于释放水分的贯通孔11,经由该贯通孔11向外排出半导体封装内 积存的水分。图6的(a)是在半导体芯片搭载区域的一部分设置有贯 通孔11的配线基板的俯视图。图6的(b)表示沿裁切线B进行裁切 后的剖面图。但是，上述专利文献l、 2所示的结构存在下述问题。即，根椐上 述专利文献1所示的结构，在设计绝缘配线基板的配线时，还需要在 配线之外的区域设置用于配置贯通孔和芯片支持体的区域，并且，还 需要一并考虑余量和间隙。所以，在配线基板上需要较大地确保不能配置配线的区域，这将制约配线的可配置区域。另外，根据上述专利文献2所示的结构，在设计绝缘配线基板的 配线时，还需要在配线之外的区域配置贯通孔和余量，并且，还需要 一并考虑间隙。所以，与上述专利文献1的结构同样地，在配线基板 上需要确保不能配置配线的区域，这将制约配线的可配置区域。以具体数字表示如下，就目前可实现量产的水平而言，在贯通孔 的直径为O.lmm时，不能实施配线的区域为自贯通孔中心起0.3mm的 区域范围。这是在考虑下述三者的余量后得出的区域范围，即贯通 孔的位置精度、阻焊层不会覆盖贯通孔的距离、阻焊层能可靠地覆盖 附近的配线的距离。根椐上述专利文献1所示的结构，还需要确保支 持体的配置区域，所以，不能实施配线的区域进一步增加。另外，上述专利文献l、 2均需要贯通孔加工步骤以设置上述贯通 孔，所以，这也将导致配线基板的制造成本上升。发明内容本发明是鉴于上述问题而进行开发的，其目的在于提供一种可减 小不能实施配线的区域并且可防止因所吸收的水分等受热膨胀而发生 缺陷的绝缘配线基板及其制造方法以及使用了这种绝缘配线基板的半
导体封装。为了实现上述目的，本发明的绝缘配线基板构成为，其两面形成 有导体层，并且，其中一面具有用于搭载半导体芯片的半导体芯片搭载区域，该绝缘配线基;f反的特征在于上述两面被阻焊层覆盖，并且， 在半导体芯片搭载区域中至少有一个用于导通上述两面的导体层的导 通孔贯通上述绝缘配线基板；上述绝缘配线基板的除上迷至少一个导 通孔部分之外的部分被阻焊层覆盖。另外，为了实现上述目的，本发明提供一种绝缘配线基板的制造 方法，其中，该绝缘配线基板的两面形成有导体层，其中一面具有用 于搭载半导体芯片的半导体芯片搭载区域，其特征在于，包括形成 导通孔的步骤，其中，该导通孔导通上述两面的导体层；在形成有上 述导通孔的上述绝缘配线基板的两面涂敷阻焊层的步骤；以及在上述 半导体芯片搭载区域中，至少除去一个上述导通孔部分的上述阻焊层 的步骤。根据上述绝缘配线基板及其制造方法，在绝缘配线基板的半导体 芯片搭载区域中，至少一个导通孔部分的阻焊层被除去，从而使得上 述至少一个导通孔贯通上述绝缘配线基板。基于上述，本发明无需重新形成贯通孔，因此，不存在对绝缘配 线基板的配线区域的限制。并且，通过贯通孔排放水分，从而能够防止绝缘配线基板因加热 时吸收的水分气化膨胀而发生基板损坏等的缺陷。另外，本发明无需重新形成贯通孔的步骤，因此，可缩短制造工 序的时间以及降4氐制造成本。本发明的其他目的、特征和优点在以下的描述中会变得十分明了。 此外，以下参照附图来明确本发明的优点。
图1是表示本发明的一个实施方式的图，其中，图l的(a)表示 绝缘配线基板的配线图形，图1的(b)表示沿图1的(a)中的裁切 线A裁切后的剖面。图2是对比说明上述实施方式的绝缘配线基板的制造流程和现有 技术的绝缘配线基板的制造流程的图。
图3 (a)是表示在上迷实施方式中导通孔(via hole)内贯通孔的 配置示例的图，表示在整个半导体芯片搭载区域中形成导通孔内贯通 孔的情况。图3 (b)是表示在上迷实施方式中导通孔内贯通孔的配置示例的 图，表示在半导体芯片搭载区域的中央部一处形成导通孔内贯通孔的 情况。图3 (c)是表示在上迷实施方式中导通孔内贯通孔的配置示例的 图，表示在半导体芯片搭载区域的四个角以及中央部一处分别形成导 通孔内贯通孔的情况。图4是表示BGA型半导体封装的剖面的示意图。 图5是表示半导体封装因加热而产生的缺陷的图。 图6是表示现有技术中在绝缘配线基板中设置有用于排出水分的 贯通孔的结构的图，其中，图6的(a)表示绝缘配线基板的配线图形， 图6的(b)表示沿图6的(a)中的裁切线B裁切后的剖面。
具体实施方式
下面，根据图1至图3来说明本发明的一个实施方式。图1的(a) 表示本实施方式的绝缘配线基板8的配线图形，图l的(b)表示在搭 栽半导体芯片1并沿图1的(a)中的裁切线A裁切后的剖面。如图1 的(a)和(b)所示，在绝缘配线基板8上设置有半导体芯片搭载区 域2，半导体芯片搭载区域2是用于搭栽半导体芯片1的区域。还设置 有作为配线图形的信号配线3、导通孔4、引线键合端子5和导通孔内 贯通孑L 6。半导体芯片搭栽区域2是绝缘配线基板8的用于搭栽半导体芯片1 的区域。在导通孔4的内周部实施镀铜，从而导通在绝缘配线基板8的上、 下表面形成的配线图形。导通孔内贯通孔6向外释放水分，以防止所吸收的水分在加热时 发生气化膨胀。关于导通孔内贯通孔6的具体情况，相见后述。引线键合端子5连接用于导通半导体芯片1和绝缘配线基板8的 细金属丝。接着，根据图2，说明绝缘配线基板8的制造方法。图2是对比说明本实施方式的绝缘配线基板的制造流程和现有技术的绝缘配线基板 的制造流程的图。首先，配线基板采用两面覆铜基板，其中，上述两面覆铜基板是通过在内层基板20的两面贴合铜箔21所得到的基板，上述内层基板 20由浸渍环氧树脂的玻璃纤维形成(S201)。在本实施方式中，采用 了厚度为0.07mm的内层基板。另外，厚度为0.2mm以下的内层基板 已成为主流。在上述配线基板上开口并形成用于导通配线基板的上、下两面的 贯通孔23 (S202)。作为开口方法，可以考虑钻头加工法和激光加工 法。在本实施方式中，采用直径为O.lmm的钻头的钻头加工法来形成 贯通孔。并且，将配线宽设定为50Mm，配线间的距离也设定为50m m。近年来，贯通孔已实现了小孔径化，孔径在0.2mm以下的贯通孔 已成为主流。在形成贯通孔23后，对其内周部实施镀铜22,从而导通配线基板 的上、下两面的铜箔21 (S203 )。接着，在配线基板的上、下两面的铜箔21上贴附用于形成图形的 干膜24,借助于掩膜图形实施定位并曝光，然后，通过蚀刻来形成干 膜24的图形(S204)。之后，根据所贴附的干膜24的图形，对配线基板的上、下两面的 铜箔21进行蚀刻加工从而形成配线图形(S205 )。然后，剥离干膜24 (S206)。以上，i兌明了本实施方式通过减去法(subtractive method)由铜荡 形成图形的方法。在本实施方式中，图形的厚度为15pm左右。另外， 厚度在10 y m ~ 20 jLi m左右的图形已成为主流。另外，也可以是基于下述添加法(additive method)或半添加法 (semiadditive method)的基板，即对上、下两面残留有薄层铜箔的 基板或完全不存在铜箔的基板实施贯通孔加工，然后，通过实施镀铜 来确保配线图形和贯通孔内部的导通。然后，对配线基板的上、下面全面涂敷阻焊层25 (S207)。在本 实施方式中，采用丝网印刷法涂敷上述阻焊层25。另外，也可以采用 滚涂法涂敷上述阻焊层25。接着，形成掩膜图形(S208、 S209 )，利用光刻法除去阻焊层25(S210)。被除去阻焊层25的部分是用于实施引线键合的端子部分以 及相反一面的用于搭载外部端子的岛部。同时除去导通孔(贯通孔23) 部分的阻焊层25，在导通孔的中央部形成导通孔内贯通孔。最后，实施镀镍或镀金，形成焊盘(S211)。如上所述，在本实施方式中，由于可利用导通孔制成用于释放水 分的贯通孔，因此，无需在配线之外的区域另预留基于上述贯通孔、 余量、间隙等因素而不能实施配线的区域。并且，由于不存在区域的 限制，对配线布局的制约因素也因此得以克服。即，配线自由度得到 显著提高。另外，根据本发明，不需要现有技术所必需的贯通孔形成步骤， 该贯通孔用于释放水分(S212),因此，可有效降低成本。接着，说明上述所形成的配线基板的半导体芯片搭载区域下的导 通孔内贯通孔6。导通孔4用于导通基板的半导体芯片搭载面侧和外部 连接端子搭载面侧的配线图形，除去导通孔4的中央部分的阻焊层从 而在导通孔4的中央部形成导通孔内贯通孔6,以避免水分集中积存在 半导体芯片搭载区域下。更具体而言，如图l所示，除去在半导体芯片搭载区域2内形成 的导通孔4的中央部分的阻焊层，从而形成导通孔内贯通孔6。由图1可知，在本实施方式中，导通^5L内贯通孔6形成在半导体 封装实际使用的配线部分的导通孔4的中央部分。由此，水分不易于 局部地积存在搭载半导体芯片2的区域。所以，能够释放在搭载焊球 时或将半导体封装搭载至基板时因加热而产生的水分，从而可防止半 导体封装因水分气化膨胀而发生膨胀等的缺陷。图3表示导通孔内贯通孔6的配置示例。其中，图3(a)表示在 半导体芯片搭载区域2内的所有导通孔4形成了导通孔内贯通孔6的 情况，图3 (b)表示在半导体芯片搭载区域2的中心部一处的导通孔 4形成了导通孔内贯通孔6的情况，图3 (c)表示在半导体芯片搭栽 区域2的四个角及中心部一处的导通孔4形成了导通孔内贯通孔6的 情况。另外，在本实施方式中，导通孔内贯通孔6的配置并不限于图3 所示，在半导体芯片搭栽区域2内的导通孔4形成的导通孔内贯通孔6 并没有数量上的限制。 用于释放水分的贯通孔的数量越多，加热时水分释放的路径就越 多，就越能有效地防止发生因加热所导致的缺陷。还受半导体芯片搭载区域2的大小、半导体芯片搭栽区域2内的导通孔4的数量、基板 厚度、配线图形的影响。在形成导通孔内贯通孔6时，也可以采用下述结构进行配置，即 除去50|im左右宽度的阻焊层而得到沟槽，以该沟槽来连接导通孔4 的被除去阻焊层的区域和其他导通孔4的^ 皮除去阻焊层的区域这样的 结构；自贯通孔起向周围呈放射状地除去阻焊层而得到沟槽，通过该 沟槽的区域来防止水分集中积存在半导体芯片搭载区域2下这样的结 构。另外，在本实施方式中，贯通孔径在O.lmm以下。如果贯通孔径 大于O.lmm,可能导致芯片负载增大并造成芯片出现裂紋。所以，贯 通孔径优选O.lmm以下。另外，就当前的主流技术而言，贯通孔径的 下限为O.lmm。在技术上也可实现0.07mm的贯通孔径。但是，缩小孔 径将导致成本的大幅度提高。如上所述，在本实施方式中，采用O.lmm 的贯通孔径。接着，对半导体封装进行说明。在上述配线基板的半导体芯片搭 栽区域2上搭载半导体芯片。在该半导体芯片的与电路形成面相反的 面上具有片状粘合材料。这种半导体芯片的形成方式为在晶圆研磨 后的晶圆背面贴附片状粘合材料，对晶圆和片状的粘合材料进行切割 加工，从而在与电路形成面相反的面上得到具有片状粘合材料的半导 体芯片。另外，在本实施方式中，半导体芯片的厚度为0.33mm,片状粘合 材料的厚度为0.025 mm。但本发明并不限于此。另外，粘合材料也可以是液态粘合材料，但是，为避免粘合材料 从贯通孔泄漏，优选非液态的片状粘合材料。并且，半导体芯片1的焊盘部和配线基板的引线键合端子5之间 由细金属丝连接。在本实施方式中，上述细金属丝采用了直径25 Mm 的金丝。接着，通过转移成型法进行树脂密封以保护半导体芯片1和细金 属丝。在本实施方式中，密封树脂采用了环氧系树脂。并且，对基板 的与树脂密封面相反一侧的面上的外部端子搭栽用岛部涂敷焊剂，之
后，在各岛部搭载焊球，通过回流炉进行加热以使焊球熔融并将其固 定在基板上从而形成外部端子。焊球采用无铅焊球。另外，也可以对外部端子搭栽用岛部涂敷焊膏以取代焊球，之后，通过回流炉进行加热从而形成外部端子。如果是LGA型半导体封装， 也可以将外部端子搭载用岛部直接用作为外部端子，在这种情况下， 在搭栽半导体封装时，需要对基板侧提供焊料。 最后，形成单片，完成半导体封装的制作。如上所述，本发明的绝缘配线基板构成为，其两面形成有导体层， 并且，其中一面形成有用于搭载半导体芯片的半导体芯片搭载区域， 该绝缘配线基板的特征在于上述两面被阻焊层覆盖，并且，在半导 体芯片搭栽区域中至少有一个用于导通上述两面的导体层的导通孔贯 通上述绝缘配线基板；上述绝缘配线基板的除上述至少 一个导通孔部 分之外的部分被阻焊层覆盖。另外，本发明绝缘配线基板的制造方法构成为一种两面形成有导 体层且其中一面具有用于搭载半导体芯片的半导体芯片搭载区域的绝 缘配线基板的制造方法，其特征在于，包括形成导通孔的步骤，其 中，该导通孔导通上述两面的导体层；在上述绝缘配线基板的两面涂 敷阻焊层的步骤，其中，上述绝缘配线基板形成有上述导通孔；以及 在上述半导体芯片搭栽区域中，至少除去一个上述导通孔部分的上述 阻焊层的步骤。根椐上述绝缘配线基板及其制造方法，在绝缘配线基板的半导体 芯片搭载区域中，至少一个导通孔部分的阻焊层被除去，从而使得上 述至少一个导通孔贯通上述绝缘配线基板。基于上述，本发明无需重新形成贯通孔，因此，不存在对绝缘配 线基板的配线区域的限制。并且，通过贯通孔排放水分，所以，能够防止绝缘配线基板因加 热时吸收的水分气化膨胀而发生基板损坏等的缺陷。另外，本发明无需重新形成贯通孔的步骤，因此，可缩短制造工 序的时间以及降低制造成本。本发明的绝缘配线基板可以构成为，至少形成有两个贯通上述绝 缘配线基板的导通孔；按照预定幅宽除去上述至少两个贯通的导通孔 之间的阻焊层。
根据上述结构，上述至少两个导通孔之间由除去阻焊层所得到的 沟槽连接。由此，能够防止水分集中积存在半导体芯片搭载区域下。其中，上述预定幅宽例如为50nm左右。另外，本发明的半导体封装的特征在于，包括绝缘配线基板， 其两面形成有导体层，其中一面具有用于搭栽半导体芯片的半导体芯 片搭载区域，形成有导通上述两面的导体层的导通孔，并且，在半导 体芯片搭栽区域的导通孔中至少有一个导通孔贯通上述绝缘配线基 板；以及半导体芯片，被搭栽于上述绝缘配线基板的半导体芯片搭载 区域，上述半导体芯片被树脂密封。根据上述结构，在半导体封装的绝缘配线基板的半导体芯片搭载 区域中，至少有一个导通孔贯通上述绝缘配线基板。基于上述，本发明无需重新形成贯通孔，因此，不存在对绝缘配 线基板的配线区域的限制。并且，通过贯通孔排放水分，所以，能够防止因制成半导体封装 时进行加热所吸收的水分气化膨胀而发生基板损坏等的缺陷。另外，本发明无需重新形成贯通孔的步骤，因此，可缩短制造工 序的时间以及降低制造成本。本发明的半导体封装还可以构成为，包括上述绝缘配线基板以及述^导体芯片被树脂;4。、' 。、,'"根据上述结构，也能取得上述效果。例。本发明不;于上:i:示例，不应对本发明进行狭义的解释，可 在本发明的精神和权利要求的范围内进行各种变更来实施之。
权利要求
1. 一种绝缘配线基板(8)，其两面形成有导体层，并且，其中一面具有用于搭载半导体芯片(1)的半导体芯片搭载区域(2)，其特征在于上述两面被阻焊层(25)覆盖，并且，在半导体芯片搭载区域(2)中至少有一个导通孔(4)贯通上述绝缘配线基板(8)；上述绝缘配线基板(8)的除上述至少一个导通孔(4)部分之外的部分被阻焊层(25)覆盖，其中，该导通孔(4)用于导通上述两面的导体层。
2. 根据权利要求1所述的绝缘配线基板(8),其特征在于 至少形成有两个贯通上述绝缘配线基板(8)的导通孔(4); 按照预定幅宽除去上述至少两个贯通的导通孔(4)之间的阻焊层(25)。
3. —种半导体封装，其特征在于，包括绝缘配线基板(8),其两面形成有导体层，其中一面具有 用于搭载半导体芯片(1)的半导体芯片搭栽区域(2),形成有导通 上述两面的导体层的导通孔(4)，并且，在半导体芯片搭载区域(2) 的导通孔(4)中至少有一个导通孔(4)贯通上述绝缘配线基板(8); 以及半导体芯片(1),被搭载于上述绝缘配线基板(8)的半导体芯 片搭载区域(2)，上述半导体芯片(1 )被树脂密封。
4. 一种半导体封装，其特征在于，包括权利要求1或2所述的绝缘配线基板(8 );以及半导体芯上述半恭体芯片'm被树月 密封。、"& ' z
5. —种绝缘配线基板(8)的制造方法，其中，该绝缘配线基板 (8)的两面形成有导体层，其中一面具有用于搭栽半导体芯片(1)的半导体芯片搭载区域(2),其特征在于，包括形成导通孔(4)的步骤，其中，该导通孔(4)导通上述两面的 导体层；在上述绝缘配线基板(8)的两面涂敷阻焊层(25)的步骤，其中， 上述绝缘配线基板(8)形成有上述导通孔(4);以及 在上述半导体芯片搭栽区域(2 )中，至少除去一个上述导通孔(4 ) 部分的上述阻焊层(25)的步骤。
全文摘要
本发明涉及绝缘配线基板及其制造方法和使用了该基板的半导体封装。本发明提供一种绝缘配线基板。该绝缘配线基板的两面被阻焊层覆盖，并且，在半导体芯片搭载区域中至少有一个用于导通两面的导体层的导通孔贯通绝缘配线基板，绝缘配线基板的除上述至少一个导通孔部分之外的部分被阻焊层覆盖。因此，本发明能够实现一种可减小不能实施配线的区域并且可防止因所吸收的水分等受热膨胀而发生缺陷的绝缘配线基板。
文档编号H01L23/498GK101399249SQ20081021524
公开日2009年4月1日 申请日期2008年9月22日 优先权日2007年9月25日
发明者曾田义树, 龙见和亮 申请人:夏普株式会社