专利名称：Esd保护的制作方法
技术领域：
本发明涉及一种第一集成电路的电连接器。本发明还涉及一种 制作第一集成电路的电连接器的方法。
背景技术：
电连接器提供对连接至电源或信号路径下游的电气和电子电路 (例如集成电路)的入口。然而，在电连接器连接两个或者更多个电 子装置的情况下，在各个装置之间会出现很高的电势差或者电压，以 及，在零电势连接的情况下，能够应用静电电荷，当相关的电连接器 连在一起时，会出现产生电势差的电荷的不期望的放电，或者可出现 静电电荷的放电。这些放电过程容易在布置在信号或电源路径下游的 电子设备(例如集成电路)中产生严重的破坏，这种破坏甚至有可能 导致连接器连接的各个设备彻底瘫痪。
随着本领域集成电路中的数字内核的工艺改进，从而使远远小 于90nm特征尺寸的深亚微米技术变得更加容易，这时静电放电(ESD)
问题变得非常严重。
已知大量现有技术的ESD保护技术，通常既包括将ESD保护电 路设计成母板上的集成电路的一部分，也包括在母板上提供用于ESD 保护的分立的或者半分立元件。这些半分立元件包括带有许多二级管 和RC滤波器的产品，而且特别为便携式应用而设计。同时，US 5,147,223和EP 1111730 A2提出现有技术的ESD保护技术。US 5,147,223提出用于电连接器的ESD保护的齐纳二极管。EP 1111730 A2提出用来释放电连接器的电荷的附加的电导材料。
发明内容
本发明的目的是为电连接器提供增强的ESD保护功能。在本发明的第一方面中，提供了用于第一集成电路的电连接器， 该电连接器包括带有ESD保护功能的第二集成电路，第二集成电路集
成在该电连接器上。
在本发明的第二方面中，提供了适合集成在第一集成电路的连
接器上的ESD保护组件，该组件包括可连接至第一集成电路的专用连 接器的管脚的载体印刷电路板和带有ESD保护功能的第二集成电路， 第二集成电路位于载体印刷电路板上。
在本发明的另一方面中，提供了制作第一集成电路的电连接器 的方法，该方法包括步骤通过将带有ESD保护功能的第二集成电路 集成到连接器中为第一集成电路提供ESD保护。
在本发明的又一方面中，提供了包括前述电连接器的印刷电路 板，还有电子装置。
术语"RF"在本申请的上下文中意思是传送数据信号的频率在 射频范围内，比如至少在100MHz。具体地讲，本发明提出了在频率 至少为400MHz下使用的连接器，更具体地讲，提出了符合通用串行 总线(USB) 2.0、 3.0或者其他版本的连接器。例如，USB 2. 0使用 450MHz， USB 3. 0使用3. 0GHz。
术语"高速"或者"高数据速率"在本申请的上下文中意思是 传送数据信号的频率处在射频范围。
术语"连接器"或者"电连接器"在本申请的上下文中可以是 任何与连接器相联系的东西，即，可以是标准的USB连接器(比如， 与USB连接器的各技术国际标准相一致的USB连接器)、袖珍型USB、 显示器端口、高清晰多媒体接口 (HDMI)、设备中间点分布式接口 (INDI)、或者任何其他接口。
术语"标准集成电路封装"在本申请的上下文中意思是该集成 电路封装是基于引线框架的集成电路封装。
术语"保护材料"在本申请的上下文中意思是这种称谓的材料 屏蔽和/或者保护被涂覆了这种材料的对象免受电子的或者机械的冲 击。比如，这种"保护材料"包括一层电绝缘材料，像滴胶封装 (globtop)材料。本发明的ESD保护功能优选地指系统级的保护功能。这种保护 优选地在系统的输入端提供，以便保护系统免受在使用中由于静电放 电而导致的损伤或者崩溃。该功能特别应用在便携设备中，如手机、 便携式计算机等，之所以如此，至少有以下原因之一首先，便携设 备有许多用户接口，这样就增加了 ESD事件发生的危险。其次，便携
设备会在严酷的条件下使用，比如在沙漠中使用或者在冬季使用。第 三，电子系统通常离用户界面很近。出于这些考虑，规定了如本领域
人员已知的根据人模型测量到的电压高达15kV，优选至少支持1000
次冲击的保护。
这种ESD保护功能不能与集成电路适当地集成在一起，特别是 先进技术的集成电路，诸如用C90制作的，或者用比C90更先进的技 术制成的集成电路。应用分立或半分立元件作为替代，半分立元件通 常包括许多有源元件(比如二极管)和无源元件的结合，以实现滤波。
本发明包括这样的理解在这些系统极的ESD保护功能的设计 中，其保护特性不妨碍通常在系统输入端很大的信号传送是个固有的 问题。当有线总线连接作为系统输入端时，尤其会出现这种高电平的 信号传送。前述的USB总线就是个例子。考虑到这种总线连接所需要 的速度，连接的频率需要提升。因此，系统级ESD保护必须被设计为 不会阻止射频信号传送。这样，情况着实变得复杂，这是因为为了保 持合适的信噪比，在射频频率下必须考虑任何互连线或者其他元件的 阻抗。而且，在使用频率的谐振频率下会产生不期望的信号交互作用。
现在本发明的独到之处在于基于一个或者多个半分立元件 (即，第二集成电路)的ESD保护特性和系统级ESD保护的RF特性 可以优选地通过将所述元件以系统级保护被直接耦接在连接器的输 入管脚和地线管脚之间的方式集成在连接器上来优化。
尽管从上述的US 5, 147，223现有技术中已知增加齐纳二级管来 进行ESD保护，这种措施是否会带来具有所需RF特性的足够系统级
保护并不清楚。这种连接器的设计与半导体工业中使用的尺寸相比分 辨率较低。另外，连接器包含金属零件，这很明显在RF频率下会带
来寄生交互作用。因此，为了避免这种寄生交互作用，对技术人员而言，看起来更合乎逻辑的选择是将关键的ESD保护放在连接器的外部 的分辨率与用于ESD保护的元件的分辨率有可比性或者靠近需要保 护的元件的区域中。
根据本发明的实施例，半分立ESD保护元件集成在连接器中。 其可以是但又不完全是USB连接器。使ESD保护正好在主印刷电路板 的入口端不仅增强了对第一集成电路或者主印刷电路板或者母板的 保护，而且保证了这种优选为硅装连接器的射频性能。
由于ESD保护的位置更加靠近连接器内的第一集成电路的外部 管脚，可以得到更好的射频性能。此外，通过将ESD保护功能集成在 连接器中，会有其他的边界条件，母板布局的效果的影响可以不必考 虑。ESD保护性能可以独立于母板而被优化。而且，这样简化了母板 的设计并提高了第一集成电路的性能。
本发明的优选实施例在从属权利要求中进行了限定。
一个优选实施例公开了一种连接器，其中第二集成电路耦接在 连接器的管脚之间。对于第二集成电路来说，这是一个非常接近第一 集成电路的外部触点并且容易实施的位置。
在一个特别的实施例中，本发明克服了现有技术的问题第二 集成电路或者ESD保护组件附着于或者位于载体上，优选是带洞或孔 的载体印刷电路板，这样连接器的管脚可以与载体进行机械电子连 接。载体作为第二集成电路的分辨率和管脚分辨率的媒介。而且，其 允许以能够调谐ESD保护的射频特性来定义互连线。例如，可以通过
在载体中或者其底部提供接地平面来降低互连的内电阻。因此，互连 线像微波传输带、传输线缆等等一样发挥作用。
一个优选实施例公开了一种连接器，其中第二集成电路位于分 立的或单独的载体印刷电路板上。第二集成电路具有自己的分立的或 独立的载体印刷电路板使得处理这种第二集成电路变得容易。尽管在 这里提及载体印刷电路板，不排除载体印刷电路板包含陶瓷材料。这 些陶瓷载体基于氧化铝，要不然就是用LTCC (低温共烧陶瓷)技术 制作的多层载体。在该实施例的特定变型中，第二集成电路已经设置 在装配到载体印刷电路板上的标准集成电路封装中。另一个可选的方法是，第二集成电路可通过倒装芯片或者引线接合连接直接设置在载 体印刷电路板上。这种引线接合连接之后适合涂覆一层电绝缘材料， 例如滴胶封装(globtop)材料。
作为选择，线夹或者其他金属连接器可以用于第二集成电路和 载体印刷电路板之间的连接。在使用倒装芯片连接的情况下，第二集 成电路最好具有在第二集成电路的钝化层顶部的底部凸起金属化，其 上提供焊料凸起。可选地，在钝化层顶部提供附加的应力释放层，比 如像可以从FlipChip International购买的商用材料即可。
一个可选的实施例公开了一种连接器，其中第二集成电路至少 部分位于诸如载体印刷电路板之类的载体中。将第二集成电路装配到 载体中的装配技术被普遍研究。这些技术对于这种类型的半分立元件 在小型化和最小化不同互连之间的过渡方面显示了优越性。特别地， 可以省去封装引线。
一个优选实施例公开了一种连接器，其中载体印刷电路板在管 脚上的第一位置处连接至管脚，第一位置与第二位置相距特定距离， 优选是大约0. 1-l.Omm，最好约O. 5mm,第二位置被指定为连接至第 一集成电路的母板。这个位置被认为是对ESD保护目的而言优选的位 置。
一个优选的实施例公开了一种连接器或者ESD保护组件，其中 载体印刷电路板包含适于接插专用连接器管脚的孔。因此，连接器的 管脚会更容易穿过载体印刷电路板上的孔。该方案使得能够集成ESD 保护而无需改造连接器。
一个优选实施例公开了一种ESD保护组件，其中该组件设计提 供至少8到15kV的ESD保护，优选支持至少1000次ESD冲击。因此， 可以达到特别是对计算和消费产品系统级至少高达15kV电压，至少 支持1000次冲击的保护功能。
一个优选实施例公开了一种ESD保护组件，其中该组件包括有 源硅基集成电路(也就是前述的第二集成电路)。特别地，该集成电 路是半分立元件，其包括一定分辨率的相对少量的元件，该分辨率比 高级集成电路的分辨率低。特别地，诸如晶体管、二极管、电阻器、
9电容器之类的这些元件的数量适合小于50，通常小于20。
一个优选实施例公开了一种ESD保护组件，其中前面所说的有 源硅基集成电路包括轨到轨配置的二级管。这样会提供更好的射频性 能。
一个优选实施例公开了一种ESD保护组件，其中第二集成电路 显示了很小的内部电容，优选小于3pF，最好小于1.5pF。这种小内 部电容增强了RF特性，因为大的内部电容限制数据传输的频率。几 pF或者更小的内部电容允许数据以500MHz的频率传输。
本发明的另一个优选实施例公开了一种ESD保护组件，其中第 二集成电路连接在载体印刷电路板上，第二集成电路和载体印刷电路 板之间的至少一些连接被涂在第二集成电路板及其与载体印刷电路 板的连接上的保护性材料保护。
在本发明的第二集成电路中，产生内部电容的原因至少有一部 分是因为接合焊盘与基板上的导电区域之间的寄生耦合。为了最小化 内部电容，有一种方法被认为有优越性，该方法为接合焊盘结构提供 了在钝化层上延伸的底部凸起金属化和接合焊盘，该接合焊盘与钝化 层中的孔的底部凸起金属化相耦合，接合焊盘表面面积与底部凸起金 属化相比有所减少。一个例子是接合焊盘裂开为只有局部连接的一个 内部区域和一个优选为环形的区域。已经发现这种接合焊盘结构能经 得起和消除由在引线接合过程中的力导致的或由热循环产生的应力。 这在申请人的未公开欧洲专利申请EP 07104613.0 (PH007867)中有 所描述。另一个例子是接合焊盘仅对内部区域有限制。内部区域应该 刚刚比钝化层中的孔大。钝化层中的孔直径与钝化层的厚度相当。孔 的直接优选为小于钝化层厚度的5倍，更好的情况是小于钝化层厚度 的2倍。
一个优选的实施例公开了一种通过将第二集成电路耦接在连接 器的管脚之间来执行集成步骤的方法。
一个优选实施例公开了一种通过将第二集成电路布置在载体印 刷电路板上以及将载体印刷电路板连接至连接器的管脚上来执行耦 接步骤的方法。一个优选的实施例公开了一种进一步包含在将连接器连接在第 一集成电路的步骤之前将载体集成电路板连接至连接器的步骤的方 法。
一个优选的实施例公开了一种进一步包含将第二集成电路装配 到标准集成电路封装中，再把标准集成电路封装连接到载体印刷电路
板上的步骤的方法。
一个优选的实施例公开了一种进一步包含将第二集成电路连接 到载体集成电路板上，然后通过引线接合将第二集成电路的输入引线 连接到载体印刷电路板上的步骤的方法。
一个优选的实施例公开了一种进一步包含将第二集成电路连接 到载体集成电路板上，然后通过引线接合将第二集成电路的输入引线 连接到载体印刷电路板上，然后通过在顶部涂保护材料来保护第二集 成电路和引线接合的步骤的方法。
一个优选实施例公开了一种进一步包含将第二集成电路倒装接 合到载体印刷电路板上，从而使第二集成电路的引线和载体印刷电路 板的电轨迹进行接触的步骤的方法。
一个优选实施例公开了一种进一步包含将第二集成电路连接到 载体印刷电路板上，以及通过在第二集成电路和第二集成电路与载体 印刷电路板的连接上涂覆保护性材料的方式保护第二集成电路和载 体印刷电路板之间的至少一些连接的步骤的方法。
参考后面描述的实施例，本发明的以上和其他方面将会变得显 而易见。在下面的图示中
图1是本发明实施例的载体印刷电路板的透视图2是具有处于适当位置的用以提供ESD保护组件的第二集成
电路的图1的载体印刷电路板的透视图3是结合图2的ESD保护组件的连接器的分解透视图4是安装在母板上的具有处于适当位置的图2的ESD保护组
件的图3所示的连接器的透视图；图5是图4的一部分的截面图6是具有处于适当位置的图2的ESD保护组件的并且未布置 到母板上的图3的连接器的透视图7是图6的环绕部分的放大图； 图8是现有技术的连接器的透视图。
具体实施例方式
图中的元件不是按照比例进行绘制的，仅仅用来更清楚地阐述 本发明的原理。本质上或者功能上相同或者相似的特征用相同的参考
标号表示。
图1是本发明的一个实施例的载体印刷电路板2的透视图。载 体印刷电路板2是截然不同的和独立的载体印刷电路板。如图6和图 7所示的例子，载体印刷电路板2包含适于接插连接器8的管脚的孔 4。如图2所示，载体印刷电路板2包含第二集成电路12的电轨迹 10。图2所示的四个轨迹，也就是，轨迹10a、 10b、 10c和10d被縮 短来避免与孔4的重叠。
图2是带有位于载体印刷电路板2上的用来使ESD保护组件14 提供ESD保护的第二集成电路12的图1中的载体印刷电路板2的透 视图。ESD保护组件14为未示出的第一集成电路提供ESD保护。所 以，例如，如图6和图7所示，载体印刷电路板2可以连接到未示出 的第一集成电路的专用连接器8的管脚6。为了使第二集成电路12 适于放在连接器8的器件封装(footprint)内，第二集成电路12 的引线12-1、 12-2和12-3中的外部引线12-1和12-3被剪短至 0. 3mm。按相同的方式，与集成电路12的后部的12-1、 12-2、 12-3 对应的未示出引线也被相应剪短。这意味着在位置1， 3， 4和6的引 线被剪短。
第二集成电路12是有源硅基集成电路，该电路包括未示出的轨 到轨配置的二极管。图2所示的组件14提供至少8到15kV的ESD 保护，表现出数量级为lpF的很小的内部电容。
图3是结合图2的ESD保护组件14的连接器8的分解透视图。连接器8是USB连接器而且具有外壳9、底部11和前部15，如图4 所示，底部11可以用来连接至母板13，前部15可以通过USB连接 器与另一个未示出的电子装置连接。连接器8是根据符合USB 2.0 规范的USB连接器的各技术国际标准的USB连接器。
连接器8的底部11带有管脚6，如图4所示，管脚6连接至母 板13的电轨迹(electrical trace) 20。而且，底部11有支腿22， 如图4所示，支腿22放置在母板13中的对应孔24中从而将连接器 8固定在母板13上。
管脚6限定了连接器8的器件封装。如图3所示，ESD保护组件 14的载体印刷电路板2中的孔4被设计成与连接器8的器件封装 (footprint)适合，因此孔4可以接插专用连接器8上的管脚6。
图4是安装在母板13上的具有处于适当位置的图2的ESD保护 组件14的图3所示的连接器8的透视图。由于ESD保护组件14在连 接器8被布置在母板13上之前根据图3所示被集成在连接器8上， ESD保护组件14现在处于母板13和连接器8的外壳9之间。因此， 第二集成电路12被布置在连接器8的管脚6之间。因此，图4显示 了用于连接至未示出的电子装置的母板13上的轨迹20的未示出的第 一集成电路的电连接器8，电连接器8包含带有ESD保护功能的第二 集成电路12，第二集成电路12被集成在电连接器8上。母板13可 以是任何可能的电子装置的一部分。
图5是图4的一部分的截面图。根据图5， ESD保护组件14的 载体印刷电路板2在管脚6上的第一位置30处连接至连接器8的管 脚6，第一位置30与第二位置34间隔特定的距离32，第二位置34 与未示出的第一集成电路的母板13连接。间距约为0. 5mm。
图6是具有处于适当位置的图2的ESD保护组件的并且未布置 到母板上的图3的连接器8的透视图。
图7是图6的环绕部分的放大图。图6和图7显示出由于剪短 第二集成电路12的引线1、 3、 4和6，第二集成电路12适合放在被 连接器8的管脚6限定的器件封装中。
图8是现有技术的连接器的透视图。相对于图3所示的连接器8
13示出了现有技术连接器40的后部15。举个例子，现有技术连接器40和图6所示的连接器8的唯一不同是图6所示的连接器8包含ESD保护组件14。因此，实施本发明ESD保护组件14无需改变现有技术连接器40的外壳9。
如果图l、 2、 3、 6和4排成一行，它们显示了根据本发明的制作用于未示出的第一集成电路的电连接器8的方法的实施例。根据附图中的前述附图的方法包含以下步骤在根据图4的通过将未示出的第一集成电路插入连接至未示出的第一集成电路的母板13的孔中来将连接器8连接至未示出的第一集成电路的步骤之前，通过将带有ESD保护功能的第二集成电路12集成到连接器8上，为在母板13上的未示出的第一集成电路提供ESD保护，其中将带有ESD保护功能的第二集成电路集成到连接器8上通过以下方式进行根据图2把第二集成电路12放在图1所示的载体印刷电路板上，根据图3和6将载体印刷电路板2连接至连接器8的管脚6来将第二集成电路12耦接在连接器8的管脚6之间。
尽管本发明在附图和前面的描述中被详细阐明，这些描述被认为是描述性的，并非限制性的，本发明并不局限于所公开的实施例。通过对附图、说明书和权利要求的学习，在实践所要求保护的本发明时，本领域的技术人员能够理解和实现所公开的实施例的其他变型。
在权利要求中，词语"包含"不排除其他的元件和步骤，同时不定冠词"一个"或"一种"不排除多数。单个元件或者其他单元可以实现权利要求中所述的多项功能。在彼此不同的从属权利要求中引用的特定措施并不表明这些措施的结合不能提供优越性。
权利要求中的任何参考记号不应该被解释为限制范围。
权利要求
1.用于第一集成电路的电连接器(8)，包含带有ESD保护功能的第二集成电路(12)，第二集成电路(12)集成在连接器(8)中。
2. 根据权利要求1所述的连接器，其中第二集成电路(12)耦 接在连接器(8)的管脚(6)之间。
3. 根据上述权利要求中任何一项所述的连接器，其中第二集成 电路(12)位于分立的载体印刷电路板(2)上。
4. 根据上述权利要求中任何一项所述的连接器，其中载体印刷 电路板(2)与连接器(8)的管脚(6)连接。
5. 根据上述权利要求中任何一项所述的连接器，其中载体印刷 电路板(2)在管脚(6)上的第一位置(30)处与管脚(6)连接， 第一位置(30)与第二位置(34)间隔特定的距离(32)，第二位置(34)被指定为与第一集成电路的母板(13)连接。
6. 根据上述权利要求中任何一项所述的连接器，其中距离(32) 大约为0. 1mm-1. 0mm，最佳值为0. 5mm。
7. 根据上述权利要求中任何一项所述的连接器，其中载体印刷 电路板(2)包括孔(4)，孔(4)适合接插连接器(8)的管脚(6)。
8. —种用于第一集成电路的ESD保护组件(14)，包括 载体印刷电路板(2)，其可与第一集成电路的专用连接器(8)的管脚(6)连接，和带有ESD保护功能的第二集成电路(12)，第二集成电路(12)位于载体印刷电路板(2)上。
9. 根据权利要求8所述的ESD保护组件，其中载体印刷电路板 (2)包括孔(4)，孔(4)适合接插专用连接器(8)的管脚(6)。
10. 根据权利要求8或9所述的ESD保护组件，其中第二集成 电路(12)组装在标准集成电路封装中，该标准集成电路封装与载体 印刷电路板(2)连接。
11. 根据权利要求8-IO中任何一项所述的ESD保护组件，其中 第二集成电路(12)固定在载体印刷电路板(2)上，第二集成电路(12)的输入引线(12-1， 12-2， 12-3)通过引线接合的方式与载体 印刷电路板(2)相连。
12. 根据权利要求8-ll中任何一项所述的ESD保护组件，其中 第二集成电路(12)倒装芯片安装到载体印刷电路板(2)上，从而 使得第二集成电路(12)的引线(12-1， 12-2， 12-3)和载体印刷电 路板(2)的电轨迹(10， 10a, 10b, 10c, 10d)接触。
13. 根据权利要求8-12中任何一项所述的ESD保护组件，其中 第二集成电路(12)与载体印刷电路板(2)连接，第二集成电路(12) 与载体印刷电路板(2)之间的至少一些连接通过覆盖在第二集成电 路(12)和第二集成电路(12)与载体印刷电路板(2)的连接上的 保护性材料进行保护。
14. 根据权利要求8-13中任何一项所述的ESD保护组件，其中 ESD保护组件(14)被设计为提供至少8-15kV的ESD保护。
15. 根据权利要求8-14中任何一项所述的ESD保护组件，其中 ESD保护组件(14)包含有源硅基集成电路(12)。
16. 根据权利要求8-15中任何一项所述的ESD保护组件，其中 ESD保护组件(14)包含轨到轨配置的二极管。
17. 根据权利要求8-16中任何一项所述的ESD保护组件，其中 ESD保护组件(14)具有很小的内部电容，优选为1pF数量级的内部 电容。
18. —种制备用于第一集成电路的电连接器的方法，包括步骤 通过将带有ESD保护的第二集成电路(12)集成到连接器(8)中来向第一集成电路提供ESD保护。
19. 根据权利要求18所述的方法，通过将第二集成电路(12) 耦接在连接器(8)的管脚(6)之间来执行集成步骤。
20. 根据权利要求18或19所述的方法，通过以下步骤来执行稱接步骤将第二集成电路(12)布置在载体印刷电路板(2)上，以及 将载体印刷电路板(2)与连接器(8)的管脚(6)连接。
21. 根据权利要求18-20中的任何一项所述的方法，还包括步骤在将连接器(8)连接到第一集成电路上这个步骤之前，将载体 印刷电路板(2)连接到连接器(8)。
22. 包括上述权利要求1-7中任何一项所述的电连接器(8)的 印刷电路板(13)。
23. 电子装置，包含权利要求22所述的印刷电路板13。
全文摘要
本发明涉及一种用于第一集成电路的电连接器，其包括带有ESD保护的第二集成电路(12)，第二集成电路(12)集成在连接器(8)中，这增强了ESD保护功能，并且保持了连接器(8)的射频性能。本发明还涉及一种制备用于第一集成电路的电连接器的方法，该方法包含通过在连接器(8)中集成带有ESD保护功能的第二集成电路为第一集成电路提供ESD保护的步骤。
文档编号H01R13/66GK101682149SQ200880019919
公开日2010年3月24日 申请日期2008年6月10日 优先权日2007年6月12日
发明者塔米姆·彼得·西迪基, 汉斯-马丁·瑞特, 罗伯特·穆伊尔·格默尔·艾泽特, 罗布·P·韦伯, 霍斯特·勒姆 申请人:Nxp股份有限公司