专利名称：感测元件的封装结构及其方法
技术领域：
本发明涉及一种元件封装结构及其方法，尤其涉及一种感测元件的封装结构及其 方法。
背景技术：
一般于芯片在制造完成后，皆需通过封装技术予以密封，也即以一封装外壳密封 晶片，以保护位于晶片上的各芯片内的集成电路元件不会受到损坏，而传统的芯片封装技 术是先将晶片切割成裸片，再将裸片放置在导线架上固定，再将裸片上的接点以导线连接 到导线架上的引脚，通过导线架连接至外部，并再经由封胶密封以防止外部湿气入侵，最后 经由电镀将导线架的外引脚镀上锡铅合金，以方便集成电路黏着于印刷电路板等基材上。图1为公知封装完成的芯片10的示意图。首先提供一裸片11，再于该裸片表面 11'上覆盖上一层焊垫(pad) 12，最后于该焊垫12上以多个保护块13形成多个电性开口 14。该焊垫12可用铝等导电金属制成，该保护块13可用氮化硅等复合材料制成，该电性 开口 14则利用打线(Wire-Bonding)的方式来与外部设施做电性连接；上述公知的打线式 的芯片封装技术，由于线与线之间仍需维持相当的距离，因此，随着芯片以轻薄短小整合趋 势，将面临处理微小间距内连线(fine-pitch interconnects)的挑战，使得对于电子元件 高密度化的发展极为受限；且于封装打线工艺，有可能造成芯片毁损，也容易残留多余应力 于芯片上，造成感测元件在使用时信号漂移，及无法吸收突如其来的外力而造成不可预期 的损坏；且以导线作为电性连接的方式会造成电性延迟过大，无法快速反应配合感测元件。为了解决上述的问题，目前普遍采用非打线式的球栅阵列(BGA)半导体封装技 术，由于可用整个封装体的底部面积来安排、设置接脚，因此能提供充分数量的输入/输出 连结端(I/O Connection)；上述BGA的封装技术仅以表面黏接(SMT)来与基板或电路板予 以固定，因此附着力较差，而将会有易受外力导致脱落造成强度不够问题，且会有热应力等 问题；尤其是应用于各种感测元件上，例如压力传感器及温度传感器等，在高频信号状态下 使用的寄生效应也将会影响感测元件的工作效能。综上所述，如何提供一种感测元件的晶片级封装结构及其方法，能缩小封装尺寸、避免打线损坏芯片、在高频信号下可有效降低寄生效应、并充分隔绝环境应力及吸收缓冲 突如其来的外力，成为目前业界急待克服的课题。
发明内容
鉴于前述的问题，本发明提供一种感测元件的封装结构及其方法，用以缩小封装 尺寸、避免打线损坏芯片、在高频信号下可有效降低寄生效应、充分隔绝环境应力及吸收缓 冲突如其来的外力。为达上述目的，本发明揭示一种感测元件的封装方法，包括以下步骤提供具有作 用面的感测元件，该作用面指用以与待感测物呈物理性质接触的区域；形成多个焊垫于该 作用面上；形成第一缓冲层于所述作用面和各所述焊垫上，且于对应各所述焊垫的位置分别形成第一开口，使所述焊垫表面部分外漏于所述第一开口中；形成经图案化的第一金属层于各所述第一开口中及邻接各所述第一开口中，且该经图案化的第一金属层位于邻接各 所述第一开口的第一缓冲层上的部分彼此间隔开，以令所述第一金属层经由各所述第一开 口与各所述焊垫电性连接；以及形成多个导电凸块于所述第一金属层位于各所述第一开口 周围上的部分上，而使各所述导电凸块与对应的间隔开的第一金属层电性连接。另外，本发明更可于形成多个导电凸块之前，先形成第二缓冲层于所述第一缓冲 层和各所述间隔开的第一金属层上，且于远离各所述第一开口且对应各所述间隔开的第一 金属层上的位置形成第二开口 ；形成经图案化的第二金属层于各所述第二开口中及邻接各 所述第二开口的第二缓冲层上，所述经图案化的第二金属层位于邻接各所述第二开口的第 二缓冲层上的部分彼此间隔开，并令所述第二金属层经由所述第二开口与各所述间隔开的 第一金属层电性连接。承上述，本发明揭示对应上述方法制成的感测元件的封装结构，其包括感测元 件，具有一作用面，该作用面指用以与待感测物呈物理性质接触的区域，且所述作用面上设 置有多个焊垫；第一缓冲层，形成于所述作用面和各所述焊垫上，且于对应各所述焊垫的位 置分别形成第一开口 ；经图案化的第一金属层，形成于各所述第一开口中及邻接各所述第 一开口的第一缓冲层上，且所述经图案化的第一金属层位于邻接各所述第一开口的第一缓 冲层上的部分彼此间隔开，以令所述第一金属层经由各所述第一开口与各所述焊垫电性连 接；以及多个导电凸块，形成于所述第一金属层位于各所述第一开口周围上的部分上，而使 各所述导电凸块与对应的间隔开的第一金属层电性连接。另外，对应上述方法制成的感测元件的封装结构包括有感测元件，具有一作用 面，该作用面指用以与待感测物呈物理性质接触的区域，且该作用面上设置有多个焊垫；第 一缓冲层，形成于该作用面上和各所述焊垫上，且于对应各所述焊垫的位置分别形成第一 开口 ；经图案化的第一金属层，形成于各所述第一开口中及邻接各所述第一开口的第一缓 冲层上，所述经图案化的第一金属层位于邻接各所述第一开口的第一缓冲层上的部分彼此 间隔开，以令所述第一金属层经由各所述第一开口与各所述焊垫电性连接；第二缓冲层，形 成于该第一缓冲层和各所述已间隔的第一金属层上，且于远离各所述第一开口且对应各所 述已间隔的第一金属层上的位置形成第二开口 ；经图案化的第二金属层，形成于各所述第 二开口中及邻接各所述第二开口的第二缓冲层上，该经图案化的第二金属层位于邻接各所 述第二开口的第二缓冲层上的部分彼此间隔开，以令所述第二金属层经由所述第二开口与 各所述已间隔的第一金属层电性连接；多个导电凸块，形成于所述第二金属层位于各所述 第二开口周围上的部分上，而使各所述导电凸块与对应的间隔开的第二金属层电性连接。与公知技术相较下，本发明提供一种感测元件的封装结构及其方法。首先于所述 第一缓冲层对应于各所述焊垫上的位置形成第一开口 ；接着形成经图案化的第一金属层于 所述第一开口中及邻接各所述第一开口的第一缓冲层上，且使所述第一金属层于所述第一 开口周围上的部分与相邻的所述第一开口周围上的部分彼此间隔；最后形成多个导电凸块 于各所述第一金属层位于各所述第一开口周围上的部分上。以通过所述导电凸块与所述第 一金属层的结合以取代传统的导线，避免打线损坏芯片，且能在高频信号下可有效降低寄 生效应，以及通过第一缓冲层隔绝外力，而有效缩小感测元件封装完成的体积。
图1为公知技术的示意图；图2为本发明的第一实施例结构示意图；图3为本发明的第二实施例结构示意图；图4为本发明的感测元件的封装结构俯视图；图5a至图5f为本发明的第一实施例的流程示意图；以及图6a至图6i为本发明的第二实施例的流程示意图。上述附图中的附图标记说明如下1芯片封装结构11裸片11'裸片表面13保护块14电性开口2、3感测元件的封装结构21、31感测元件21' ,31'作用面12、22、32焊垫22'、32'焊垫表面23、33第一缓冲层23〃、33〃第一缓冲层表面23'、33'第一开口24,34第一金属层24'、34'第一金属层表面35第二缓冲层35〃第二缓冲层表面35'第二开口36第二金属层25、37导电凸块Ll布线形状
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域普通技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体 实例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明 的精神下进行各种修饰与变更。为让本发明的上述和其他目的、特征、以及优点能更明显易懂，以下将以优选实施 例配合附图，详细说明本发明。第一实施例图2显示本发明的一种感测元件的封装结构的第一实施例的结构示意图。该感测元件的封装结构2主要由感测元件21、焊垫22、第一缓冲层23、第一金属层24以及导电凸块25所构成。该感测元件21，为利用晶片级封装(Wafer Level Package,WLP)工艺技术封装的芯片，而晶片级封装技术是先将整片感测晶片直接进行封装，然后再将已封装完成的感测 晶片切割成单颗芯片，以此种技术封装好的芯片尺寸几乎和原有的芯片大小同，此为本领 域普通技术人员皆知的技术，故于此不再予以赘述。该感测元件21具有一作用面21'，具 体而言，该作用面21'指用以与待感测物呈物理性质接触的区域，而该作用面21'上布设 有导电用的电性通道(未图示)。同时该作用面21'上设置有多个焊垫22，该焊垫22可 用铝、硅或是铜制成，但不以此为限；该焊垫22用以连接该作用面21'上的电性通道，通常 而言，该感测元件21最少需要四个主要的电性通道，用以输入正、负信号，电流源以及接地 线，但并不以此为限。该第一缓冲层23形成于该作用面21 ‘和多个该焊垫22上。具体而言，该第一缓冲 层23可通过沉积(DEPOSITION)或是生长(GROWTH)的方式来形成，但并不已此为限；该第 一缓冲层23可为高分子聚合物的所制成的弹塑性材料所制成，可根据使用者需求而使用 杨氏系数范围在IOMpa到IOOOOMpa之间的高分子聚合物，例如聚酰亚胺(Polyimide)，以通 过弹塑性材料的特性，大幅减少环境应力的不良影响，达到保护该感测元件21的目的。该 第一缓冲层23的厚度也可随着使用者需求而改变，经由干蚀刻(DRYETCHING)、湿蚀刻(TOT ETCHING)或是其他相关技术领域人员熟知的蚀刻方式，将该第一缓冲层23蚀刻出多个该 第一开口 23'，使该焊垫22的焊垫表面22'外露于该多个第一开口 23'中。该经图案化第一金属层24形成于各所述第一开口 23'中及邻接各所述第一开口 23'的第一缓冲层23上，通过光掩模及蚀刻等相关领域技术人员所公知的图案化方式，使 位于各所述第一开口 23'周围上的部分第一金属层24与位于相邻的各所述第一开口 23' 周围上的部分第一金属层24互相间隔，使该第一缓冲层表面23"的远离各所述第一开口 23'上的部分外露，并将各所述已间隔的第一金属层24分别与各所述焊垫22电性连接。 具体而言，该第一金属层24可用沉积或是生长的方式形成，优选地，该第一金属层24可为 铝、硅、铜、钨、铝硅铜合金或其他导电特性良好的金属所制成，但并不以此为限；更详言之， 该第一金属层24的高度、宽度及形状，皆可随使用者需求而去改变，使该第一金属层24可 于该第一缓冲层23上形成拉长状，目的为让电性连接点可尽量远离该感测元件21，以减低 噪声干扰、信号漂移及导电时所产生的热影响。所述多个导电凸块25形成于该第一金属层24位于各所述第一开口 23'周围上 的部分上，并与各所述已间隔的第一金属层24电性连接，通过该第一金属层24与该导电凸 块25的结合，以取代传统的导线，避免打线损坏芯片，同时，有效降低寄生效应，具体而言， 所述多个导电凸块25可为锡制的凸块，并可随使用者需求将该导电凸块25设置于所需要 的任意位置。请参阅图5a图至图5f，以详细说明上述本发明的感测元件的封装结构第一实施 例的构成方法。如图5a所示，首先提供该感测元件21，其具有作用面21 ‘，该感测元件21也为利 用晶片级封装工艺封装的芯片，且该作用面21'上布设有导电用的电性通道(未图示)。接下来如图5b所示，于该作用面21’上形成多个焊垫22，以电性连接该作用面21'上的电性通道。接下来如图5c所示，形成所述第一缓冲层23于所述作用面21 ‘和各所述焊垫22上。接下来如图5d所示，于对应各所述焊垫22上的位置形成多个第一开口 23 ‘，使各所述焊垫22的焊垫表面22'部分外露于该第一开口 23'中。接下来如图5e所示，形成经图案化的第一金属层24于该第一开口 23'中及邻接 各所述第一开口的第一缓冲层23上，通过光掩模及蚀刻等相关领域技术人员所公知的图 案化方式，使位于各所述第一开口 23'周围上的部分第一金属层24与位于相邻的各所述 第一开口 23'周围上的部分第一金属层24互相间隔，以使该第一缓冲层表面23"的远离 各所述第一开口 23'上的部分外露，并将各所述已间隔的第一金属层24分别与各所述焊 垫22电性连接。接下来如图5f所示，形成多个导电凸块25于第一金属层24位于各所述第一开口 23'周围上的部分上，并将各所述导电凸块25分别与各所述已间隔的第一金属层24电性 连接。第二实施例图3显示本发明的一种感测元件的封装结构的第二实施例的结构示意图。该感测 元件的封装结构30主要由感测元件31、焊垫32、第一缓冲层33、第一金属层34、第二缓冲 层35、第二金属层36以及导电凸块37所构成。本发明的感测元件的封装结构的第二实施例与上述的第一实施例的最大差别在 于，还包括有第二缓冲层35、第二金属层36、导电凸块37及其之间的结构关系，其余元件皆 与上述实施例相同，故相同之处不另赘述。该第二缓冲层35，形成于该第一缓冲层33和各所述已间隔的第一金属层34上， 且经由干蚀刻、湿蚀刻或是其他相关技术领域人员熟知的蚀刻方式，于对应各所述第一金 属层34上的位置且远离各所述第一开口 23'上的位置形成第二开口 35'，以使各所述第 一金属层表面34'部分外露于各所述第二开口 35'中。具体而言，该第二缓冲层35可通 过沉积或是生长的方式来形成，但并不已此为限；该第二缓冲层35也可以成份为高分子聚 合物类的弹塑性材料所制成，此外，该第二缓冲层35也可根据使用者需求而使用杨氏系数 范围在IOMpa到IOOOOMpa之间的高分子聚合物类所制成，例如聚亚酰(Polyimide)或是其 他符合范围的高分子聚合物材料，但并不以此为限；以通过该第一缓冲层33与该第二缓冲 层35的结合，大幅减少环境应力的不良影响，更加达到保护该感测元件21的目的，而该第 二缓冲层35的厚度也可随着使用者需求而改变。该经图案化的第二金属层36，形成于该第二开口 35'中及邻接各所述第二开口 35'的第二缓冲层35上，指通过光掩模及蚀刻等相关领域技术人员所公知的图案化方式， 使位于各所述第二开口 35'周围上的部分第二金属层36与位于相邻的各所述第二开口 35'周围上的部分区域的第二金属层36之间互相间隔，并将各所述已间隔的第二金属层 36分别与各所述已间隔的第一金属层34电性连接。具体而言，第二金属层36也可用沉积 或是生长的方式形成，但并不以此为限；优选地，该第二金属层36可为铝、硅、铜、钨、铝硅 铜合金或其他导电特性良好的金属所制成。该第二金属层36的高度、宽度及形状，皆可随 使用者需求而去改变，且该第二金属层36可于该第二缓冲层35上形成拉长状，目的为让电性连接点可以更加地远离该感测元件21，以减低噪声的干扰、信号漂移及导电时所产生的热影响。值得注意的是，所述多个导电凸块37，形成于该第二金属层36位于各所述第二开 口 35'周围上的部分上，与各所述第二金属层36电性连接，通过该第一金属层34、第二金 属层36与该导电凸块37的结合，取代传统的导线，以避免打线损坏芯片，且在高频信号下 有效降低寄生效应，并随使用者需求将该导电凸块37设置于所需要的任意位置。请参阅图6a至图6i，以详细说明上述本发明的感测元件的封装结构第二实施例 的构成方法。如图6a所示，首先提供该感测元件31，其具有作用面31 ‘，该感测元件31为利用 晶片级封装工艺封装的芯片，且该作用面31'上布设有导电用的电性通道(未图示)。接下来如图6b所示，于该作用面31'上形成多个焊垫32，以电性连接该作用面 31'上的电性通道。接下来如图6c所示，形成该第一缓冲层33于该作用面31'和各所述焊垫32上。接下来如图6d所示，于对应各所述焊垫32上的位置形成第一开口 33 ‘，使该焊垫 表面32'部分外露于各所述第一开口 33'中。接下来如图6e所示，形成图案化第一金属层34于各所述第一开口 33'中及邻接 各所述第一开口 33'的该第一缓冲层33上，指通过光掩模及蚀刻等相关领域技术人员所 公知的图案化方式，使位于各所述第一开口 33'周围上的部分第一金属层34与位于相邻 的各所述第一开口 33'周围上的部分第一金属层34互相间隔，并外露出部分该第一缓冲 层33，并将各所述已间隔的第一金属层34分别与各所述焊垫32电性连接。接下来如图6f所示，形成第二缓冲层35于该第一缓冲层33和各所述已间隔的第 一金属层34上。接下来如图6g所示，于对应该第一金属层34上的位置及远离各所述第一开口 33'上的位置形成第二开口 35'，使该第一金属层34部分外露于该第二开口 35'中。接下来如图6h所示，形成经图案化的第二金属层36于各所述第二开口 35'中及 邻接各所述第二开口 35'的该第二缓冲层35上，指通过光掩模及蚀刻等相关领域技术人 员所公知的图案化方式，使位于各所述第二开口 35'周围上的部分第二金属层36与位于 相邻的各所述第二开口 35'周围上的部分第二金属层36彼此间隔，并将各所述已间隔的 第二金属层36分别与各所述已间隔的第一金属层34电性连接。接下来如图6i所示，形成多个导电凸块37于各所述第二金属层36上。再者，图4显示本发明的感测元件的封装结构于封装完成时的俯视示意图。图4 即显示通过该第一金属层24与该导电凸块25的结合，可将导电凸块25设置于封装完成后 的表面的任意位置，且可远离该焊垫22的位置区域；布线形状Ll即显示该第一金属层24 的布线形状为倒勾形，但也可为任意形状，并不以此为限，且通过该第一金属层24和该第 一缓冲层23的结合，更能提升整体元件的可靠性和吸收或缓冲突如其来的外力。综上所述，本发明提供一种感测元件的封装结构及其方法。首先于该第一缓冲层 对应于各所述焊垫上的位置形成第一开口 ；接着形成经图案化的第一金属层于该第一开口 中及邻接各所述第一开口的第一缓冲层上，且使该第一金属层于该第一开口周围上的部分 与相邻的该第一开口周围上的部分彼此间隔开；最后则形成多个导电凸块于各所述第一金属层位于各所述第一开口周围上的部分上。以通过该导电凸块与该第一金属层的结合取代 传统的导线的功能，避免打线损坏芯片，且能在高频信号下可有效降低寄生效应；以及通过 第一缓冲层隔绝外力，而有效缩小感测元件封装完成的体积。 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属技术领域中普通技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰 与改变。因此，本发明的权利保护范围，应如所附的权利要求所列。
权利要求
一种感测元件的封装结构，其特征在于，包括感测元件，具有一作用面，且该作用面上设置有多个焊垫；第一缓冲层，形成于该作用面和各所述焊垫上，且于对应各所述焊垫的位置分别形成第一开口；经图案化的第一金属层，形成于各所述第一开口中及邻接各所述第一开口的第一缓冲层上，且该经图案化的第一金属层位于邻接各所述第一开口的第一缓冲层上的部分彼此间隔开，以令该第一金属层经由各所述第一开口与各所述焊垫电性连接；以及多个导电凸块，形成于该第一金属层位于各所述第一开口周围上的部分上，而使各所述导电凸块与对应的间隔开的第一金属层电性连接。
2.如权利要求1的感测元件的封装结构，其特征在于，该感测元件为利用晶片级封装 工艺封装的芯片。
3.如权利要求1的感测元件的封装结构，其特征在于，形成该焊垫的材料为铝。
4.如权利要求1的感测元件的封装结构，其特征在于，形成该第一金属层的材料为铜。
5.如权利要求1的感测元件的封装结构，其特征在于，该第一缓冲层成分为高分子聚 合物的弹塑性材料所制成。
6.如权利要求1的感测元件的封装结构，其特征在于，形成该导电凸块的材料为锡。
7.如权利要求1的感测元件的封装结构，其特征在于，该导电凸块位于封装完成后的 表面远离该焊垫的位置区域。
8.如权利要求1的感测元件的封装结构，其特征在于，各所述已间隔的第一金属层于 该第一缓冲层上形成拉长状。
9.一种感测元件的封装结构，其特征在于，包括 感测元件，具有作用面，且该作用面上设置有多个焊垫；第一缓冲层，形成于该作用面上和各所述焊垫上，且于对应各所述焊垫的位置分别形 成第一开口；经图案化的第一金属层，形成于各所述第一开口中及邻接各所述第一开口的第一缓冲 层上，该经图案化的第一金属层位于邻接各所述第一开口的第一缓冲层上的部分彼此间隔 开，以令该第一金属层经由各所述第一开口与各所述焊垫电性连接；第二缓冲层，形成于该第一缓冲层和各所述已间隔的第一金属层上，且于远离各所述 第一开口且对应各所述已间隔的第一金属层上的位置形成第二开口 ；经图案化的第二金属层，形成于各所述第二开口中及邻接各所述第二开口的第二缓冲 层上，该经图案化的第二金属层位于邻接各所述第二开口的第二缓冲层上的部分彼此间隔 开，以令该第二金属层经由该第二开口与各所述间隔开的第一金属层电性连接；以及多个导电凸块，形成于该第二金属层位于各所述第二开口周围上的部分上，而使各所 述导电凸块与对应的间隔开的第二金属层电性连接。
10.如权利要求9的感测元件的封装结构，其特征在于，该感测元件为利用晶片级封装 工艺封装的芯片。
11.如权利要求9的感测元件的封装结构，其特征在于，形成该焊垫的材料为铝。
12.如权利要求9的感测元件的封装结构，其特征在于，形成该第一金属层的材料为铜。
13.如权利要求9的感测元件的封装结构，其特征在于，形成该第二金属层的材料为铜。
14.如权利要求9的感测元件的封装结构，其特征在于，该第一缓冲层成分为高分子聚 合物的弹塑性材料所制成。
15.如权利要求9的感测元件的封装结构，其特征在于，该第二缓冲层成分为高分子聚 合物的弹塑性材料所制成。
16.如权利要求9的感测元件的封装结构，其特征在于，形成该导电凸块的材料为锡。
17.如权利要求9的感测元件的封装结构，其特征在于，该导电凸块位于封装完成后的 表面远离该焊垫的位置区域。
18.如权利要求9的感测元件的封装结构，其特征在于，各所述已间隔的第二金属层于 该第二缓冲层上形成拉长状。
19.一种感测元件的封装方法，其特征在于，包括以下步骤 提供具有作用面的感测元件；形成多个焊垫于该作用面上；形成第一缓冲层于该作用面和各所述焊垫上，且于对应各所述焊垫的位置分别形成第 一开口 ；形成经图案化的第一金属层于各所述第一开口中及邻接各所述第一开口中，且该经图 案化的第一金属层位于邻接各所述第一开口的第一缓冲层上的部分彼此间隔开，以令该第 一金属层经由各所述第一开口与各所述焊垫电性连接；以及形成多个导电凸块于该第一金属层位于各所述第一开口周围上的部分上，而使各所述 导电凸块与对应的间隔开的第一金属层电性连接。
20.如权利要求19的感测元件的封装方法，其特征在于，该感测元件为晶片级封装工 艺封装的芯片。
21.如权利要求19的感测元件的封装方法，其特征在于，形成该焊垫的材料为铝。
22.如权利要求19的感测元件的封装方法，其特征在于，形成该第一金属层的材料为铜。
23.如权利要求19的感测元件的封装方法，其特征在于，该第一缓冲层成分为高分子 聚合物的弹塑性材料所制成。
24.如权利要求19的感测元件的封装方法，其特征在于，形成该凸块的材料为锡。
25.如权利要求19的感测元件的封装方法，其特征在于，该导电凸块位于封装完成后 的表面远离该焊垫的位置区域。
26.如权利要求19的感测元件的封装方法，其特征在于，各所述已间隔的第一金属层 于该第一缓冲层上形成拉长状。
27.—种感测元件的封装方法，其特征在于，包括以下步骤 提供具有作用面的感测元件；形成多个焊垫于该作用面上；形成第一缓冲层于该作用面上和各所述焊垫上，且于对应各所述焊垫的位置分别形成第一开口 ；形成经图案化的第一金属层于各所述第一开口中及邻接各所述第一开口中，且该经图案化的第一金属层位于邻接各所述第一开口的第一缓冲层上的部分彼此间隔开，以令该第 一金属层经由各所述第一开口与各所述焊垫电性连接；形成第二缓冲层于该第一缓冲层和各所述已间隔的第一金属层上，且于远离各所述第 一开口且对应各所述已间隔的第一金属层上的位置形成第二开口；形成经图案化的第二金属层于各所述第二开口中及邻接各所述第二开口的第二缓冲 层上，该经图案化的第二金属层位于邻接各所述第二开口的第二缓冲层上的部分彼此间隔 开，以令该第二金属层经由该第二开口与各所述间隔开的第一金属层电性连接；以及形成多个导电凸块于该第二金属层位于各所述第二开口周围上的部分上，而使各所述 导电凸块与对应的间隔开的第二金属层电性连接。
28.如权利要求27的感测元件的封装方法，其特征在于，该感测元件为利用晶片级封 装工艺封装的芯片。
29.如权利要求27的感测元件的封装方法，其特征在于，形成该焊垫的材料为铝。
30.如权利要求27的感测元件的封装方法，其特征在于，形成该第一金属层的材料为铜。
31.如权利要求27的感测元件的封装方法，其特征在于，形成该第二金属层的材料为铜。
32.如权利要求27的感测元件的封装方法，其特征在于，该第一缓冲层成分为高分子 聚合物的弹塑性材料所制成。
33.如权利要求27的感测元件的封装方法，其特征在于，该第二缓冲层成分为高分子 聚合物的弹塑性材料所制成。
34.如权利要求27的感测元件的封装方法，其特征在于，形成该导电凸块的材料为锡。
35.如权利要求27项的感测元件的封装方法，其特征在于，该导电凸块位于封装完成 后的表面远离该焊垫的位置区域。
36.如权利要求27项的感测元件的封装方法，其特征在于，各所述已间隔的第二金属 层于该第二缓冲层上形成拉长状。
全文摘要
一种感测元件的封装结构及其方法，该方法首先将第一缓冲层形成于感测元件的作用面上和该作用面上所设置的多个焊垫上，且于对应各所述焊垫的位置形成第一开口；接着形成经图案化的第一金属层于该第一开口中及邻接各所述第一开口的第一缓冲层上；最后形成多个导电凸块于该第一金属层位于各所述第一开口周围上的部分上。因而通过该第一缓冲层隔绝外力，再通过该导电凸块及该第一金属层的结合以取代传统的导线，能在高频信号下有效降低寄生效应，而有效缩小感测元件封装完成后的体积。
文档编号H01L23/498GK101814483SQ20091000758
公开日2010年8月25日 申请日期2009年2月23日 优先权日2009年2月23日
发明者吴书帆, 吴声扬, 周玉清, 曾钟扬, 李志成, 游昱骐, 陈友钦 申请人:联兴微系统科技股份有限公司