具有低寄生电容的金属氧化层金属电容的制作方法

文档序号:6936937阅读:231来源:国知局
专利名称:具有低寄生电容的金属氧化层金属电容的制作方法
技术领域
本发明涉及一种金属-氧化层-金属电容,尤指一种正电极对其它点具有低寄生电容的金属-氧化层-金属电容。
背景技术
金属-氧化层-金属(Metal-Oxide-Metal,MOM)电容是常见的一种半导体电 容,可提供高电容密度,广泛用于混合信号电路及射频电路中。相较于金属-绝缘层-金 属(Metal-Insulator-Metal,MIM)电容,形成金属-氧化层-金属电容的工艺少一道光掩
模,工艺较简易、经济。请参考图1及图2,图1为已知叉合式(Interdigitated)金属-氧化层-金属电容 10的奇数金属层11的平面图,图2为金属-氧化层-金属电容10的偶数金属层12的 平面图。金属-氧化层-金属电容10以导线做为电极,导线的材料可为金属或多晶硅 (Polystalline Silicon)。每一金属层的电极图案如手指状叉合,相邻导线具有相异电性, 在附图中以+及-标示。在金属层11中,导线111、113、115连接于汇流线117,导 线112、114、116连接于汇流线118 ;在金属层12中,导线122、124、126连接于汇流 线128,导线121、123、125连接于汇流线127。相同电性的导线透过汇流线上的介层洞 (Via),如斜线区域所示,相互电性连接。由图1及图2可知,每一导线与同层中相邻的导线的电性相异,并且与邻层中相 邻的导线的电性相异,因此,金属-氧化层-金属电容10的纵剖面可表示如图3。在金 属-氧化层-金属电容10中,正电性导线对地或对电路中其它点的寄生电容,与负电性 导线对地或对电路中其它点的寄生电容的大小相同。请注意,在常见的电路如类比数字 转换器、数字类比转换器、取样保持电路或滤波电路中,运算放大器的输入端对寄生电 容相当敏感,寄生电容应该要尽可能的小,以避免影响运算放大器的工作性能。然而, 对金属_氧化层_金属电容10而言,其中正电性导线对地或对其它点的寄生电容没有经 过设计使其变小,因此不适用于运算放大器的输入端。除了叉合式金属_氧化层_金属电容10之外,已知半导体工艺亦可形成其它形 式的金属-氧化层-金属电容。请参考图4,图4为已知平行板式(Parallel Plate)金属-氧 化层_金属电容40的纵剖面图。金属-氧化层-金属电容40由面积相同的金属层41 45与介电层交叠形成,介电层于图4中省略标示。每一金属层为平板电极,相异电性的 平板电极交错排列。与叉合式金属-氧化层-金属电容10相似之处在于,在平行板式 金属-氧化层-金属电容40中,正电性平板电极对地或对电路中其它点的寄生电容,与 负电性平板电极对地或对其它点的寄生电容的大小相同,较不适用于运算放大器的输入 端。另外,以实际工艺而言,在蚀刻形成金属-氧化层-金属电容40中各个平板电 极时,平板电极的边缘不若图4所示一般整齐,而是参差不齐。每一平板电极的边缘对 其上层平板电极的边缘的寄生电容,与该平板电极的边缘对其下层平板电极的边缘的寄生电容不相同,不平整的电极边缘所造成的寄生电容降低了金属-氧化层-金属电容40 的精确度。再者,当运算放大器的输入端使用金属-氧化层-金属电容40时,不平整的 电极边缘所造成的寄生电容值的变异性,可能导致用来设计运算放大器的增益的电容匹 配不良,使得运算放大器的增益偏离理想值。

发明内容
因此,本发明的主要目的即在于提供一种金属-氧化层-金属电容,其正电极相 对于负电极具有较低的寄生电容。本发明披露一种金属_氧化层-金属电容,包含有第一金属层,具有第一电性; 第二金属层,具有该第一电性;以及至少一第三金属层,设于该第一金属层及该第二金 属层之间,该至少一第三金属层中每一第三金属层包含具有该第一电性的多条第一导线 以及具有第二电性的多条第二导线,并且该每一第三金属层的两侧分别为该多条第一导 线其中的第一导线。本发明另披露一种金属-氧化层-金属电容,包含有多个第一金属层,具有第一 电性;以及至少一第二金属层,具有第二电性,该至少一第二金属层中每一第二金属层 设于该多个第一金属层中两相邻的第一金属层之间,并且该每一第二金属层的面积小于 相邻的该第一金属层的面积。


图1为已知叉合式金属-氧化层-金属电容的奇数金属层的平面图。图2为图1的叉合式金属-氧化层-金属电容的偶数金属层的平面图。图3为图1的叉合式金属-氧化层-金属电容的纵剖面图。图4为已知平行板式金属_氧化层_金属电容的纵剖面图。图5为本发明实施例的叉合式金属-氧化层-金属电容的纵剖面图。图6为图5的金属_氧化层_金属电容的奇数金属层的平面图。图7为图5的金属_氧化层_金属电容的偶数金属层的平面图。图8及图9为本发明实施例的叉合式金属_氧化层_金属电容的纵剖面图。图10为本发明实施例平行板式金属-氧化层-金属电容的纵剖面图。图11为图10的金属_氧化层-金属电容的平面透视图。图12为本发明实施例平行板式金属-氧化层-金属电容的平面透视图。附图标记说明10、40、50、80、90、100、120 金属-氧化层-金属电容11、12、41 45、51、52、Ll LN 金属层111 118、121 128、511 529、531、533、535 导线
具体实施例方式请参考图5,图5为本发明实施例叉合式金属_氧化层_金属电容50的纵剖面 图。金属-氧化层-金属电容50包含有金属层Ll LN,其中第1层(底层)及第N 层(顶层)为平板电极,第2层至第(N-I)层中每一层是以导线做为电极,导线所带的电性以+及-标示。金属层之间为介电层,在附图中省略标示。以下附图所示各个金属层的导线数量仅为本发明的实施例,不局限本发明的范畴。金属-氧化层-金属电容50的 底层及顶层为负电性的平板电极,而不是正、负电性交错排列的导线,并且于第2层至 第(N-I)层的每一层中,位于两侧的导线皆为负电性,除两侧以外则是正电性导线与负 电性导线交错排列。每一正电性导线与同一金属层中的负电性导线左右相邻,并且与相 邻金属层中的负电性导线上下相邻。请参考图6及图7,图6及图7分别为图5的金属-氧化层-金属电容50的第2 层至第(N-I)层其中的奇数金属层51及偶数金属层52的平面图。在金属层51中,负电 性导线511、513、515、517、519、521连接于汇流线523,正电性导线512、514、516连 接于汇流线518。在金属层52中,负电性导线525、527、529、531、533连接于汇流线 535,正电性导线520、522、524、526连接于汇流线528。所有金属层中的正电性导线 通过汇流线上的介层洞,如斜线区域所示,相互电性连接;所有金属层中的负电性导线 亦通过汇流线上的介层洞电性连接,并且与底层及顶层的负电性平板电极电性连接。此 夕卜,每一奇数金属层两侧的负电性导线上设有介层洞,用来电性连接相邻的奇数金属层 的两侧。由上可知,金属 氧化层-金属电容50以底层及顶层的负电性平板电极及其它 金属层两侧的负电性导线,将内部的正电性导线包围,因此,正电性导线对地及对其它 点的寄生电容,受到外围的负电性平板电极及导线的遮蔽而减少。如此一来,金属-氧 化层_金属电容50较已知叉合式金属_氧化层_金属电容更适用于对寄生电容敏感的电 路,如运算放大器的输入端。请注意,金属-氧化层-金属电容50为本发明的实施例,本领域普通技术人 员当可据以做不同的变化及修饰。请参考图8,图8为本发明实施例叉合式金属-氧化 层-金属电容80的纵剖面图。金属-氧化层-金属电容80类似金属-氧化层_金属电 容50,不同之处在于金属-氧化层-金属电容80的底层及顶层不是平板电极,而是负电 性导线。金属-氧化层-金属电容80以底层、顶层及各金属层两侧的负电性导线,将内 部的正电性导线包围,以减少正电性导线对地及对其它点的寄生电容,惟其对于寄生电 容的减少效果不如金属_氧化层_金属电容50。本领域普通技术人员可根据金属_氧化 层-金属电容80的纵剖面图,推知各金属层的平面图及工艺方法,在此不赘述。请参考图9,图9为本发明实施例叉合式金属_氧化层_金属电容90的纵剖面 图。金属-氧化层-金属电容90包含有金属层Ll LN,其中底层及顶层为平板电极, 第2层至第(N-I)层中每一层以导线做为电极。金属-氧化层-金属电容90类似图5的 金属-氧化层-金属电容50,不同之处在于第2层至第(N-I)层的每一层中,除了两侧 必须是负电性导线,其余导线的电性交错排列不是以一条导线为单位,而是以两条导线 为单位。金属-氧化层-金属电容90同样是以底层及顶层的负电性平板电极及其它金属 层两侧的负电性导线,将内部的正电性导线包围,因此减少了正电性导线对地及对其它 点的寄生电容,适用于运算放大器的输入端。进一步来说,在本发明实施例的叉合式金属-氧化层-金属电容中,第2层至 第(N-I)层中每一层除了两侧的负电性导线外,其余的负电性导线可视为多个群组的集 合,所有的正电性导线亦可视为多个群组的集合。由图5及图9的实施例归纳得知,每一正电性导线群组包含有至少一正电性导线,每一负电性导线群组包含有至少一负电性 导线。每一正电性导线群组与同一金属层中的负电性导线群组左右相邻,并且与相邻金 属层中的负电性导线群组上下相邻。 请参考图10,图10为本发明实施例平行板式金属-氧化层-金属电容100的纵 剖面图。金属-氧化层-金属电容100由金属层Ll LN与介电层交叠形成,介电层未 标示于图10中。每一金属层为平板电极,相异电性的平板电极交错排列,奇数金属层 Li、L3、L5、…、LN为负电性平板电极,偶数金属层L2、L4、L5、…、L(N-I)为正电 性平板电极。每一正电性平板电极的面积,小于上下相邻的两负电性平板电极的面积。 请参考第11图,图11为金属-氧化层-金属电容100的平面透视图,其中以实线标示者 为奇数金属层;以虚线标示者为偶数金属层。如图11所示,每一正电性平板电极于同一 侧拉出另一电极区域,通过介层洞(如斜线区域所示)与其它正电性平板电极相互电性连 接;每一负电性平板电极亦于同一侧通过介层洞与其它负电性平板电极相互电性连接。由图10及图11可知,平行板式金属_氧化层_金属电容100的底层及顶层皆为 负电性平板电极,并且其中每一正电性平板电极的面积皆小于相邻的负电性平板电极的 面积。如此一来,正电性平板电极对地及对其它点的寄生电容,受到外围的负电性平板 电极的遮蔽而减少。相较于已知平行板式金属-氧化层-金属电容40,平行板式金属-氧 化层-金属电容100更适用于对寄生电容敏感的电路,如运算放大器的输入端。请注意,图10及图11所示的金属-氧化层-金属电容100为二点式电容,本 发明中缩小正电性平板电极以降低寄生电容的概念,亦可用来形成三点式电容。请参考 图12,图12为本发明实施例金属-氧化层-金属电容120的平面透视图。金属-氧化 层-金属电容120为三点式电容,其中以实线标示者为奇数金属层,即负电性平板电极; 以虚线标示者为偶数金属层,即正电性平板电极;斜线区域为介层洞。本领域普通技术 人员可根据图10所示的概念,得到如图12的三点式电容设计,在此不详述。综上所述,在本发明提出的叉合式金属_氧化层_金属电容及平行板式金属_氧 化层-金属电容中,带正电性的电极对地或对其它点的寄生电容较已知技术大幅降低, 因此本发明的金属_氧化层_金属电容更适合用于类比数字转换器、数字类比转换器或取 样保持电路中的运算放大器电路中。以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的等同变化与修 饰,皆应属本发明的涵盖范围。
权利要求
1.一种金属-氧化层-金属电容,包含有第一金属层,具有第一电性;第二金属层,具有该第一电性;以及至少一第三金属层,设于该第一金属层及该第二金属层之间,该至少一第三金属层 中每一第三金属层包含具有该第一电性的多条第一导线以及具有第二电性的多条第二导 线,并且该每一第三金属层的两侧分别为该多条第一导线其中的第一导线。
2.如权利要求1所述的金属-氧化层-金属电容,其中该第一电性为负电性,以及该 第二电性为正电性。
3.如权利要求1所述的金属_氧化层_金属电容,其中该第一金属层及该第二金属层 为平板电极。
4.如权利要求1所述的金属_氧化层_金属电容,其中除了位于该每一第三金属层两 侧的该第一导线之外,该多条第一导线中其它第一导线形成多个第一群组,以及该多条 第二导线形成多个第二群组。
5.如权利要求4所述的金属-氧化层-金属电容,其中该多个第一群组中每一第一 群组包含有至少一第一导线,以及该多个第二群组中每一第二群组包含有至少一第二导 线。
6.如权利要求4所述的金属-氧化层-金属电容,其中该多个第二群组中每一第二群 组与同一第三金属层中第一群组相邻。
7.如权利要求4所述的金属-氧化层-金属电容,其中该多个第二群组中每一第二群 组与相邻的第三金属层中第一群组相邻。
8.如权利要求1所述的金属_氧化层_金属电容,其中该第一金属层包含有多条导 线,该多条导线具有该第一电性。
9.如权利要求1所述的金属_氧化层_金属电容,其中该第二金属层包含有多条导 线,该多条导线具有该第一电性。
10.如权利要求1所述的金属-氧化层-金属电容,其中该每一第三金属层的该多条 第一导线相互电性连接。
11.如权利要求1所述的金属-氧化层-金属电容,其中该每一第三金属层的该多条 第二导线相互电性连接。
12.—种金属-氧化层-金属电容,包含有多个第一金属层,具有第一电性;以及至少一第二金属层,具有第二电性,该至少一第二金属层中每一第二金属层设于该 多个第一金属层中两相邻的第一金属层之间,并且该每一第二金属层的面积小于相邻的 该第一金属层的面积。
13.如权利要求12所述的金属-氧化层-金属电容,其中该多个第一金属层为平板电极。
14.如权利要求12所述的金属-氧化层-金属电容,其中该至少一第二金属层为平板 电极。
15.如权利要求12所述的金属-氧化层-金属电容,其中该多个第一金属层相互电性 连接。
16.如权利要求12所述的金属-氧化层-金属电容,其中该至少一第二金属层相互电 性连接。
全文摘要
本发明公开了金属-氧化层-金属电容,包含有第一金属层,具有负电性;第二金属层,具有负电性;以及至少一第三金属层,设于该第一金属层及该第二金属层之间,该至少一第三金属层中每一第三金属层包含具有负电性的多条第一导线以及具有正电性的多条第二导线,并且该每一第三金属层的两侧分别为该多条第一导线其中的第一导线。本发明金属-氧化层-金属电容的正电极相对地或对其它点的寄生电容较已知技术大幅降低,其更适用于对寄生电容敏感的电路,如运算放大器的输入端。
文档编号H01L29/92GK102024806SQ20091017435
公开日2011年4月20日 申请日期2009年9月11日 优先权日2009年9月11日
发明者蔡俊安 申请人:联咏科技股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1