专利名称：功率mos晶体管的结构及其制备方法
技术领域：
本发明涉及一种功率MOS晶体管的结构。本发明还涉及一种功率MOS晶体管的制 备方法。
背景技术：
在半导体集成电路中，现有比较先进的超结(superjimction)功率MOS晶体管的 阵列结构为在源极下方设置一阱，该阱的导电类型与体区相同，深度深于体区，且相邻的两 个MOS晶体管共用同一栅极。这样的一种功率MOS晶体管的结构中，集成密度并不高，在高 压应用范围通态电阻远小于一般的VDMOS (垂直双扩散M0S)，但对100V以下的应用此优越 性很小、甚至完全丧失。且栅极和漏极之间的寄生电容需要通过结构和工艺改进得到降低。
发明内容
本发明所要解决的技术问题是提供一种功率MOS晶体管的结构，它可以提高功率 MOS晶体管的集成密度。为解决上述技术问题，本发明功率MOS晶体管的结构，为将功率MOS晶体管漏端上 的栅极设置为分离的两段，且每段栅极下方和源极端下方均设置有导电类型与体区相同的 阱。本发明的功率MOS晶体管的制备方法，为在外延层上离子注入形成阱，阱的导电 类型与所述功率MOS晶体管中的体区相同；在多晶硅淀积之后，刻蚀去除源区上方的多晶 硅；而在离子注入形成源区之后，进行刻蚀去除漏端上方位于两个阱之间的多晶硅，保留位 于阱上方的多晶硅。本发明的结构中，利用高密度的阱阵列结构，使得本发明所述器件在100V以下 时，相同截止耐击穿电压下，通态电阻远小于一般VDM0S。同时本发明的制备方法中，利用两 步栅极刻蚀将漏端上的栅极多晶硅刻除，降低栅极和漏极之间的寄生电容。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1为本发明的功率MOS晶体管阵列结构示意图；图2为本发明的制备方法中阱形成后的结构示意图；图3为本发明的制备方法中源区上多晶硅刻蚀后的结构示意图；图4为本发明的制备方法中体区注入的示意图；图5为本发明的制备方法中源区注入的示意图；图6为本发明的制备方法中漏端上方多晶硅刻蚀后的结构示意图；图7为本发明的制备方法中接触孔刻蚀后的结构示意图；图8为本发明的功率MOS晶体管导通时电流流向示意图；图9为本发明的功率MOS晶体管截止时电压下降的方向示意图。
具体实施例方式本发明的功率MOS晶体管的结构，为将原有的功率MOS晶体管漏端上共用的栅极 设置为分离的两段，分别为单个晶体管使用，且每段栅极下方和源极端下方均设置导电类 型与体区相同的阱，该阱的深度深于体区，位于外延层内。在一具体实例中，阱的深度可为 0. 5 10微米，宽度可为0. 1 5微米，阱和阱之间的距离最好相同。本发明的功率MOS晶体管的制备方法，具体为1)先用光刻工艺定义出阱的图形，后在外延层上采用一步或者多步不同能量的离 子注入形成阱(见图2)。该阱的导电类型与功率MOS晶体管中的体区相同，且阱的深度深 于体区。注入去光刻胶之后可增加快速热退火来激活注入离子。阱的深度和宽度最好相同， 阱与阱的间距最好也相同。所注入的离子剂量为IO12 IO15原子/cm2，注入能量为IOKeV 2000KeV。退火处理的温度为400 1200摄氏度，处理时间为10秒 1小时。2)接着在外延层上淀积栅氧和多晶硅。在多晶硅淀积之后，刻蚀去除源区上方的 多晶硅和栅氧(见图幻；刻蚀工艺为现有的常规多晶硅和栅氧刻蚀工艺，刻蚀之后使得位 于源端的阱上方没有多晶硅，该去除多晶硅的位置下的栅氧可以不去除，也可以部分去除 或完全去除。3)之后进行离子注入形成体区和源区。先为采用带角度的离子注入工艺，采用自 对准离子注入工艺，在没有多晶硅覆盖的区域的外延层内形成体区(见图4)，接着同样是 采用自对准离子注入工艺，在没有多晶硅覆盖的外延层内形成源区(见图幻。两次离子注 入后可进行退火处理。4)接着刻蚀去除漏端上方位于两个阱之间的多晶硅，而保留位于上述两阱上方的 多晶硅(见图6)。该去除多晶硅的位置下的栅氧可以不去除，也可以部分去除或完全去除。5)而后为淀积层间膜，以及刻蚀层间膜形成接触孔，其中源极的接触孔需刻蚀至 体区处。其后为接触孔填充等常规工艺，最终形成如1所示的功率MOS晶体管结构。本发 明的功率MOS晶体管结构，在导通时，电流沿图8所示箭头方向从漏极流向源极；而在截止 时，电压沿图9所示箭头方向从漏极到源极下降。该功率MOS结构在不降低击穿电压的情况 下集成更多的功率MOS晶体管，降低了整个功率器件的通态电阻。由于漏极端栅极多晶硅 的面积较小，栅极 漏极端的寄生电容相应减小，如此提高了功率MOS晶体管的工作频率， 减少功耗。
权利要求
1.一种功率MOS晶体管的结构，其特征在于所述功率MOS晶体管漏端上的栅极设置 为分离的两段，且每段栅极下方和源端下方均设置有导电类型与体区相同的阱。
2.根据权利要求1所述的结构，其特征在于所述阱深于体区，位于外延层内。
3.根据权利要求2所述的结构，其特征在于所述阱的深度为0.5 10微米，宽度为 0. 1 5微米。
4.一种权利要求1所述的功率MOS晶体管结构的制备方法，其特征在于在外延层上 离子注入形成阱，所述阱的导电类型与所述功率MOS晶体管中的体区相同；在多晶硅淀积 之后，刻蚀去除源区上方的多晶硅；而在离子注入形成源区之后，进行刻蚀去除漏端上方位 于两个阱之间的多晶硅，保留位于所述阱上方的多晶硅。
5.根据权利要求4所述的制备方法，其特征在于所述阱通过一步或者多步不同能量 的离子注入完成，所注入的离子剂量为IO12 IO15原子/cm2，注入能量为IOKeV 2000KeV。
6.根据权利要求4所述的制备方法，其特征在于注入后进行退火处理，退火处理的温 度为400 1200摄氏度，处理时间为10秒 1小时。
7.根据权利要求4所述的制备方法，其特征在于还包括在后续源端接触孔的刻蚀中， 所述源极的接触孔刻蚀至体区。
全文摘要
本发明公开了一种功率MOS晶体管的阵列结构，其为将功率MOS晶体管漏端上的栅极设置为分离的两段，且每段栅极下方和源端下方均设置有导电类型与体区相同的阱。本发明还公开了一种功率MOS晶体管的阵列结构的制备方法，为在外延层上离子注入形成阱，所述阱的导电类型与所述功率MOS晶体管中的体区相同；在多晶硅淀积之后，刻蚀去除源区上方的多晶硅；而在离子注入形成源区之后，进行刻蚀去除漏端上方位于两个阱之间的多晶硅和栅氧，保留位于所述阱上方的多晶硅。本发明的阵列结构中，利用高密度的阱阵列结构，使得功率MOS器件在100V以下时，相同截止耐击穿电压下，通态电阻远小于一般VDMOS。
文档编号H01L29/78GK102104068SQ200910201969
公开日2011年6月22日 申请日期2009年12月18日 优先权日2009年12月18日
发明者王星杰, 金勤海 申请人:上海华虹Nec电子有限公司