半导体集成电路器件的制作方法

专利名称：半导体集成电路器件的制作方法
技术领域：
本发明涉及一种对于半导体集成电路器件(半导体器件或电子电路器件)中的半 导体芯片上的焊盘电极和外部器件之间的互连技术可有效适用的技术。
背景技术：
PCT申请No. 2004-533711的日文公开文本(专利文献1)或美国专利 No. 6， 534， 863(专利文献2)公开了一种技术，用于在具有铜布线结构的半导体器件中，从 下层侧将金导线键合到由TaN(键合层)/Ta(阻挡层)/Cu (种子层)/Ni (第一电镀层)/ Au(第二电镀层)等构成的焊盘上，而不是表面往往容易被氧化的铝焊盘上。
〔专利文献1〕 PCT申请No. 2004-533711的日文公开文本〔专利文献2〕 美国专利No. 6， 534， 86
发明内容
在用于车辆用途等的半导体电路器件中，为便于安装，通常通过导线键合等，使用 金导线等将半导体芯片上的铝焊盘与外部器件彼此耦合。然而，这种半导体集成电路器件 由于在相对较高温度下(约150°C )长时间的使用中铝和金之间的相互作用而造成连接故 障诸如柯肯特尔效应(Kirkendall Void)。
本申请的发明旨在于解决前述问题。 本发明的一个目的在于，提供具有高可靠性的半导体集成电路器件。 本发明的上述以及其它目的和新颖特征从本说明书参照附图的描述中将变得显
而易见。 以下简要地描述本申请公开的发明的代表性实施例的概要。 S卩，在本申请的发明中，基于金的表面金属层经由阻挡金属膜设置在半导体芯片 上的基于铝或铜的键合焊盘之上。该键合焊盘是半导体集成电路器件(半导体器件或电子 电路器件)的一部分。而且，基于金或铜的键合导线的连接部分或键合球被设置用于对外 部的连接。 通过本申请公开的发明的代表性实施例获得的效果将简述如下。 g卩，由于基于金或铜的键合导线或键合球经由基于金的表面膜或层键合到基于铝
或铜的键合焊盘，所以即使半导体集成电路器件在相对较高温度下长时间地使用，也不会造成由于金和铝等之间的相互作用引起的连接故障。


图1是根据本申请的一个实施例在完成焊盘开口步骤时半导体集成电路器件中
的半导体芯片的纵向器件结构图(对应于图3所示的由虚线所包围的部分)， 图2是示出了本申请实施例中的半导体集成电路器件的制造过程期间从焊盘开
口步骤到导线键合工艺的流程的工艺流程图， 图3是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在完成焊
盘开口步骤时)器件截面(对应于沿图18的线X-X'所取的截面)的工艺流程图， 图4是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在阻挡膜
形成步骤中)器件截面(对应于沿图19的线X-X'所取的截面)的工艺流程图， 图5是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在抗蚀剂
膜涂覆步骤中)器件截面(对应于沿图20的线X-X'所取的截面)的工艺流程图， 图6是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在抗蚀剂
膜开口步骤中)器件截面(对应于沿图21的线X-X'所取的截面)的工艺流程图， 图7是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在金镀覆
步骤中)器件截面(对应于沿图22的线X-X'所取的截面)的工艺流程图， 图8是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在抗蚀剂
去除步骤中)器件截面(对应于沿图23的线X-X'所取的截面)的工艺流程图， 图9是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在阻挡金
属去除步骤中)器件截面(对应于沿图24的线X-X'所取的截面)的工艺流程图， 图10是对应于图9的、本申请实施例中的半导体集成电路器件的半导体芯片的顶
视图， 图11是本申请实施例中的半导体集成电路器件的顶视图， 图12是与图11所示的由虚线包围的部分对应的示例性横截面图， 图13是示出了其中从图12中的导线键合改变导线键合顺序的例子的示例性横截
面图， 图14是示出了其中由在图12中的布线板上的其它电子元件替代布线板的例子的 示例性横截面图， 图15是示出了其中通过(倒装键合)在图12中的布线板上的另一电子元件替代 将要管芯键合的半导体芯片的目标部分的例子的示例性横截面图， 图16是根据本申请另一实施例(在其中将两层的聚酰亚胺膜设置为附加的最终 钝化膜的例子中)的半导体集成电路器件的半导体芯片的(在完成晶片处理步骤时)器件 横截面图(对应于沿图25的线X-X'所取的截面)， 图17是对应于图3的、本申请实施例中的半导体集成电路器件的半导体芯片的顶 视图， 图18是图17中由虚线包围的部分的放大顶视图(图3示出了其对应的横截面 图)， 图19是图17中由虚线包围的部分在对应于图4的步骤中的放大顶视图，
图20是图17中由虚线包围的部分在对应于图5的步骤中的放大顶视图，
图21是图17中由虚线包围的部分在对应于图6的步骤中的放大顶视图，
图22是图17中由虚线包围的部分在对应于图7的步骤中的放大顶视图，
图23是图17中由虚线包围的部分在对应于图8的步骤中的放大顶视图，
图24是图17中由虚线包围的部分在对应于图9的步骤中的放大顶视图，
图25是对应于图16的步骤的放大顶视图， 图26是用于说明在镍表面上的非电解金镀覆的问题的说明性横截面图， 图27是示出了本申请实施例中的半导体集成电路器件的制造过程中晶片探针测
试工艺的状态的晶片顶表面(在第一例子中的方形焊盘)的放大图， 图28是在对应于图27的例子中完成导线键合工艺时的晶片顶表面(第一例子中 的方形焊盘)的放大图， 图29是示出本申请实施例中半导体集成电路器件的制造过程中晶片探针测试工 艺的状态的另一晶片顶表面(第二例子中的一般类型的矩形焊盘)的放大图，
图30是在对应于图29的例子中完成导线键合工艺时的晶片顶表面(第二例子中 的一般矩形焊盘)的放大图， 图31是示出本申请实施例中半导体集成电路器件的制造过程中晶片探针测试工 艺的状态的又一晶片顶表面(第三例子中的修改的矩形焊盘)的放大图，
图32是在对应于图31的例子中完成导线键合工艺时的晶片顶表面(第三例子中 的修改的矩形焊盘)的放大图， 图33是用于说明在铝和金之间键合时产生的柯肯特尔效应的、铝焊盘和键合导 线的局部示例性横截面图， 图34是示出了本申请实施例中的半导体集成电路器件处焊盘上的键合导线的键 合状态的各种例子之一(一般模式)的局部横截面图， 图35是示出了本申请实施例中的半导体集成电路器件处焊盘上的键合导线的键 合状态的各种例子之一 (横向滑动模式1)的局部横截面图， 图36是示出了本申请实施例中的半导体集成电路器件处焊盘上的键合导线的键 合状态的各种例子之一 (横向滑动模式2)的局部横截面图， 图37是用于说明本申请实施例中的半导体集成电路器件处焊盘上的键合导线的 键合结构的各种尺寸之间关系的局部横截面图， 图38是本申请实施例中完成封装工艺时的半导体集成电路器件(导线键合类型 的BGA)的整个顶视图(为易于理解省略对树脂密封部件的图示)，
图39是图38的示例性横截面图， 图40是本申请实施例中完成封装工艺时的半导体集成电路器件(QFP :四边扁平 封装)的整个顶视图(为易于理解省略对树脂密封部件的上半部分的图示)，
图41是图40的示例性横截面图， 图42是本申请实施例中完成封装工艺时的半导体集成电路器件(倒装芯片类型
的BGA)的整个顶视图， 图43是图42的示例性横截面图， 图44是图43中由虚线所包围的部分的放大横截面图，
图45是用于说明在本申请实施例的半导体集成电路器件中的一种类型的凸块下 金属(under bump metal)结构(两层的结构)的焊盘外围的横截面图，
图46是在图45的修改例子中的焊盘外围的横截面图，以及 图47是用于说明在本申请实施例的半导体集成电路器件中的另一种类型的凸块 下金属结构(三层或更多层的多层结构)的焊盘外围的横截面图。
具体实施例方式〔优选实施例的概要〕 首先，下面将概述本申请中公开的发明的代表性优选实施例。 1. —种半导体集成电路器件包括(a)基于铝或铜的焊盘电极，设置在半导体芯 片的器件表面之上；(b)阻挡金属膜，设置在焊盘电极之上；(c)表面金属膜，设置在阻挡金 属膜之上并且包括金作为主要成分；以及(d)键合球或键合导线，与表面金属膜键合并且 包括金或铜作为主要成分。 2.在根据项1的半导体集成电路器件中，表面金属膜的厚度大于阻挡金属膜的厚 度。 3.在根据项1或2的半导体集成电路器件中，表面金属膜通过电解镀覆或溅射而 形成。 4.在根据项1至3中任一项的半导体集成电路器件中，表面金属膜通过电解镀覆 而形成。 5.在根据项1至4中任一项的半导体集成电路器件中，表面金属膜的面积大于焊 盘电极之上的绝缘膜的开口的面积。 6.在根据项1至5中任一项的半导体集成电路器件中，焊盘电极的面积大于表面 金属层的面积。 7.在根据项1至6中任一项的半导体集成电路器件中，从平面上观察，焊盘电极之 上的绝缘膜的开口位于表面金属膜内。 8.在根据项1至7中任一项的半导体集成电路器件中，从平面上观察，表面金属膜 位于焊盘电极内。 9.在根据项1至4中任一项的半导体集成电路器件中，表面金属膜延伸到不存在 焊盘电极的区域。 10.在根据项1至9中任一项的半导体集成电路器件中，键合球是键合导线的球部 分。 11.在根据项1至10中任一项的半导体集成电路器件中，键合球由包括金作为主 要成分的部件构成。 12.在根据项1至10中任一项的半导体集成电路器件中，键合球由包括铜作为主 要成分的部件构成。 13.在根据项1至12中任一项的半导体集成电路器件中，焊盘电极为基于铝或铜 的焊盘电极。 14.在根据项1至13中任一项的半导体集成电路器件中，阻挡金属膜包括钛作为 主要成分。
7
15.在根据项1至13中任一项的半导体集成电路器件中，阻挡金属膜包括选自钛、 铬、氮化钛和氮化钨中的一个成分作为主要成分。 16.在根据项1至15中任一项的半导体集成电路器件中，还包括(e)种子金属 膜，设置在阻挡金属膜和表面金属膜之间。 17.在根据项16的半导体集成电路器件中，种子金属膜包括钯作为主要成分。
18.在根据项16的半导体集成电路器件中，种子金属膜包括选自铜、金、镍、钼、 铑、钼、钨、铬和钽中的一个成分作为主要成分。 19.在根据项1至18中任一项的半导体集成电路器件中，从平面上观察，焊盘电极 具有基本方形。 20.在根据项1至18中任一项的半导体集成电路器件中，从平面上观察，焊盘电极 具有基本矩形。 接下来，下面将概述本申请中公开的发明的其它优选实施例。 1. —种半导体集成电路器件，包括(a)布线板；(b)第一半导体芯片，固定到布线 板或者固定到设置在布线板之上的第一电子元件；(c)基于铝或铜的焊盘电极，设置在第 一半导体芯片的器件表面之上；(d)阻挡金属膜，设置在焊盘电极之上；(e)种子金属膜，设 置在阻挡金属膜之上；(f)表面金属膜，通过电解镀覆设置在种子金属膜之上，并且包括金 作为主要成分；(g)外部金属电极，设置在第一半导体芯片外部；以及(h)键合导线，设置用 于将表面金属膜耦合到外部金属电极，并且包括金作为主要成分。
2.在根据项1的半导体集成电路器件中，焊盘电极为基于铝的焊盘电极。
3.在根据项1或2的半导体集成电路器件中，阻挡金属膜包括钛作为主要成分。
4.在根据项1至3中任一项的半导体集成电路器件中，种子金属膜包括钯作为主 要成分。 5.在根据项1、2和4中任一项的半导体集成电路器件中，阻挡金属膜包括钛、铬、 氮化钛和氮化钨中的一个成分。 6.在根据项1至3和5中任一项的半导体集成电路器件中，种子金属膜包括选自 铜、金、镍、钼、铑、钼、鸨、铬和钽中的一个成分作为主要成分。 7.在根据项1至6中任一项的半导体集成电路器件中，第一半导体芯片固定到布 线板。 8.在根据项1至6中任一项的半导体集成电路器件中，第一半导体芯片固定到布 线板之上的第一电子元件。 9.在根据项1至8中任一项的半导体集成电路器件中，外部金属电极位于布线板 之上。 10.在根据项1至8中任一项的半导体集成电路器件中，外部金属电极位于在布线 板之上的第一电子元件之上。 11.在根据项1至10中任一项的半导体集成电路器件中，键合导线具有位于表面 金属膜侧上的第一键合点。 12.在根据项1至10中任一项的半导体集成电路器件中，键合导线具有位于表面 金属膜侧上的第二键合点。 13.在根据项1至12中任一项的半导体集成电路器件中，在外部金属电极的表面处设置有包括金、银或钯作为主要成分的金属膜。 14.提供一种用于制造半导体集成电路器件的方法。该半导体集成电路器件包括 (a)布线板；(b)第一半导体芯片，固定到布线板或者固定到设置在布线板之上的第一电子 元件；(c)基于铝或铜的焊盘电极，设置在第一半导体芯片的器件表面之上；(d)阻挡金属 膜，设置在焊盘电极之上；(e)种子金属膜，设置在阻挡金属膜之上；(f)表面金属膜，设置 在种子金属膜之上，并且包括金作为主要成分；(g)外部金属电极，设置在第一半导体芯片 外部；以及(h)键合导线，设置用于将表面金属膜和外部金属电极彼此耦合，并且包括金作 为主要成分。该方法包括以下步骤(I)在半导体晶片的基本上整个表面之上形成种子金 属膜；(II)在种子金属膜之上形成具有开口的抗蚀剂膜；以及(III)通过电解镀覆在开口 处形成镀覆层，由此形成表面金属膜。 此外，下面将概述本申请中公开的发明的其它优选实施例。 1. —种半导体集成电路器件包括(a)基于铝或铜的焊盘电极，设置在半导体芯 片的器件表面之上；(b)阻挡金属膜，设置在焊盘电极之上；(c)表面金属膜，通过电解镀覆 设置在阻挡金属膜之上并且包括金作为主要成分；以及(d)键合球或键合导线，设置在表 面金属膜之上并且包括金或铜作为主要成分。 2.在根据项1的半导体集成电路器件中，焊盘电极为基于铝的焊盘电极。
3.在根据项1或2的半导体集成电路器件中，阻挡金属膜包括钛作为主要成分。
4.根据项1至3中任一项的半导体集成电路器件进一步包括(e)种子金属膜，设 置在阻挡金属膜和表面金属膜之间。 5.在根据项4的半导体集成电路器件中，种子金属膜包括钯作为主要成分。
6.在根据项1、2、4和5中任一项的半导体集成电路器件中，阻挡金属膜包括选自 钛、铬、氮化钛和氮化钨中的一个成分作为主要成分。 7.在根据项4或6的半导体集成电路器件中，种子金属膜包括选自铜、金、镍、钼、
铑、钼、钨、铬和钽中的一个成分作为主要成分。〔对本申请中的描述方式、基本术语以及使用的说明〕 1.为了方便起见，必要时本申请中的以下优选实施例的描述会分成多个部分，但 这些实施例并不是彼此独立地分开的，除非另外指出。这些实施例中的一个实施例关于另 一个实施例具有一定的关系，包括对应单个例子的每个部分、另一个实施例的部分的具体 描述、以及另一个实施例的部分或全部的修改例子等。原则上将省略对同一部分的重复描 述。此外，这些实施例的每个组件并不是必需的，除非另外指出，除非当理论上限于特定数 目的组件，以及除非当通过上下文另外明显限定时。 此外，本申请中使用的术语"半导体集成电路器件"意指主要包括集成在一个半导 体芯片等(例如，单晶硅衬底)上的各种晶体管(有源元件)诸如电阻器或电容器的器件。 各种类型的代表性晶体管可以包括例如金属绝缘体半导体场效应晶体管(MISFET)，以金属 氧化物半导体场效应晶体管(M0SFET)为典型代表。此时，典型的集成电路结构可以包括例 如互补金属绝缘体半导体(CMIS)型集成电路，以具有N沟道型MISFET和P沟道型MISFET 的组合的互补金属氧化物半导体型集成电路为典型代表。 现代半导体集成电路器件即大规模集成(LSI)的晶片工艺通常可以广泛地分类 为前端线(FE0L)工艺和后端线(BE0L)工艺。FE0L工艺包括作为原材料的硅晶片的输送
9(delivery)工艺以及金属前(premetal)工艺(包括在Ml布线层的下端与栅极电极结构之 间形成层间绝缘膜、形成接触孔、形成钨塞、埋置等)。BEOL工艺包括Ml布线层的形成工艺 以及在基于铝的焊盘电极上的最终钝化膜中的焊盘开口的形成工艺(其也可以包括晶片 级封装工艺)。FEOL工艺当中的栅极电极图形化工艺和接触孔形成工艺是需要非常精细工 艺的微制造工艺。相形之下，在BEOL工艺中，过孔和沟槽形成工艺特别是在相对较下层处 的局部布线(例如，在具有四层结构的埋置布线结构的情况下从M1到M3的精细埋置布线 层，或者在具有十层的埋置布线结构的情况下从Ml到M5的精细埋置布线层)的形成等需 要非常精细的工艺。应注意到，"MN(通常，N的范围约从1到15(N = 1至15))"表示从下 侧算起的第N个布线层。参考符号Ml表示第一布线层，而参考符号M3表示第三布线层。
2.同样，在实施例等的描述中，除非另外指出并且除非上下文表明，否则关于材 料、成分等的措辞"由A制成的X"并不排除包含除作为主要成分的A之外的元素的部件。例 如，对于成分，上述措辞意指"X包含A作为主要成分"等。显然，例如术语"硅部件"等并不限 于纯硅，而是可以具有包含多成分合金以及其它添加物等的部件，该多成分合金包括SiGe 合金或其它硅材料作为主要成分。同样，术语"氧化硅膜"、"基于氧化硅的绝缘膜"等包括 由相对纯的未掺杂的二氧化硅制成的膜。显然，上述术语也包括由氟硅玻璃(FSG)、基于 TE0S的氧化硅、碳氧化硅(SiOC)或基于碳的氧化硅、或氧硅玻璃(0SG)、磷硅玻璃(PSG)、 硼磷硅玻璃(BPSG)等制成的热氧化膜或CVD氧化物膜；由旋涂玻璃(S0G)、纳米聚类硅石 (NSC)等制成的涂覆类型的氧化硅膜；由具有孔的上述相同部件制成的基于硅石的低k绝 缘膜(多孔绝缘膜)；以及包含上述材料作为主要成分和另一基于硅的绝缘膜的复合膜等。
除了基于氧化硅的绝缘膜之外，在半导体器件领域中通常使用的基于硅的绝缘膜 还包括基于氮化硅的绝缘膜。属于这种绝缘膜的材料例如是SiN、SiNH、SiCNH等。除非另 外指出，否则这里使用的术语"氮化硅"是指SiN和SiNH二者。同样，除非另外指出，否则 这里使用的术语"SiCN"是指SiCN和SiCNH 二者。 由SiC制成的绝缘膜具有与由SiN制成的绝缘膜类似的性质，而由SiON制成的绝 缘膜通常应归类为基于氧化硅的绝缘膜。 氮化硅膜不仅在许多情况中的自对准接触(SAC)技术中用作刻蚀停止膜，而且在 应力记忆技术(SMT)中用作应力施加膜。 类似地，术语"铜布线"、"铝布线"、"铝焊盘"、"金凸块(金表面膜)"等不仅指由纯 材料构成的部件，而且指包括铝或金作为主要成分的部件，即分别是，"基于铜的布线"、"基 于铝的布线"、"基于铝的焊盘"和"基于金的凸块(基于金的表面金属膜)"。这些表达是指 上述部件的主要部分由作为主要成分的这些材料构成。显然，这些表达不一定是指整个部 件都由这些材料构成。 这也适用于术语"阻挡金属"、"种子金属"等。 3.同样，显然在实施例中描述的是示意图、位置、性质等的优选例子，而本发明并 不严格限于此，除非另外指出并且除非另外从上下文表明。 4.此外，当涉及特定值或数量时，本发明可以具有超出该特定值的值，或者可以具 有少于该特定值的值，除非另外指出，除非本发明理论上不限于该值，并且除非另外从上下 文表明。 5.术语"晶片"通常指其上方形成有半导体集成电路器件(注意，这同样适用于半导体器件和电子器件)的单晶硅晶片，但可以包括为绝缘衬底的复合晶片，诸如外延晶片、 SOI晶片或LCD玻璃衬底和半导体层等。 6.本申请中使用的术语"键合焊盘"意指基于铝的焊盘等，其上主要形成有多层金 属结构或凸块结构(包括范围从阻挡金属膜到表面金属膜的区域)。用于键合焊盘的适当 材料可以包括基于铜的材料以及基于铝的材料。 7.在本申请中，端电极(用于外部耦合的电极)通过在键合焊盘上的电解镀覆 等由金等形成，并且相对较厚(与位于该电极正下方的阻挡金属层等相比)。端电极也就 是"表面金属层"，其不是用于直接耦合的固有凸块电极，考虑到形状的类似，为方便起见， 通常将端电极称为"金凸块"、"凸块电极"或"凸块电极层"等。固有凸块电极通常具有约 15 y m的厚度，而表面金属层通常具有约1 y m至5 m的厚度。在作为表面金属层的金层之 下相对较厚地形成由铜、镍等制成的电解镀覆层的例子中，包括这些层作为其部分的整个 表面金属层在某些情况中具有约15 y m的厚度。 这里使用的球键合中的术语"键合球"意指在第一键合点处形成的球形金属芯或 其变形，而且指由键合导线形成的球形金属芯或其变形，诸如柱状凸块(stud bump)。
8.在本申请中，这里使用的术语"布线板"不仅包括由玻璃环氧物等制成的通用有 机布线板(单层和多层)，而且包括柔性布线板、陶瓷布线板、玻璃布线板等。这里使用的术 语布线板上的"电子元件"包括密封在一个封装中的半导体器件、半导体芯片、其它芯片组 件(电阻器、电容器等)等。
〔优选实施例的进一步具体描述〕 下面将详细地进一步描述优选实施例。在每个附图中，通过相同或类似的参考符 号或标号指代相同或类似的部分，并且原则上将不重复其描述。 1.本申请一个实施例的半导体集成电路器件中基于铝的焊盘上完成焊盘开口工 艺时的器件横截面结构的说明(主要参见图1) 图1是示出通过本申请发明一个实施例中的半导体集成电路器件的制造方法制 造的65nm技术节点的器件的横截面结构的一个例子的(完成焊盘开口工艺时)器件横截 面图。下面将基于图1描述本申请实施例中的半导体集成电路器件的器件结构的概况。
如图1所示，例如，在P型单晶硅衬底1的器件表面上形成P沟道M0SFET或N沟 道M0SFET的栅极电极8，其中P型单晶硅衬底1通过浅沟槽隔离(STI)类型的元件隔离场 绝缘膜2隔离。在这些组件之上，形成氮化硅衬垫膜4(例如，厚度约为30nm)以用作刻蚀 停止膜。在膜4上，以比氮化硅衬垫膜4大得多的厚度形成金属前层间绝缘膜5。绝缘膜5 包括通过热CVD方法形成为下层的臭氧TEOS氧化硅膜(例如，厚度约为200nm)和形成为 上层的等离子体TEOS氧化硅膜(例如，厚度约为270nm)。穿过该金属前绝缘膜形成钨塞 3。直至这点的区域为金属前区域PM。 其上的第一布线层M1包括作为下层的由SiCN膜(例如，厚度约为50nm)制成的 绝缘阻挡膜14、作为主要层间绝缘膜(例如，厚度约为150nm)的等离子体氧化硅膜15以及 埋置在绝缘阻挡膜14和等离子体氧化硅膜15中形成的布线槽中的铜布线13等。
其上的第二至第六布线层M2、M3、M4、M5和M6彼此具有基本相同的结构。每层包 括作为下层的由SiCO膜(例如，厚度约为30nm)/SiCN膜(例如，厚度约为30nm)制成的复 合绝缘阻挡膜(衬垫膜)24、34、44、54或64和作为上层的占据大部分区域的主要层间绝缘膜25 、35 、45、 55或65。主要层间绝缘膜25 、35 、45、 55或65包括作为下层的碳掺杂氧化硅 膜即SiOC膜(例如，约为350nm)和作为盖膜的等离子体TEOS氧化硅膜(例如，厚度约为 80nm)。穿过层间绝缘膜形成包括铜塞和铜布线的铜埋置布线23 、33 、43、 53或63。
其上的第七和第八布线层M7和M8彼此具有基本相同的结构。每层包括作为下层 的由SiCN膜(例如，厚度约为70nm)制成的绝缘阻挡膜74或84和作为上层的主要层间绝 缘膜75或85。主要层间绝缘膜75或85包括作为下层的等离子体TEOS氧化硅膜(例如， 厚度约为250nm) 、 FSG膜(例如，厚度约为300nm)和作为盖膜的USG膜(例如，厚度约为 200nm)。穿过这些层间绝缘膜，形成包括铜塞和铜布线的铜埋置布线73或83。
其上的第九和第十布线层M9和M10彼此具有基本相同的结构。每层划分为作为 下层的层间部分和作为上层的层内部分。层间绝缘膜包括作为下层的由SiCN膜(例如， 约70nm)等制成的绝缘阻挡膜94b或104b和作为上层的主要层间绝缘膜等。主要层间绝 缘膜包括FSG膜95b或105b (例如，厚度约为800nm)和作为上层的盖膜的USG膜96b或 106b(例如，厚度约为lOOnm)等。层内绝缘膜包括作为下层的由SiCN膜(例如，厚度约为 50nm)等制成的绝缘阻挡膜94a或104a和作为上层的主要层内绝缘膜等。主要层内绝缘膜 包括作为下层的FSG膜95a或105a(例如，厚度约为1200nm)和作为上层的盖膜的USG膜 96a或106a(例如，厚度约为lOOnm)。穿过层间绝缘膜、层内绝缘膜等，形成包括铜塞和铜 布线的铜埋置布线93或103。 其上的最上布线层(焊盘层)AP包括作为下层的由SiCN膜114等(例如，厚度约 为lOOnm)制成的绝缘阻挡膜、作为中间层的由USG膜117(例如，厚度约为900nm)制成的 主要层间绝缘膜和作为最外部分的由等离子体SiN 119(例如，厚度约为600nm)制成的最 终钝化膜等。钨塞113设置为穿过层间绝缘膜，而基于铝的键合焊盘118(例如，厚度约为 1000nm)设置在USG膜117上。基于铝的键合焊盘118和鸨塞113之间设置有作为下层的 钛粘合层151(例如，厚度约为10nm)和作为上层的氮化钛阻挡金属层152(例如，厚度约为 30nm)。在键合焊盘118上形成氮化钛层153(例如，厚度约为70nm)，然后在层153和等离 子体SiN膜119中形成键合焊盘开口 163。 代替基于铝的键合焊盘118，可以使用基于铜的键合焊盘。 2.本申请一个实施例中的半导体集成电路器件的制造方法中形成键合焊盘开口 之后执行的工艺的说明(主要参见图2、图3至图9、图16、图17至图24和图25)
接着，下面将基于图3至图9和图17至图24描述根据本申请发明实施例的半导 体集成电路器件的制造方法中在键合焊盘之上形成金属层结构(表面金属层、金凸块等) 的工艺。 图2是示出了在本申请实施例中的半导体集成电路器件的制造过程中从焊盘开 口步骤到导线键合工艺的流程的工艺流程图。图3是示出了本申请实施例中的半导体集成 电路器件的半导体芯片的(在完成焊盘开口步骤时)器件截面(对应于沿图18的线X-X' 所取的截面)的工艺流程图。图4是示出了本申请实施例中的半导体集成电路器件的半导 体芯片的(在阻挡膜形成步骤中)器件截面(对应于沿图19的线X-X'所取的截面)的工 艺流程图。图5是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在抗 蚀剂膜涂覆步骤中)器件截面(对应于沿图20的线X-X'所取的截面)的工艺流程图。图 6是示出了本申请实施例中的半导体集成电路器件的半导体芯片的(在抗蚀剂膜开口步骤中)器件截面(对应于沿图21的线X-X'所取的截面)的工艺流程图。图7是示出了本申 请实施例中的半导体集成电路器件的半导体芯片的(在金镀覆步骤中)器件截面(对应于 沿图22的线X-X'所取的截面)的工艺流程图。图8是示出了本申请实施例中的半导体集 成电路器件的半导体芯片的(在抗蚀剂去除步骤中)器件截面(对应于沿图23的线X-X' 所取的截面)的工艺流程图。图9是示出了本申请实施例中的半导体集成电路器件的半导 体芯片的(在阻挡金属去除步骤中)器件截面(对应于沿图24的线X-X'所取的截面)的 工艺流程图。图16是根据本申请另一实施例(在其中将两层的聚酰亚胺膜设置为附加的 最终钝化膜的例子中)的半导体集成电路器件的半导体芯片的(在完成晶片处理步骤时) 器件横截面图(对应于沿图25的线X-X'所取的截面)。图17是对应于图3的、本申请实 施例中的半导体集成电路器件的半导体芯片的顶视图。图18是图17中由虚线包围的部分 的放大顶视图(图3示出了其对应的横截面图)。图19是图17中由虚线包围的部分在对 应于图4的步骤中的放大顶视图。图20是图17中由虚线包围的部分在对应于图5的步骤 中的放大顶视图。图21是图17中由虚线包围的部分在对应于图6的步骤中的放大顶视图。 图22是图17中由虚线包围的部分在对应于图7的步骤中的放大顶视图。图23是图17中 由虚线包围的部分在对应于图8的步骤中的放大顶视图。图24是图17中由虚线包围的部 分在对应于图9的步骤中的放大顶视图。图25是对应于图16的步骤的放大顶视图。
首先，如图3、图17和图18所示，在晶片101的主表面上形成由例如氮化硅等制 成的最终钝化膜119(其不限于无机膜，而可以是有机膜)，该晶片101的主表面包括形成 在其中的在焊盘(注意，聚酰亚胺树脂层120通常形成在焊盘上，如图16所示)下方的多 个器件和布线(由氧化硅或各种金属层制成)。焊盘开口 163(其为形成在最终钝化膜119 中的开口 )设置在与铝焊盘118对应的位置中(在图2所示的焊盘开口步骤S201中)。
然后，在包含氩气作为主要成分的气氛中执行溅射刻蚀，以便在图3所示的状态 中去除在键合焊盘118的表面上的自然氧化物膜(在图2所示的步骤S202处的溅射刻蚀 工艺中)。 然后，如图4和图19所示，通过溅射沉积形成阻挡和种子金属层(凸块下金属 膜)67。作为下层的阻挡金属膜121例如可以是厚度例如约为175ym的钛膜(其厚度可以 优选在150-220 P m的范围内)(在图2所示的步骤S203处的Ti溅射工艺中)。作为上层的 种子金属膜122例如可以是厚度例如约为175 ii m的钯膜(其厚度可以优选在150-220 y m 的范围内)(在图2所示的步骤S204处的Pd溅射工艺中)。 然后，如图5和图20所示，在膜122上形成厚度例如约为4 y m(其厚度可以优选 在约2至6 ii m的范围中)的正型抗蚀剂膜12 (或必要时为负型抗蚀剂膜)(在图2所示的 步骤S205处的抗蚀剂涂覆工艺中)。 然后，如图6和图21所示，对抗蚀剂进行曝光(例如，暴露于i射线)和显影(例 如，通过碱性显影液)，以形成开口 66 (在如图2所示的步骤S206处的曝光工艺和步骤S207 处的显影工艺中)。随后，执行氧气灰化工艺(氧气等离子体工艺)(例如，在室温下执行约 120秒)，以便去除在开口 66的底部处的有机污染物等(在图2所示的步骤S208处的02灰 化工艺中)。 然后，如图7和图22所示，通过电解镀覆，在开口 66中埋置例如厚度约为2 y m(其 厚度优选在l-5ym的范围内)的用作表面金属层(凸块电极)的金层115(在图2所示的步骤S209处的电解镀覆工艺中)。用于镀覆的条件例如可以是，关于300小的晶片，在55t: 的溶液温度和0. 1-lA/dm2的电流值下使用亚硫酸金钠镀覆溶液，镀覆时间约为20分钟。
之后，如图8和图23所示，去除抗蚀剂膜12 (在图2所示的步骤S210处的抗蚀剂 去除工艺中)。随后，(例如在室温下执行约120秒)执行氧气灰化工艺(氧气等离子体工 艺)以便去除有机污染物等(在图2所示的步骤S211处的(^灰化工艺中)。最后，如图9 和图24所示，接着使用表面金属层(金凸块电极)115作为掩膜，通过湿法刻蚀，选择性地 去除阻挡和种子金属层67(UBM膜)的不必要的部分(在图2所示的步骤S212处的Pd湿 法刻蚀工艺中以及步骤S213处的Ti湿法刻蚀工艺中)。用于种子金属膜122的刻蚀溶液 例如可以是碘刻蚀溶液，并且用于阻挡膜121的刻蚀溶液例如可以是氨和过氧化氢的混合 物等。随后，(例如，在室温下执行约120秒)执行氧气灰化工艺(氧气等离子体工艺)以 便去除有机污染物等(在图2所示的步骤S214处的02灰化工艺中)。
此时，完成表面金属层(凸块电极)。表面金属层(金凸块电极)115通常由相对 纯的金材料构成。然而，表面金属层可以基本由基于金的合金构成，该基于金的合金包含金 作为主要成分。稍后在第3部分中将描述针对图9中由虚线包围的部分的以下步骤等。
阻挡金属膜可以包括选自钛、铬、氮化钛和氮化钨中的一个成分作为主要成分。阻 挡金属膜需要具有溅射沉积的能力和对金的足够的阻挡性能。 此外，种子金属膜可以包括选自铜、金、镍、钼、铑、钼、钨、铬和钽中的一个成分作 为主要成分。种子金属膜需要不与阻挡金属膜起反应，需要不通过与金反应而形成脆性反 应层，并且需要成为允许生长电镀金层的低电阻材料。 图16是与参照图3至图9等描述的结构对应的修改例子。在图16和图25中所 示的例子中，在将等离子体SiN膜(焊盘上的无机最终钝化膜)119图形化之后，在其上形 成作为有机钝化膜的聚酰亚胺膜120，然后将其图形化(以在聚酰亚胺膜中形成开口 123)。 该例子进行复杂工艺，因而具有复杂结构，但具有提高可靠性的优点。代替该结构，或者除 该结构之外，无机最终钝化膜119可以包括作为下层的无机绝缘膜和作为上层的聚酰亚胺 膜。 3.本申请一个实施例中的半导体集成电路器件的制造方法中组装工艺和器件结 构的说明(除图2和图9等之外，主要参见图10至图12) 下面在这部分中将描述在第2部分中所述的工艺之后的过程，从图2所示的步骤
S214的02灰化工艺到步骤S219的导线键合工艺(在其使用中形成柱状凸块)。 图10是对应于图9的、本申请实施例中的半导体集成电路器件的半导体芯片的顶
视图。图ll是本申请实施例中的半导体集成电路器件的顶视图。图12是与图11中由虚
线包围的部分对应的示例性横截面图。 如图2所示，在参照图9(图16)所描述的步骤S214(参见图2)中的02灰化工艺 之后，在晶片101上执行探针测试215(晶片检查)。之后，将晶片101的背面研磨成预定厚 度，也就是对其进行在步骤S216的BG工艺中的背面研磨。随后，执行划片工艺，包括在步 骤S217中使用激光器、旋转刀或其二者，将晶片IOI划分成多个芯片101。下面示出所划分 的芯片101的状态。 图10是对应于图9(或图16)的、本申请实施例中的半导体集成电路器件的半导 体芯片101的整个顶视图。在该图中，半导体芯片101的基本上整个表面覆盖有最终钝化膜119(120)，并且表面金属膜115设置在该膜外围的每个焊盘上。 然后，如图11和图12(图11的由虚线包围的部分的放大横截面图)所示，将半导 体芯片101经由粘合层130(管芯粘附膜(die attachfilm)、膏剂等)管芯键合(die-bond) 在作为有机多层布线板等(可以为单层布线板)的布线板133(其可以是陶瓷衬底、柔性布 线板等)之上(在图2所示的步骤S218的管芯键合工艺中)。 然后，如图12所示，使用包括金作为主要成分的键合导线132和键合毛细管171， 将芯片(管芯)101上的键合焊盘118之上的表面金属层115 (金属表面)与芯片101外部 的引线部分131(在这种情况中，在布线板133上)耦合(在如图2所示的例如约15(TC的 键合温度下的步骤S219处的导线键合工艺中)。在这种情况中，表面金属层115侧经受与 球134 —起的球键合(在主要球键合部分135处)，并且引线部分131侧经受楔形键合(在 次键合部分136处)(注意，这两部分被视为一个集合并被称为"球键合"、"球楔形键合"、 "钉头键合"等)。从对降低温度的要求而言，键合的类型优选为热声键合工艺(使用加热 和超声能量的组合)。将以此方式(其中芯片侧用作次键合部分的方式)在芯片侧上使用 球134的键合特别地称为"正向键合"，以便区别于在下面的部分中描述的图14所示的"反 向键合"。 在该实施例中，经由由阻挡金属等构成的中间金属层，将包括金作为主要成分的 表面金属层形成在半导体芯片侧上的基于铝(或基于铜)的键合焊盘之上，其性能并不是 不确定的。即使当包括金作为主要成分(例如，其可以包含钯和其它添加物)的基于金的 键合导线用于与布线板等的互连时，也可以避免由于在高温下长时间使用所造成的不希望 的反应进程。 从可靠性的角度而言，希望引线部分131的表面为所谓的键合金属膜(包括金、 银、钯或其合金作为主要成分的金属膜)。 4.本申请一个实施例中的半导体集成电路器件的制造方法中组装工艺和器件结 构的修改例子的说明(参见图13至图15) 下面将描述关于第3部分中所述的组装工艺和组装结构的各种修改例于。 图13是示出了其中从图12中的导线键合改变导线键合顺序的例子的示例性横截
面图。图14是示出了其中由在图12中的布线板上的其它电子元件替代布线板的例子的示
例性横截面图。图15是示出了其中通过(倒装键合)在图12中的布线板上的另一电子元
件替代将要管芯键合的半导体芯片的目标部分的例子的示例性横截面图。 (1)反向键合系统(后向键合)的说明(参见图13) 如图13所示，可以将图12所示的导线键合的顺序倒置。也就是，可以采用反向键 合。在这种情况中，表面金属层115侧为次键合部分136，这具有降低导线环路高度的优点。 通常对铝键合焊盘118的直接键合具有对器件产生冲击的问题。然而，在本例中，相对较厚 的表面金属层115的存在相对地减少了上述问题的影响。 类似于第3部分，从可靠性的角度而言，希望引线部分131的表面具有所谓的键合
金属膜(包括金、银、钯或其合金作为主要成分的金属膜)。 (2)在两个芯片之间的导线键合系统的说明(参见图14) 与图12和图13不同，在如图14所示的本例中，半导体芯片101并不直接管芯键合 在布线板133上，而是管芯键合在布线板133上的另一半导体芯片101b (更广泛而言，为器
15件芯片)之上，也就是，下层芯片(以下称为下层电子元件)之上。在其中半导体芯片101 上的表面金属层115经由键合导线132与下层芯片101b上的表面金属层115互连的情况 中，当另一半导体芯片101b具有与半导体芯片IOI相同的在焊盘上的多层金属结构时，这 两个键合部分具有高可靠性的结构。
同样可以应用反向键合。 (3)倒装芯片管芯键合类型的说明(参见图15) 如图15所示，可以在另一半导体芯片101b之上，也就是下层芯片之上，执行半导 体芯片101的管芯键合，该另一半导体芯片101b倒装芯片键合到布线板133(通过焊料凸 块137键合到用于布线衬底133上的焊料凸块的连接区(land)电极138)。在这种情况中， 在半导体芯片101之上的表面金属层115、除下层芯片101b之外的器件芯片上的电极(引 线部分)或布线板133上的引线部分131处，执行通过键合导线132的互连。
类似于在第3部分中的描述，从可靠性的角度而言，希望引线部分131的表面为所 谓的键合金属膜(包括金、银、钯或其合金作为主要成分的金属膜)。
同样可以应用反向键合。 5.本申请一个实施例中的半导体集成电路器件的各种封装形式的说明(主要参 见图38至图44) 下面将在这部分中描述本申请一个实施例中的半导体集成电路器件的各种封装 形式(注意，这同样适用于其它实施例)。 图38是本申请实施例中完成封装工艺时的半导体集成电路器件(导线键合类型 的BGA)的整个顶视图(为易于理解省略对树脂密封部件的图示)。图39是图38的示例性 横截面图。图40是本申请实施例中完成封装工艺时的半导体集成电路器件(QFP:四边扁 平封装)的整个顶视图(为易于理解省略对树脂密封部件的上半部分的图示)。图41是 图40的示例性横截面图。图42是本申请实施例中完成封装工艺时的半导体集成电路器件 (倒装芯片类型的BGA)的整个顶视图。图43是图42的示例性横截面图。图44是图43中 由虚线所包围的部分的放大横截面图。 首先，下面将基于图38和图39描述使用布线板133(例如，有机多层布线板)的导 线键合类型的BGA。如图38和图39所示，器件芯片101 (半导体芯片)经由粘合层130 (例 如，管芯粘附膜或管芯键合膏剂等)管芯键合在布线板133之上。在器件芯片101的上表 面之上设置多个表面金属层115(其在键合焊盘上)，该多个表面金属层115经由键合导线 132耦合到在布线板133的上表面上设置的多个外引线131。在本例中，键合球134制作在 表面金属层115侧上。布线板133的上表面用密封树脂181密封。相反，在布线板133的 下表面侧上设置多个焊料凸块137。 下面接着将基于图40和图41描述导线键合类型QFP(使用引线框架的树脂封 装)。如图40和图41所示，器件芯片IOI(半导体芯片)经由粘合层130(例如，管芯粘附 膜或管芯键合膏剂等)管芯键合在由四个管芯焊盘支撑条146保持的管芯焊盘145之上。 多个表面金属层115(在键合焊盘上)设置在器件芯片101的上表面之上，并且通过键合导 线132耦合到引线部分131。在本例中，键合球134制作在表面金属层115侧上。引线131 的内侧、管芯焊盘支撑条146、管芯焊盘145、器件芯片101和键合导线132用树脂密封部件 181(密封树脂)密封。
16
此外，下面将基于图42至图44描述倒装芯片类型的BGA(例如，通过基于金的柱 状凸块的倒装芯片键合)。如图42至图44所示，多个连接区焊盘155设置在布线板133 上。在器件芯片101的下表面上的表面金属层115(键合焊盘)之下的金柱状凸块157 (其 可以是基于铜的凸块)经由焊料层156(例如，由重量比为3. 5%的银以及包含锡的剩余物 (balance)构成的无铅焊料等)耦合到连接区焊盘155。该耦合通过底部填充(underfill) 树脂148(例如，包含硅石粉等的环氧树脂)加固。在布线板133的下表面上设置用于外部 耦合的焊料凸块137(例如，包括重量比为3.5%的银、重量比为0.5%的铜以及包含锡的剩 余物的无铅焊料)。 6.本申请一个实施例中的半导体集成电路器件等的制造方法中晶片探针检查的 说明(主要参见图27至图32) 这部分将进一步描述以上基于图2在第3部分中描述的步骤S219处的导线键合 工艺和探针测试215。 图27是示出了本申请实施例中的半导体集成电路器件的制造过程中晶片探针测 试工艺的状态的晶片顶表面(在第一例子中的方形焊盘)的放大图。图28是在对应于图 27的例子中完成导线键合工艺时的晶片顶表面(第一例子中的方形焊盘)的放大图。图 29是示出本申请实施例中半导体集成电路器件的制造过程中晶片探针测试工艺的状态的 另一晶片顶表面(第二例子中的一般类型的矩形焊盘)的放大图。图30是在对应于图29 的例子中完成导线键合工艺时的晶片顶表面(第二例子中的一般矩形焊盘)的放大图。图 31是示出本申请实施例中半导体集成电路器件的制造过程中的晶片探针测试工艺的状态 的又一晶片顶表面(第三例子中的修改的矩形焊盘)的放大图。图32是在对应于图31的 例子中完成导线键合工艺时的晶片顶表面(第三例子中的修改的矩形焊盘)的放大图。基 于以上描述，下面将说明在键合导线、探针针头和表面金属层(也包括取向)与键合焊盘的 形状之间的关系等。 首先，下面将基于图27描述在步骤S215(参见图2)处使用方形焊盘的探针测试 工艺。如图27所示，表面金属层115和键合焊盘118以类似的形状(注意在本例中，键合 焊盘118比金属层115稍大)同心定位(基本共享一个中心)。除了表面金属层115和键 合焊盘118之外的部分几乎都覆盖有等离子体SiN 119(在焊盘上的无机最终钝化膜)等。 在探针测试215中，多个探针针头221与相应的表面金属层115相接触。由基于金的金属 材料(包括高纯度金或包括金作为主要成分的金属)构成的表面金属层115具有良好的接 触性。这是因为，基于金的金属材料在其表面上几乎不产生自然氧化物膜，这必然带来减少 的接触损坏(也带来相对较小的接触负载和过驱动量)。这在作为焊盘之下的布线层间绝 缘膜的机械易碎的低k膜等的使用中特别有效。 以下将基于图28描述通过使用方形焊盘的、步骤S219处的导线键合工艺。如图 28所示，在这一情况中，在与步骤S215处探针测试工艺中探针针头221接触的位置相同的 位置中执行键合导线132(键合球134)的键合。表面金属层115的存在具有由于小的接触 损坏(不会留下过多的接触痕迹)而不引起对键合性能的不利影响的优点，这不同于其中 由于A1焊盘的剥离而留下接触痕迹的情况。 下面将基于图29和图30描述使用一般矩形焊盘的步骤S215处的探针测试工艺 和步骤S219处的导线键合工艺(参见图2)。如图29和图30所示，从平面上观察，表面金属层115和键合焊盘118以类似的形状(注意在该情况中，键合焊盘118比金属层115稍 大)同心定位(基本共享一个中心)。然而，在该实施例中，由于表面金属层115和键合焊 盘118为矩形，可以在与探针针头221接触的位置不同的位置中执行导线键合。因而，在各 种探针测试中，例如，执行重复检查(再检查)工艺等。即使当接触损坏可能变得相对大时， 也可以避免对导线键合的影响。 接着将基于图31和图32描述使用修改的矩形焊盘的步骤S215处的探针测试工 艺和步骤S219处的导线键合工艺(参见图2)。如图31和图32所示，从平面上观察，表面 金属层115具有矩形形状，并且键合焊盘118具有基本方形形状。从取向或位置关系的角 度，层115和焊盘118彼此部分重叠，但彼此错开。每个表面金属层115的没有键合焊盘 118的部分经由凸块下金属层(阻挡和种子金属层)67形成在等离子体SiN(焊盘上的无机 最终钝化膜)119之上。因此，可以获得与上述一般矩形焊盘相同的优点。通常，希望诸如 键合焊盘118的减震材料(冲击缓冲层)存在于待探测的部分之下。在一些情况中，由基 于金的金属材料构成的表面金属层115可以确保其硬度，并且可以将接触损坏减少到相对 较小的程度。因而，即使当如图31所示探针针头221与层115的没有键合焊盘118的部分 (即没有键合焊盘118在该部分之下)相接触时，也可以减少对下方的等离子体SiN膜(焊 盘上的无机最终钝化膜)119的损坏。导线键合点可以设置在允许在表面金属层115上键 合的位置中。如图32所示，导线键合点设在具有键合焊盘118的部分中，由此能够降低发 生损坏的可能性。 7.本申请一个实施例中的半导体集成电路器件的每种类型的表面金属层之下的 金属层结构(或凸块下金属结构)的说明(主要参见图45至图47)
将进一步更详细地描述如上所述的表面金属层之下的各种类型的金属层结构。
图45是用于说明在本申请一个实施例的半导体集成电路器件中的一种类型的凸 块下金属结构(两层的结构)的焊盘外围的横截面图。图46是在图45的修改例子中的焊 盘外围的横截面图。图47是用于说明在本申请一个实施例的半导体集成电路器件中的另 一种类型的凸块下金属结构(三层或更多层的多层结构)的焊盘外围的横截面图。
首先，下面将基于图45描述在本申请实施例中的半导体集成电路器件的基本表 面金属层之下的金属层结构。在这种情况中，如图45所示，例如包括钛作为主要成分的阻 挡金属膜121叠置在基于铝的键合焊盘118上(例如，通过溅射沉积，以约为0. 175 ii m的 厚度)。在阻挡金属膜上，叠置包括钯作为主要成分的种子金属膜122(例如，通过溅射沉 积，以约为0. 175 ii m的厚度)。然后，在金属膜122上，叠置包括金作为主要成分的电解金 镀覆凸块电极115 (金凸块、表面金属层或焊盘上金属)(例如，在约1至3 ii m的范围内，例 如，以约为2.8ym的厚度)。钛膜121是阻止铝和金的内扩散阻挡膜。钯膜122是用于形 成电解金镀覆表面金属层115的种子膜。 下面将参照图46描述图45所示例子的修改例子。如图46所示，该结构包括介于 种子金属膜122和电解金镀覆表面金属层115之间的电解镍镀覆层127(其厚度例如约为 2ym)。镍比金等硬，这有效地减少由于导线键合造成的损坏。 下面将基于图47描述具有三层或更多层的多层结构的凸块下金属结构的一个例 子。在这种情况中，如图47所示，例如包括铬作为主要成分的阻挡金属膜124叠置在基于铝 的键合焊盘118上(例如，通过溅射沉积，以约为0.075iim的厚度)。在阻挡金属膜上，叠置包括铜作为主要成分的种子金属膜125 (例如，通过溅射沉积，以约为0. 25 i！ m的厚度)。 然后，在金属膜125上，叠置包括铜作为主要成分的电解铜镀覆层126(例如，必要时在约1 至10 ii m的范围内，例如，以约为2 ii m的厚度)。此外，在镀覆层126上，叠置包括镍作为 主要成分的电解镍镀覆层127 (以约为2 ii m的厚度)。在镀覆层127上，叠置包括金作为 主要成分的电解金镀覆凸块电极115(金凸块、表面金属层或焊盘上金属膜)(例如，在约1 至3 ii m的范围内，例如，以约为2. 8 ii m的厚度)。铬膜124是阻止铝和铜的内扩散阻挡膜。 铜膜125是用于形成电解铜镀覆膜126的种子膜。 该结构具有如下特征相对较厚和较硬的镍层和铜层形成在电解金镀覆凸块电极 115之下，因而可以有效地减少由于导线键合造成的损坏。附加地，该结构可以用作由镍层 和铜层构成的高可靠性的布线线路(具有低电阻的重新布线线路)。此外，该结构也可以有 效地减小外部端子的电阻。 8.关于各种实施例的考虑(主要参见图26和图33至图37) 这部分将提供对于各个实施例共同或特定的特征和技术效果等的描述或其它补 充描述。 图26是用于说明在镍表面上的非电解金镀覆的问题的说明性横截面图。图33是 用于说明在铝和金之间键合时引起的柯肯特尔效应的铝焊盘和键合导线的局部示例性横 截面图。图34是示出了本申请实施例中的半导体集成电路器件处焊盘上的键合导线的键 合状态的各种例子之一 (一般模式)的局部横截面图。图35是示出了本申请实施例中的 半导体集成电路器件处焊盘上的键合导线的键合状态的各种例子之一 (横向滑动模式1) 的局部横截面图。图36是示出了本申请实施例中的半导体集成电路器件处焊盘上的键合 导线的键合状态的各种例子之一 (横向滑动模式2)的局部横截面图。图37是用于说明本 申请实施例中的半导体集成电路器件处焊盘上的键合导线的键合结构的各种尺寸之间关 系的局部横截面图。 首先，将基于图26，通过采用在镍表面30上进行非电解金镀覆(置换金镀覆)的 情况作为例子，描述使用非电解金镀覆(这不限于金，可以由铜或镍代替)而不是电解金镀 覆的问题。如图26所示，非电解金镀覆膜是通过将金部件302附着到缺乏镍作为下覆金属 的部分303上而形成的。金镀覆区域302本身是多孔状态，因为镀覆反应在覆盖该表面的 同时停止。然后，镍元素往往易于从多孔部分沉积，并且所沉积的镍元素被氧化以形成氧化 镍(NiO)。氧化镍存在于金镀覆区域302上使得难以将键合导线键合，并且即使导线被粘 附，也使得导线容易剥离。由于在其中金镀覆区域302覆盖该表面的阶段上镀覆反应停止， 通常难以确保约lOOnm(或约O. liim)或更多的镀覆厚度。此外，镍表面301与金镀覆区域 302之间的界面在其中形成有孔隙，因而无法确保适当的键合(粘合)性能，这容易造成金 层的剥离(界面剥离)。 相比之下，在电解镀覆工艺中，镀覆反应通过来自外部侧的电场进行，并且可以形 成致密的镀覆膜，而且可以使所形成的镀覆膜厚于经受非电解金镀覆的膜。显然，这不限于 其中下覆层由镍制成的情况。 基于图33，下面描述在基于金的材料等的键合导线(或键合球)直接键合到基于 铝的焊盘，而在铝焊盘上没有基于金的材料等的表面金属层115这种情况中的问题。当由 基于金的材料等制成的键合导线长时间保持在相对较低温度(例如，约150°C )下，同时
19直接耦合到基于铝的焊盘上时，如图33所示，基于Au-Al的金属互化物层140、141、142和 143(例如，Au4Al层140、Au2Al层141、Au5Al2层142和AuAl2层143)出现在铝材料和金材 料之间的界面附近。在这种状态下，在键合球134侧产生孔隙139 (柯肯特尔效应)，这可能 造成连接或耦合的断开。这是因为金元素扩散到基于Au-Al的金属互化物层140、141、142 和143中的速度比铝元素扩散到基于Au-Al的金属互化物层140、 141 、142和143中的速度 快得多。也就是，金离子高速移动到铝焊盘118，这导致产生将会逐步凝聚成孔隙的大量空 位。 相比之下，基于金的材料等的表面金属层115经由阻挡层介入在铝焊盘118之上 可以确保键合性能，并且也有效地防止孔隙的出现。 基于图34至图36，下面描述基于金(或基于铜)的键合导线132或115(或键合 球134)对由基于金的材料等构成的表面金属层115的各种类型的键合模式。图34示出了 一般模式。也就是，键合球134容纳在表面金属层115的上表面内。图35所示的例子是一 种滑动模式，其中键合球134的主要键合部分(球的中心)容纳在表面金属层115的上表 面内。从性能的角度而言，该模式是没有问题的。图36所示的例子是另一种滑动模式，其 中键合球134的主要键合部分(球的中心)容纳在表面金属层115的上表面内，而球134 本身变形或者球134改变表面金属层115的端部的形状，从而球134的下端到达等离子体 SiN膜(焊盘上的无机最终钝化膜)119的表面。而且，在这种情况中，由于表面金属层115 的减震效应，在等离子体SiN(焊盘上的无机最终钝化膜)119等中很少出现断裂等。在产 品性能上存在很少的问题。因此，上述主要特征可以应用于图34至图36中所示的任一种 情况。换言之，在图34至图36所示的情况中，导线键合部分的主要部分整体上可以位于键 合焊盘的基本正上方。 下面将参照图37(图28、图30、图32以及图45至图47)，描述在本申请每个实施 例的半导体集成电路器件中焊盘上键合导线的键合结构，也就是，焊盘上金属结构的各种 尺寸之间的关系。如图37所示，在一般布局(一般结构)中，焊盘的宽度LP在所有方向上 最大，焊盘开口的宽度LW在所有方向上最小，并且表面金属层的宽度LB在所有方向上为中 间值。因而，从平面上观察，表面金属层115位于键合焊盘118内(注意，表面金属层115 在面积上小于焊盘的面积)。类似地，键合焊盘开口 163位于表面金属层115内(注意，键 合焊盘开口 163在面积上小于金属层的面积)。 图32所示的非一般结构仅在特定横向方向中满足这种尺寸关系和包含关系，而 在纵向方向中不完全满足这些关系。 类似地，如图37所示，在一般结构中，表面金属层的厚度TB (或其等效厚度)大于 阻挡金属层的厚度TU(通常，阻挡金属膜121的厚度)。表面金属层115以此方式相对较 厚的原因在于，金属层115将要基本确保键合焊盘的性能或功能。然而，假定通过改变外围 参数等，表面金属层的厚度TB变得与阻挡金属层的厚度TU基本相同。这两个厚度可以具 有相反的关系。因而，当表面金属层较薄或部分地形成时，表面金属层不限于电解镀覆，而 可以通过溅射沉积或非电解镀覆形成。具体而言，溅射沉积是一种涉及对形成在整个晶片 之上的膜进行光刻蚀的工艺方法，在许多情况中由于该膜中的强内部应力而具有产生不必 要(丢弃)部分和晶片翘曲的缺点。但是与镀覆膜相比，该方法具有能够形成非常干净的 膜的优点。
如图46和图47所示，当电解金属层形成在阻挡金属层121 (或阻挡和种子金属层 67)之上时，这些电解金属层的整个厚度理论上与表面金属层的厚度TB相一致。当种子金 属层(例如由铜制成)和上方的电解镀覆层(例如由铜制成)具有相同性质时，实际上，种 子金属层优选地适于在厚度方向上形成电解镀覆层的一部分。 参照图37，表面金属层的宽度LB在如图32的特定取向或方向上可以大于焊盘的 宽度LP。这种结构可以增强键合点(用于导线键合的位置)的灵活性。类似地，表面金属 层的宽度LB在所有取向或方向上可以大于焊盘的宽度LP。此外，表面金属层的宽度LB在 特定取向或方向上(或者在所有取向和方向上)可以小于焊盘开口的宽度LW。该结构可以 具有减少金的消耗量以及增加各种布局中的灵活性的优点。
9.总结 尽管已经基于优选实施例具体地描述了本发明人做出的本发明，但本发明并不限 于此。本领域技术人员将明白，在不脱离本发明范围的情况下，可以对当前公开的实施例进 行各种修改。 例如，尽管该实施例具体地描述了具有大马士革互连诸如铜大马士革互连(含 铜、银等作为主要布线成分的埋置布线)的半导体芯片，但本发明不限于此。显然，本发明 也可以应用于具有基于铝的一般布线(非埋置布线)的半导体芯片的使用。
在上述实施例中，用于键合导线或键合球(包括柱状凸块)的材料主要是例如基 于金的导线。显然，以同样的方式，键合导线可以应用于基于金的导线(高纯度金或对其添 加有各种添加物的金)、基于铜的导线(高纯度铜、无氧铜或对其添加有各种添加物的铜)、 基于钯的导线(含钯作为主要成分的金属材料)等。
权利要求
一种半导体集成电路器件，包括(a)基于铝或铜的焊盘电极，设置在半导体芯片的器件表面之上；(b)阻挡金属膜，设置在所述焊盘电极之上；(c)表面金属膜，设置在所述阻挡金属膜之上，并且包括金作为主要成分；以及(d)键合球或键合导线，键合到所述表面金属膜，并且包括金或铜作为主要成分。
2. 根据权利要求1所述的半导体集成电路器件，其中所述表面金属膜的厚度大于所述 阻挡金属膜的厚度。
3. 根据权利要求1所述的半导体集成电路器件，其中所述表面金属膜通过电解镀覆或 溅射而形成。
4. 根据权利要求1所述的半导体集成电路器件，其中所述表面金属膜通过电解镀覆而 形成。
5. 根据权利要求1所述的半导体集成电路器件，其中所述表面金属膜的面积大于所述 焊盘电极之上的绝缘膜的开口的面积。
6. 根据权利要求5所述的半导体集成电路器件，其中所述焊盘电极的面积大于所述表 面金属层的面积。
7. 根据权利要求1所述的半导体集成电路器件，其中从平面上观察，所述焊盘电极之 上的绝缘膜的开口位于所述表面金属膜内。
8. 根据权利要求7所述的半导体集成电路器件，其中从平面上观察，所述表面金属膜 位于所述焊盘电极内。
9. 根据权利要求1所述的半导体集成电路器件，其中所述表面金属膜延伸到不存在焊 盘电极的区域。
10. 根据权利要求1所述的半导体集成电路器件，其中所述键合球是键合导线的球部分。
11. 根据权利要求1所述的半导体集成电路器件，其中所述键合球由包括金作为主要 成分的部件构成。
12. 根据权利要求1所述的半导体集成电路器件，其中所述键合球由包括铜作为主要 成分的部件构成。
13. 根据权利要求1所述的半导体集成电路器件，其中所述焊盘电极为基于铝的焊盘 电极。
14. 根据权利要求1所述的半导体集成电路器件，其中所述阻挡金属膜包括钛作为主 要成分。
15. 根据权利要求1所述的半导体集成电路器件，其中所述阻挡金属膜包括选自钛、 铬、氮化钛和氮化钨中的一个成分作为主要成分。
16. 根据权利要求l所述的半导体集成电路器件，还包括(e)种子金属膜，设置在所述 阻挡金属膜和所述表面金属膜之间。
17. 根据权利要求16所述的半导体集成电路器件，其中所述种子金属膜包括钯作为主要成分。
18. 根据权利要求16所述的半导体集成电路器件，其中所述种子金属膜包括选自铜、 金、镍、钼、铑、钼、鸨、铬和钽中的一个成分作为主要成分。
19. 根据权利要求1所述的半导体集成电路器件，其中从平面上观察，所述焊盘电极具 有基本方形。
20. 根据权利要求1所述的半导体集成电路器件，其中从平面上观察，所述焊盘电极具 有基本矩形。
全文摘要
本发明提供一种半导体集成电路器件。在用于车辆用途等的半导体集成电路器件中，为便于安装，通常通过导线键合等，使用金导线等将半导体芯片上的铝焊盘和外部器件彼此耦合。然而，这种半导体集成电路器件由于在相对较高温度(约150℃)下长时间的使用中铝和金之间的相互作用而造成连接故障。本申请的发明提供一种半导体集成电路器件(半导体器件或电子电路器件)，其包括作为该器件的一部分的半导体芯片、经由阻挡金属膜设置在半导体芯片上基于铝的键合焊盘之上的电解金镀覆表面膜(基于金的金属镀覆膜)和用于该镀覆表面膜和设置在布线板等(布线衬底)之上的外部引线之间的互连的金键合导线(基于金的键合导线)。
文档编号H01L21/60GK101752334SQ20091022439
公开日2010年6月23日 申请日期2009年12月2日 优先权日2008年12月3日
发明者塚本博, 矢岛明, 鴫原宏美 申请人:株式会社瑞萨科技