专利名称：图像传感器及其制造方法
技术领域：
本发明涉及一种图像传感器。
背景技术：
通常，图像传感器是能够将光图像转换成电信号的半导体器件。图像传感器粗略 分为电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。
CMOS图像传感器具有这样的结构其中光电二极管区和晶体管区是水平设置的， 光电二极管区将光信号转换成电信号，而晶体管区处理电信号。 在水平型图像传感器中，由于光电二极管区和晶体管区是水平设置在半导体衬底 中的，所以对于在有限面积内扩展光感测部存在限制(称为"占空系数")。
发明内容
实施例提供一种图像传感器及其制造方法，其可以提供垂直集成的晶体管电路和 光电二极管。 在一个实施例中，图像传感器包括包括读取电路的半导体衬底；位于半导体衬 底上的互连件和层间电介质，互连件电连接至读取电路；位于层间电介质之上的下电极层； 位于下电极层上的图像感测器件；穿过图像感测器件的第一通路孔，第一通路孔在对应于 互连件的区域暴露下电极层；位于第一通路孔的侧壁上的阻挡图案；穿过位于第一通路孔 之下的下电极层和层间电介质的第二通路孔，第二通路孔暴露互连件；以及位于第一和第 二通路孔中的金属接触件，金属接触件电连接下电极层和互连件。 在另一个实施例中，制造图像传感器的方法包括在半导体衬底上形成读取电路； 在半导体衬底上形成互连件和层间电介质，互连件电连接至读取电路；在载流子衬底上形
成图像感测器件；在图像感测器件上形成下电极层；在下电极层上形成结层；使用结层作
为接合层，将图像感测器件接合到层间电介质；形成穿过图像感测器件的第一通路孔，第一
通路孔在对应于互连件的区域暴露下电极层；在第一通路孔的侧壁上形成阻挡图案；形成
穿过在第一通路孔之下的下电极层和层间电介质的第二通路孔，第二通路孔暴露互连件；
并且在第一通路孔和第二通路孔中形成金属接触件，以电连接下电极层和互连件。 结合附图和下述说明书描述一个或多个实施例的细节。从说明书、附图和权利要
求中得到其它特征是显而易见的。
图1-图12是示出根据实施例制造图像传感器的工艺的剖面图。
具体实施例方式
以下将参考附图描述根据优选实施例的图像传感器和制造该图像传感器的方法。
实施例不限于CMOS图像传感器。例如，实施例可以应用于使用光电二极管的全部图像传感器，包括CCD图像传感器。 图12是示出根据实施例的图像传感器的剖面图，并且图l示出根据本发明的一个 实施例的衬底100的放大图。 参考图1和图12，根据实施例的图像传感器包括半导体衬底100，包括读取电路 (参见图1中的附图标记120);互连件150和层间电介质160，位于半导体衬底100上，互 连件150电连接到读取电路120 ;下电极层240，位于层间电介质160之上；图像感测器件 200，位于下电极层240上；第一通路孔270，穿过图像感测器件200，第一通路孔270在对应 于互连件150的区域暴露出下电极层240 ;阻挡图案285，位于第一通路孔270的侧壁；第 二通路孔290，穿过位于第一通路孔270之下的下电极层240和层间电介质160，第二通路 孔290暴露出互连件150的顶部金属层153 ;以及第四金属接触件300，位于第一和第二通 路孔270和290中，第四金属接触件300将下电极层240与互连件150电连接。
结层250形成在层间电介质160和下电极层240之间。例如，结层250可由与层 间电介质160相同的材料形成。 可以穿过图像感测器件200和下电极层240而形成像素隔离层330 ;像素隔离层 330位于单位像素的边界处，介于在每个单位像素中形成的第四金属接触件300之间。因 此，图像感测器件200和下电极层240可以被分隔成单位像素。 图像感测器件200可包括欧姆接触层230、第一掺杂层和第二掺杂层220，欧姆接 触层230、第一掺杂层和第二掺杂层220叠置于图像感测器件200中。下电极层240全部形 成在欧姆接触层230之下。例如，下电极层240可以由包括金属的导电材料形成。
根据实施例，下电极层240全部形成在图像感测器件200之下，并且可以通过第四 金属接触件300电连接至互连件150。也就是说，下电极层240可以作为图像感测器件200 的欧姆接触层，由此增强光电荷的转换效率。 以下将参考描述制造图像传感器的方法的附图，解释图12中未解释的附图标记。
此后，将参考图1-图12描述描述根据实施例的图像传感器的制造方法。
参考图l，在包括读取电路120的半导体衬底IOO上形成互连件150和层间电介质 160。 半导体衬底IOO可以是单晶硅或多晶硅衬底，并且可以是掺杂P型杂质或N型杂 质的衬底。例如，在半导体衬底100中形成器件隔离层110以限定有源区。在有源区中形 成包括用于单位像素的晶体管的读取电路120。 读取电路120可包括转移晶体管(Tx)121、复位晶体管(Rx) 123、驱动晶体管 (Dx) 125和选择晶体管(Sx) 127。可形成离子注入区130，离子注入区130包括浮置扩散区 (FD) 131和每个晶体管的源极/漏极区133、 135和137。读取电路120也可应用于三晶体 管(3Tr)或五晶体管(5Tr)结构。 在半导体衬底100中形成读取电路120可包括在第一衬底100中形成电结区140， 以及在电结区140上形成连接到互连件150的多晶硅接触件(polycontact) 147。
电结区140可以是P-N结140，但不限于此。例如，电结区140可包括形成在第二 导电型阱141或第二导电型外延层上的第一导电型离子注入层143，以及形成在第一导电 型离子注入层143上的第二导电型离子注入层145。例如，如图1所示，P-N结140可以是 PO (145) /N- (143) /P- (141)结，但不限于此。半导体衬底100可为第二导电型，但不限于此。
5
根据实施例，器件被设计成在转移晶体管(Tx)的源极与漏极之间提供电势差，由 此能够实现光电荷的充分排放(full dumping)。因此，由于光电二极管中产生的光电荷被 排放至浮置扩散区，所以能提高输出图像的灵敏度。 也就是说，在包括读取电路120的第一衬底100中形成电结区140以在转移晶体 管(Tx) 121的源极和漏极之间提供电势差，由此能实现光电荷的充分排放(参见图2)。
根据实施例，不同于N+结的浮置扩散区(FD) 131节点，电结区140的P/N/P结140 在预定电压被夹断，施加的电压不会被充分转移至P/N/P结140。这个电压叫做阻塞电压。 阻塞电压取决于P0(145)和N^(143)的掺杂浓度。 特别地，光电二极管中产生的电子运动到PNP结140，并在转移晶体管(Tx) 121导 通时被传送到浮置扩散区(FD) 131节点，以转换为电压。 因此，不同于现有技术的图像传感器中光电二极管简单地连接到N+结的情况，本 实施例可以避免饱和度降低和灵敏度恶化。 此后，在光电二极管与读取电路120之间形成第一导电型连接件147，以创建光电
荷的平滑转移路径，由此能够最小化暗电流源和阻止饱和度降低及灵敏度恶化。 为此，可形成N+掺杂区作为第一导电型连接件147，用于P0/N7P—结140的表面上
的欧姆接触。可形成N+区147，以通过P0 145来接触N—143。 可以最小化第一导电型连接件147的宽度，以阻止第一导电型连接件147变成泄 漏源。 为此，根据一个实施例，在蚀刻用于第一金属接触件151a的接触孔之后，可执行 插塞注入，但不限于此。例如，可形成离子注入图案(未图示)，并可使用离子注入图案作为 离子注入掩模来形成第一导电型连接件147。 亦即，如本实施例所述仅在接触形成区上局部执行N+掺杂区的理由是最小化暗电 流，并便利欧姆接触的形成。如果整个Tx源极区类似于现有技术是N+掺杂的，则由于Si表 面的悬键而会增大暗信号。 图3示出了读取电路的另一结构。如图3所示，可在电结区140的一侧形成第一 导电型连接件148。 参考图3，可在P0/N—/P—结140处形成N+连接件148，用于欧姆接触。N+连接件148 不同于N+连接件147，在^连接件147和第一金属接触件151a的形成处理期间可能产生 泄漏源。由于在工作中，反向偏压(reverse bias)可以施加于P0/N7P—结140以在Si表 面上产生电场(EF)，所以会出现泄漏源。在电场内的接触件形成处理期间产生的结晶缺陷 会变成泄漏源。 同样，当在PO/N—/P—结140的表面上形成N+连接件时，由于N+/PO结148/145可能 产生额外的电场。该电场也会变成泄漏源。 因此，图3的实施例建议如下布局在不掺杂PO层但包括N+连接件148的有源区 中形成第一接触插塞151a， N+连接件148电连接至N—结143。 然后，不在半导体衬底100的表面之上产生电场，这能够帮助减小3D集成CMOS图 像传感器的暗电流。 参考图l，可以在半导体衬底IOO上形成层间电介质160和互连件150。互连件150 可以包括第二金属接触件151a、第一金属(Ml)151、第二金属(M2)152和第三金属(M3) 153，但不限于此。在实施例中，形成第三金属153之后，可沉积绝缘层以覆盖第三金属153，并将绝缘层平坦化以完成层间电介质160。因此，层间电介质160的具有均匀表面轮廓的表面可暴露于半导体衬底100上。 参考图4，在载流子衬底20上形成图像感测器件200。载流子衬底20可以是单晶或多晶硅衬底，并且载流子衬底可以是掺杂P型杂质或N型杂质的衬底。
图像感测器件200可以包括第一掺杂层210和第二掺杂层220以具有PN结。同样，欧姆接触层(N+)230可以形成在第一掺杂层210上。尽管未示出，氢离子可以注入至载流子衬底20与图像感测器件200之间的边界表面内以形成氢层。 例如，可通过向载流子衬底20的深部区域内离子注入P型杂质来形成图像感测器件200的第二掺杂层220，并可通过向载流子衬底20内离子注入N型杂质来形成第一掺杂层210以接触第二掺杂层220。可通过向载流子20的浅部区域内离子注入高浓度N型杂质来形成欧姆接触层230以接触第一掺杂层210。 在实施例中，第一掺杂层210的厚度可以形成为大于第二掺杂层220的厚度。这样，可以扩展耗尽层以增大光电子的产生。 接着，在图像感测器件200的欧姆接触层230上形成下电极层240。下电极层240可以由导电材料形成。例如，下电极层240可以由钛(Ti)、氮化钛(TiN)、钽(Ta)、钴(Co)、铝(Al)、锡(Sn)、金(Au)、铜(Cu)、铅(Pb)和银(Ag)中的一种形成。同样，下电极层240可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、电镀和无电镀的方法形成。因此，图像感测器件200和下电极层240可以彼此电连接。 结层250形成在下电极层240上。结层250可以由氧化物或氮化物形成。
参考图5，上面形成有图像感测器件200的载流子衬底20接合(bond)到半导体衬底100的层间电介质160。作为参考，图5中所示的互连件150中的第三金属153表示图1示出的读取互连件150和层间电介质160的一部分。为了解释的方便，图5-图12中略去了读取电路120和互连件150的部分。 在层间电介质160面对结层250之后，可以执行半导体衬底100与载流子衬底200之间的接合。也就是说，在将载流子衬底20旋转180度而使得结层250面朝下之后，可以执行半导体衬底100与层间电介质160之间的接合。 特别地，层间电介质160和结层250可以由相同材料形成，以提高半导体衬底100与载流子衬底20之间的接合强度。 尽管未图示，在图像感测器件200接合到层间电介质160之后，可通过热处理或机械冲击，在氢层处将载流子衬底20与图像感测器件200分开。 因此，图像感测器件200形成在读取电路120之上，由此提高了占空系数并且阻止了图像感测器件200的缺陷。由于图像感测器件200是通过结层250接合的，所以可以提
高物理接合强度。 参考图6，形成穿过图像感测器件200的第一通路孔270。第一通路孔270可以在对应于第三金属153的区域暴露出下电极层240。 特别地，在第一硬掩模层(未图示)形成于图像感测器件200上之后，形成第一硬掩模260以暴露对应于第三金属153的第二掺杂层220。在实施例中，第一硬掩模260可由氧化物和氮化物形成。然后，使用第一硬掩模260作为蚀刻掩模，选择性地蚀刻图像感测器件200。这样，由于下电极层240起到蚀刻停止层的作用，可以仅穿透图像感测器件200而形成第一通路孔。 图像感测器件200的第一掺杂层210和第二掺杂层220以及欧姆接触层230可以在第一通路孔的侧壁处是暴露的，下电极层240可以在第一通路孔270的底表面处是暴露的。 参考图7，在包括第一通路孔270的图像感测器件200上形成阻挡层280。阻挡层280可用与第一硬掩模260相同的材料形成。 阻挡层280可以形成在第一硬掩模260的表面、及第一通路孔270的侧壁和底表面上。 因此，在第一通路孔270的侧壁处暴露出来的第一掺杂层210和第二掺杂层220及欧姆接触层230被阻挡层280覆盖。在第一通路孔270的底表面处暴露出来的下电极层240也被阻挡层280覆盖。 参考图8，形成阻挡图案285以在第一通孔270的底表面处暴露下电极层240。
通过在阻挡层280上进行毯覆式蚀刻工艺形成阻挡图案285。
也就是说，如果在阻挡层280上执行毯覆式蚀刻工艺，仅蚀刻形成于第一通路孔270的底表面上的阻挡层280，以选择性地暴露出第一通路孔270之下的下电极层240。这是因为形成于第一通路孔270的底表面上的阻挡层280的厚度小于在图像感测器件200之上的第一硬掩模260和第一阻挡图案285的厚度。在毯覆式蚀刻工艺中，可以同时移除第一硬掩模260上的阻挡层280，仅留下位于第一通路孔270的侧壁上的阻挡图案285。
位于第一通路孔270的侧壁处的第一掺杂层210和第二掺杂层220及欧姆接触层230被阻挡图案285覆盖。仅在对应于第三金属153的区域位于第一通路孔270的底部的下电极层240是暴露的。 参考图9，形成穿过第一通路孔270之下的下电极层240和层间电介质160的第二通路孔，以暴露互连件150的第三金属153。 互连件150在第二通路孔290的底表面处是暴露的。同样，下电极层240在第二通路孔290的侧壁处是暴露的。 参考图10，在第一和第二通路孔270和290中形成第四金属接触件300。第四金属接触件300可通过下电极层240电连接图像感测器件200和读取电路120。
可通过在第一通路孔270和第二通路孔290中进行金属材料的间隙填充，来形成第四金属接触件300。例如，第四金属接触件300可以由以下至少一种金属材料形成，例如鸨(W)、Al、Ti、Ta、Ta/Ti、TiN、Ti/TiN和Cu。 第四金属接触件300可以形成在第一通路孔270和第二通路孔290中，并且电连接至第三金属153和下电极层240。这是由于图像感测器件200在第一通路孔270中被阻挡图案285覆盖，并且仅仅下电极层240和第三金属153被第二通路孔290选择性地暴露出来。 因此，形成在第一通路孔270和第二通路孔290中的第四金属接触件300可以直接连接到第三金属153和下电极层240。位于图像感测器件中的欧姆接触层230之下的下电极层240处于电连接状态中。 因此，图像感测器件200中产生的光电荷可以通过下电极层240和互连件150，被
8传送至读取电路120。特别地，由于图像感测器件200无需与第四金属接触件300直接接触，即连接到下电极层240，所以可以减小接触电阻。同样，由于下电极层240全部位于图像感测器件200之下，可以提高光电荷的传输效率。 参考图ll，在图像感测器件200中形成像素隔离沟槽320，以将图像感测器件200分成单位像素。可通过选择性地蚀刻图像感测器件200和下电极层240，来形成像素隔离沟槽320，以暴露出结层250。可替换地，当形成像素隔离沟槽320时，可以执行过蚀刻工艺以暴露出层间电介质160的表面。 为了形成像素隔离沟槽320，形成第二硬掩模310以选择性地暴露出阻挡图案285的位于第四金属接触件300之间的区域的表面。然后，使用第二硬掩模310作为蚀刻掩模，蚀刻阻挡图案285、第一硬掩模260、图像感测器件200和下电极层240，以形成像素隔离沟槽320。 参考图12，在像素隔离沟槽320中形成像素隔离层330。可通过在像素隔离沟槽
320中以诸如氧化物或氮化物之类材料进行间隙填充，来形成像素隔离层330。 可通过像素隔离层330将图像感测器件200和下电极层240分成像素单元。 尽管未图示，可以在图像感测器件200之上形成上电极、滤色镜和微透镜。 根据实施例，图像感测器件形成在半导体衬底上，读取电路形成在半导体衬底中，
由此提高了占空系数。 同样，由于图像感测器件和半导体衬底是通过结层来接合的，所以能提高物理接合强度。 此外，在穿过图像感测器件的通路孔中形成了第四金属接触件，并且该金属接触件电连接至位于图像感测器件之下的下电极层。因此，由于下电极层起到图像感测器件的欧姆接触和互连件的作用，所以能有效地执行信号输入/输出。 由于在穿透图像感测器件的通路孔的侧壁上形成了阻挡图案，所以能省略移除通路孔中金属接触部分的选择性蚀刻工艺步骤，由此提高生产率。 此外，由于下电极层全部形成在图像感测器件之下，所以能提高光电荷的传输效率。 说明书中的任何弓I用"一个实施例"、"实施例"、"示例性实施例"等意味着与实施例相关的描述的特定特性、结构或特征包括在本发明的至少一个实施例中。这些语言在说明书中多处出现不意味着都引用相同的实施例。进一步地，当描述的特定特性、结构或特征与任何实施例相关时，本领域普通技术人员也能够将其应用至实施例中的其它例子当中。
尽管已经参考示例性实施例描述了多个实施例，应当理解本领域普通技术人员可以想出落入本发明公开主旨的精神和范围内的多种其它修改和实施例。更具体地，组件部和/或主题组合安排中多种改变和修改都是在说明书、附图和随附权利要求的范围中的。除了组件部和/或安排中多种改变和修改之外，对本领域普通技术人员来说，替换性的使用也是显而易见的。
权利要求
一种图像传感器，包括半导体衬底，其包括读取电路；互连件和层间电介质，位于所述半导体衬底上，所述互连件电连接至所述读取电路；下电极层，位于所述层间电介质之上；图像感测器件，位于所述下电极层上；第一通路孔，穿透所述图像感测器件，以在对应于所述互连件的区域暴露所述下电极层；阻挡图案，位于所述第一通路孔的侧壁上；第二通路孔，穿透所述第一通路孔之下的所述下电极层和所述层间电介质，所述第二通路孔暴露所述互连件；以及金属接触件，其填充所述第一通路孔和所述第二通路孔，所述金属接触件电连接所述下电极层和所述互连件。
2. 根据权利要求l所述的图像传感器，进一步包括结层，所述结层位于所述层间电介 质与所述下电极层之间。
3. 根据权利要求2所述的图像传感器，其中所述结层是以与所述层间电介质相同的材 料形成的。
4. 根据权利要求l所述的图像传感器，进一步包括像素隔离层，所述像素隔离层在单 位像素的边界区域穿透所述图像感测器件和所述下电极层。
5. 根据权利要求1所述的图像传感器，其中所述图像感测器件包括在内部叠置的欧姆 接触层、第一掺杂层和第二掺杂层，其中所述下电极层接触所述欧姆接触层的整个下表面。
6. 根据权利要求1所述的图像传感器，其中所述下电极层是以导电材料形成的。
7. —种制造图像传感器的方法，包括如下步骤 在半导体衬底上形成读取电路；在所述半导体衬底上形成互连件和层间电介质，所述互连件电连接至所述读取电路； 在载流子衬底上形成图像感测器件； 在所述图像感测器件上形成下电极层； 在所述下电极层上形成结层；使用所述结层作为接合层，将所述图像感测器件接合至所述层间电介质； 形成穿过所述图像感测器件的第一通路孔，所述第一通路孔暴露所述下电极层的位于 对应于所述互连件的区域的部分；在所述第一通路孔的侧壁上形成阻挡图案；形成穿过所述第一通路孔之下的所述下电极层和所述层间电介质的第二通路孔，所述 第二通路孔暴露所述互连件；以及在所述第一通路孔和所述第二通路孔中形成金属接触件，以电连接所述下电极层和所 述互连件。
8. 根据权利要求7所述的方法，其中形成所述第一通路孔的步骤包括 在所述图像感测器件上形成第一硬掩模，所述第一硬掩模选择性地暴露位于对应于所述互连件的区域的所述图像感测器件；以及使用所述第一硬掩模作为蚀刻掩模，蚀刻所述图像感测器件，其中在蚀刻所述图像感测器件时，使用所述下电极层作为蚀刻停止层。
9. 根据权利要求7所述的方法，其中形成所述阻挡图案的步骤包括 沿着所述图像感测器件和所述第一通路孔的表面形成阻挡层；以及通过在所述阻挡层上执行毯覆式蚀刻工艺，从所述第一通路孔的底表面移除所述阻挡 层，以选择性地暴露所述下电极层。
10. 根据权利要求7所述的方法，其中形成所述第二通路孔的步骤包括使用位于所述 第一通路孔的侧壁上的所述阻挡图案作为蚀刻掩模，蚀刻所述电极层和所述层间电介质。
11. 根据权利要求7所述的方法，其中所述结层是以与所述层间电介质相同的材料形 成的；其中所述下电极层是以导电材料形成的。
12. 根据权利要求7所述的方法，进一步包括形成像素隔离层，所述像素隔离层在像 素边界穿透所述图像感测器件和所述层间电介质。
全文摘要
本发明提供一种图像传感器及其制造方法。图像传感器包括半导体衬底、互连件和层间电介质、下电极层、图像感测器件、第一通路孔、阻挡图案、第二通路孔以及金属接触件。半导体衬底包括读取电路。互连件和层间电介质形成在半导体衬底上。图像感测器件设置在下电极层上。第一通路孔穿过图像感测器件而形成。阻挡图案形成在第一通路孔的侧壁上。第二通路孔穿过位于第一通路孔之下的下电极层和层间电介质而形成。金属接触件形成在第一和第二通路孔中。本发明能提高图像传感器的占空系数，提高输出图像的灵敏度和光电荷传输效率，避免饱和度降低，最小化暗电流源，且提高生产率。
文档编号H01L21/82GK101752395SQ200910252330
公开日2010年6月23日 申请日期2009年12月2日 优先权日2008年12月3日
发明者金泰逵 申请人:东部高科股份有限公司