专利名称：封装结构及其封装基板的制作方法
技术领域：
本发明关于一种封装结构及其封装基板，尤其涉及一种电子元件的封装基板，该 电子元件可以是二极管晶粒，集成电路芯片或半导体元件。
背景技术：
在各种电子元件中，例如发光二极管晶粒，多会利用一封装基板来作为承载之用， 并通过封装基板上的线路层来使电子元件与外界电路产生电性连接。在公知的封装基板中，通常在线路层上会利用例如镍层\金层(Ni\Au)或镍层 \银层(Ni\Ag)等材料进行最终金属(metal finish)表面处理，以避免线路层接触空气过 久而氧化。然而，在公知技术中，若利用镍层\金层来作最终金属表面处理，则会因为金层而 造成材料成本提高。但，若利用镍层\银层来作最终金属表面处理，则会因为银层易与空气 氧化变黑，而造成外观上的瑕疵并导致封装的不良。再者，在公知技术中，也有利用防止氧化的有机抗氧化层覆盖在银层表面防止其 氧化或受污染，但所述有机抗氧化层寿命极短，且会妨碍封装打线时金线与银层的结合性， 导致封装良率降低。
发明内容
本发明的目的为提供一种能降低材料成本，并能避免表面金属氧化的封装结构及 其封装基板。本发明可采用以下技术方案来实现的。本发明的一种封装基板包括一基板本体、一线路层及一金属复合层。线路层设置 在基板本体上，金属复合层设置在线路层上，金属复合层由内而外依序具有一镍层、一银层 及一金层。本发明的一种封装结构包括一封装基板及一电子元件。封装基板包括一基板本 体、一线路层及一金属复合层。线路层设置在基板本体上，金属复合层设置在线路层上，金 属复合层由内而外依序具有一镍层、一银层及一金层。电子元件设置在金属复合层。在本发明一实施例中，镍层的厚度介在Iym至15μπι之间，银层的厚度介在Ιμπι 至5 μ m之间，金层的厚度介在0. 01 μ m至0. 3 μ m之间。在本发明一实施例中，金层的厚度小于银层厚度的30%。在本发明一实施例中，电子元件是发光二极管晶粒、集成电路芯片或半导体元件。借由上述技术方案，本发明的封装结构及其封装基板至少具有下列优点承上所述，依据本发明的封装结构的封装基板具有一金属复合层，而金属复合层 由内而外依序具有一镍层、一银层及一金层。因此，与利用镍层\金层来作最终金属表面处 理的公知技术相比，本发明的封装基板减少了金层的厚度，不但可有效地降低材料成本，且 仍具有避免线路层氧化的功能。若与利用镍层\银层来作最终金属表面处理的公知技术相比，本发明的封装基板利用金层覆盖在银层上，借此除可避免银层氧化所造成的外观瑕疵 外，还可有效地利用金层与金线结合性及焊锡性较佳的优点，以提升产品的可靠性。
图IA为本发明优选实施例的封装基板的部分俯视图，图IB为沿图IA中A-A直线封装基板的剖面图；图2为本发明优选实施例的封装结构的剖面图；以及图3为本发明优选实施例的封装结构另一个态样的剖面图。主要元件符号说明1、la:封装基板11 基板本体12 线路层13 金属复合层131 镍层132 银层133 金层14:防焊层15:导电层16 封装层2、2a:封装结构3、3a:电子元件D:间隔G 孔洞B:凸块
具体实施例方式以下将参照相关图式，说明依本发明优选实施例的封装结构及其封装基板，其中 相同的元件将以相同的符号加以说明。请参照图IA及图IB所示，其中图IA为本发明优选实施例的封装基板1的部分俯 视图，图IB为封装基板1沿图IA中A-A直线的剖面图。需注意的是，在图IB中，为能清楚 说明，基板本体11、线路层12及金属复合层13的比例是非实际比例。本实施例的封装基板1可应用在发光二极管封装结构、集成电路封装结构或其它 电子元件的封装结构中。封装基板1包括一基板本体11、一线路层12及一金属复合层13。基板本体11的材质包括树脂、玻璃纤维、陶瓷、金属、石墨、奈米碳管、玻璃或其组 合。其中，基板本体11的形状及厚度非限制性，若作为封装结构的封装基板1，则封装基板 1的厚度约为0. Imm 0. 2mm。本实施例中，基板本体11是以绝缘的材质为例。线路层12设置在基板本体11上，线路层12的材质例如为铜或铜合金等导电性的 材质，以作为电性传导。另外，线路层12是图案化线路层，而对应不同的需求，可利用蚀刻 方式制作不同的线路图案。换言之，如图IB中线路层12的间隔D是由蚀刻方式形成。
金属复合层13设置在线路层12上并包覆线路层12 (金属复合层13的形成可例如 经由电镀制程或化学沉积制程)，金属复合层13由内而外依序具有一镍层131、一银层132 及一金层133。其中，镍层131的厚度可介在Iym至15μπι之间，银层132的厚度可介在 1 μ m至5 μ m之间，金层133的厚度可介在0. 01 μ m至0. 3 μ m之间。较佳地，金层133的厚 度小于银层132厚度的30%。值得一提的是，实际应用时，镍层131的厚度约为5 μ m，银层 132的厚度约为2. 5 μ m，金层133的厚度约为0. 025 μ m,然上述数值仅为举例性，非用以限 制本发明。另外，金属复合层13中的各层金属，除了可以是单一的金属材质外，还可以掺杂 其它金属或其它材料。例如镍层131可掺杂磷(小于5% )；银层132可掺杂金、钯、铜、 锰、锑、锡、锗、砷、镓、铟、铝、锌、镍或钒(小于10%)；金层133可掺杂镍或钴(小于1%)。另外，在本实施例中，封装基板1还可包括一防焊层(solder masklayer) 14，其非 限制性。防焊层14可以设置在基板本体11上、线路层12上或金属复合层13上。在此，以 防焊层14设置在线路层12上作说明，其非用以限制本发明。因此，通过防焊层14可保护 封装基板1上不希望被焊锡接触的部位。因此，本实施例的封装基板1在线路层12上，利用由内而外依序为镍层131、银层 132及金层133的金属复合层13来作为最终金属(metal finish)表面处理，覆盖在线路层 12上，可隔绝线路层12与环境中气体或水气的接触，以避免线路层12氧化。与利用镍层 \金层来作为最终金属表面处理的公知技术相比，本实施例的封装基板1减少了金层133的 厚度，不但有效地降低材料成本，且仍具有避免线路层12氧化的功能。若与利用镍层\银 层来作为最终金属表面处理的公知技术相比，本实施例的封装基板1利用金层133覆盖在 银层132上，除了可以避免银层132氧化所造成的外观瑕疵外，还可有效地利用金层133与 金线结合性及焊锡性较佳的优点，以提升产品的可靠性。值得一提的是，在图IA中显示封装基板在大量制造时，由一个大封装基板一起形 成多个封装基板1，而实际应用时，只需要沿着图IA中的切割线S-S切割(例如机械切割或 者人工切割)，配合原本就已镂空形成的孔洞G，即可形成如图IB剖面形式的单片封装基板 1。当然，所述些封装基板1也可先与发光二极管晶粒、集成电路芯片、半导体元件或其它电 子元件接合完成后，再进行切割。如图2所示，其为本发明优选实施例的封装结构2的剖面图。封装结构2包括封 装基板1及电子元件3。其中，电子元件3例如可以是发光二极管晶粒或集成电路芯片，且 电子元件3可以利用打线接合(wire bonding)或覆晶接合(flip chip)方式与金属复合 层13连接，并与线路层12电性连接。在此，电子元件3以发光二极管晶粒作说明，且电子 元件3与金属复合层13利用打线接合方式连接，其非限制性。由于封装基板1的结构及特征已在上述实施例中详述，在此不再赘述。因此，同样 地，通过厚度较薄的金层133覆盖在银层132上，可降低封装结构2的材料成本，并避免银 层132氧化所造成的外观瑕疵，且可有效地利用金层133焊锡性较佳的优点。值得一提的 是，当电子元件3为发光二极管晶粒时，防焊层14还可作为封装结构2封装时封胶体的挡墙。如图3所示，其为本发明优选实施例的封装结构加另一个态样的剖面图。封装结 构加例如可作为快闪记忆卡等可插拔式装置，其包括封装基板la、两个电子元件3、3a。其 中，封装基板Ia还包括一导电层15与金属复合层13设置在基板本体11的相对两侧，以及一封装层16设置在电子元件3、3a上并延伸覆盖整个基板本体11的一侧。需注意的是，封 装层16也可仅设置在电子元件3、3a上，而不延伸覆盖整个基板本体11的一侧，封装结构 加可再加上一壳体覆盖封装层16，以作为保护。电子元件3以集成电路芯片为例，可利用打线接合或覆晶接合方式与金属复合层 13连接，进而与线路层12电性连接。而电子元件3a则例如可以是其它主动元件或被动元 件，并可利用表面贴合技术(Surface Mount Technology, SMT)通过回焊制程以凸块B与金 属复合层13电性连接。需注意的是，电子元件3、3a的个数为举例性，非用以限制本发明， 当然封装结构加也可具有两个以上的电子元件。因此，在电子元件3a的回焊制程中，若复合金属层13的金层133过厚，会导致回 焊不良以及并造成产品信赖性降低。借此，利用本实施例的金属复合层13结构可以降低金 属复合层13内金层133的厚度，提升回焊制程良率以及产品信赖性。另外，当封装结构加封装完成后，导电层15外露在封装结构加。由于导电层15 用来作为插拔式接触用，可利用硬金层作为导电层15的最终表面金属层。其中，硬金层指 纯金掺杂极少比例(小于百分之一)的稀有金属(例如钴等)以提高硬度。一般而言，作 为导电层15的硬金层的硬度要求为大于60HV以上(测试条件为测试力量10mN，测试速 度0. 094798mN/sec，测试深度0. 4 0. 7 μ m)。借此，可使导电层15在多次插拔后，仍不致 毁损以延长导电层15寿命。值得一提的是，导电层15可只具有金层，或者导电层15可具 有铜层、镍层、银层、金层或其组合，例如由内而外依序为铜层/镍层/金层或铜层/镍层/ 银层/金层，或者导电层15也可如金属复合层13仅具有镍层及/或银层。综上所述，依据本发明的封装结构的封装基板具有一金属复合层，而金属复合层 由内而外依序具有一镍层、一银层及一金层。因此，与利用镍层\金层来作最终金属表面处 理的公知技术相比，本发明的封装基板减少了金层的厚度，不但可有效地降低材料成本，且 仍具有避免线路层氧化的功能。若与利用镍层\银层来作最终金属表面处理的公知技术相 比，本发明的封装基板利用金层覆盖在银层上，借此除可避免银层氧化所造成的外观瑕疵 外，还可有效地利用金层与金线结合性及焊锡性较佳的优点，以提升产品的可靠性。以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其 进行的等效修改或变更，均应包括在所述的权利要求中。
权利要求
1.一种封装基板，其特征在于，包括 一基板本体；一线路层，设置在所述基板本体上；以及一金属复合层，设置在所述线路层上，所述金属复合层由内而外依序具有一镍层、一银 层及一金层。
2.根据权利要求1所述的封装基板，其特征在于，所述基板本体的材质包括树脂、玻璃 纤维、陶瓷、金属、石墨、奈米碳管或玻璃，及其组合。
3.根据权利要求1所述的封装基板，其特征在于，所述银层的厚度介在1μ m至5 μ m之间。
4.根据权利要求1所述的封装基板，其特征在于，所述金层的厚度介在0.01 μ m至 0. 3μπ 之间。
5.根据权利要求1所述的封装基板，其特征在于，所述金层的厚度小于所述银层厚度 的 30%。
6.根据权利要求1所述的封装基板，其特征在于，还包括一防焊层，设置在所述基板本体上、所述线路层上或所述金属复合层上。
7.一种封装结构，其特征在于，包括 一封装基板，包括一基板本体，一线路层，设置在所述基板本体上，及一金属复合层，设置在所述线路层上，所述金属复合层由内而外依序具有一镍层、一银 层及一金层；以及一电子元件，设置在所述金属复合层。
8.根据权利要求7所述的封装结构，其特征在于，所述基板本体的材质包括树脂、玻璃 纤维、陶瓷、金属、石墨、奈米碳管或玻璃，及其组合。
9.根据权利要求7所述的封装结构，其特征在于，所述银层的厚度介在1μ m至5 μ m之间。
10.根据权利要求7所述的封装结构，其特征在于，所述金层的厚度介在0.01 μ m至 0. 3μπ 之间。
11.根据权利要求7所述的封装结构，其特征在于，所述金层的厚度小于所述银层厚度 的 30%。
12.根据权利要求7所述的封装结构，其特征在于，所述封装基板还包括 一防焊层，设置在所述基板本体上、所述线路层上或所述金属复合层上。
13.根据权利要求7所述的封装结构，其特征在于，所述电子元件是一发光二极管晶 粒、或一集成电路芯片或一半导体元件。
14.根据权利要求7所述的封装结构，其特征在于，还包括另一个电子元件，表面贴合 在所述金属复合层。
15.根据权利要求7所述的封装结构，其特征在于，所述封装基板还包括一导电层，其硬度大于60HV，且所述封装结构封装完成后所述导电层外露在所述封装 结构。
16.根据权利要求7所述的封装结构，其特征在于，所述封装基板还包括 一导电层，其中所述导电层具有铜层、镍层、银层、金层或其组合。
全文摘要
一种封装结构包括一封装基板及一电子元件。封装基板包括一基板本体、一线路层及一金属复合层。线路层设置在基板本体上，金属复合层设置在线路层上，金属复合层由内而外依序具有一镍层、一银层及一金层。电子元件设置在金属复合层。除可避免银层氧化所造成的外观瑕疵外，还可有效地利用金层与金线结合性及焊锡性较佳的优点，以提升产品的可靠性。
文档编号H01L33/62GK102044519SQ20091025215
公开日2011年5月4日 申请日期2009年12月7日 优先权日2009年10月9日
发明者陈宏男 申请人:尚安品有限公司