半导体器件的制造方法以及半导体器件和电子装置的制作方法

专利名称：半导体器件的制造方法以及半导体器件和电子装置的制作方法
技术领域：
本发明涉及半导体器件的制造方法以及半导体器件和电子装置。
背景技术：
近年来，设于绝缘衬底上的薄膜集成电路的转移技术发展已经有了进展。对于该 技术，存在例如这样的一种技术在薄膜集成电路和衬底之间设有剥离层，使用含有卤素的 气体除去该剥离层，由此从支撑衬底上分离薄膜集成电路并随后进行转移(见参考l :日本 专利待审查号H8-254686)。 此外，通过无线电发射和接收数据的半导体器件已经得到积极地发展。发射和接 收数据的半导体器件是指无线芯片、集成电路芯片、射频标签、无线电标签、电子标签、无线 处理器，无线存储器等。目前实际应用中的半导体器件主要使用采用硅衬底发射和接收数 据的半导体器件。

发明内容
根据上述参考l，在衬底的一个表面上形成剥离层，在该剥离层上形成薄膜集成电 路，并随后除去该剥离层。因此，从衬底剥离该薄膜集成电路且在衬底和薄膜集成电路之间 存在间隙。此后，将薄膜集成电路固定到基底材料。然而，由于该薄膜集成电路薄至约为几 个微米且极轻，因此将薄膜集成电路固定到基底材料之前，薄膜集成电路可能从衬底上散 落。因此，本发明的一个目标是容易地制造包含薄膜集成电路的半导体器件。
当尝试成功地以低成本实现用作无线芯片的半导体器件时，由于硅衬底昂贵而难 以降低其成本。此外，商用硅衬底为圆形，其直径最多为约30cm。因此，难以大规模生产，所 以难以降低半导体器件的成本。所以，本发明的一个目标为提供通过允许大规模生产而降 低成本的半导体器件。 根据本发明，在第一衬底的一个表面上形成剥离层之后，选择性地除去该剥离层 以形成设有剥离层的第一区域和没有剥离层的第二区域。随后，在剥离层的整个表面上形 成基底绝缘层。因此，基底绝缘层在第一区域与该剥离层接触，在第二区域与衬底接触。
接着，在基底绝缘层上形成包括多个薄膜晶体管的薄膜集成电路。随后，形成开口 并在此后通过向该开口引入腐蚀剂而除去该剥离层。这种情况下，在设有剥离层的第一区 域内衬底和基底绝缘层之间存在间隙，而在没有剥离层的第二区域内衬底和基底绝缘层仍 然牢固地固定。由于以这种方式提供即使在除去剥离层之后第一衬底和基底绝缘层仍牢固 固定的区域，可以防止提供在该基底绝缘层上的薄膜集成电路散落。 除去该剥离层之后，在薄膜集成电路上提供相当于薄膜等的基底材料，以集成该 薄膜集成电路和基底材料。接着，从第一衬底上剥离该薄膜集成电路和基底材料，在这种情况下暴露出用于外部连接的导电层的底面。随后，连接该薄膜集成电路和第二衬底，使得第 二衬底上的导电层与用于该薄膜集成电路的连接的导电层接触。 根据本发明的一个特征，半导体器件的制造方法包括步骤在第一衬底上选择性 地形成剥离层；形成基底绝缘层(也称为第一绝缘层)使其与第一衬底和剥离层接触；在 基底绝缘层上形成至少包括源区和漏区的薄膜晶体管；在该薄膜晶体管上形成层间绝缘 膜(也称为第二绝缘层)；在第一和第二绝缘层内形成第一开口，从而暴露第一衬底的一部 分；在第二绝缘层内形成第二开口，从而暴露该薄膜晶体管的源区或者漏区；在第二绝缘 层上形成第一导电层，从而填充第一开口和第二开口 ；从第一衬底上剥离包括该薄膜晶体 管的叠层体；以及，将包括该薄膜晶体管的叠层体固定到第二衬底，使得第一导电层与提供 在第二衬底上的第二导电层接触。 根据本发明的一个特征，半导体器件的制造方法包括步骤在第一衬底上选择性 地形成剥离层；形成基底绝缘层(也称为第一绝缘层)使其与第一衬底和剥离层接触；在 基底绝缘层上形成至少包括源区和漏区的薄膜晶体管；在该薄膜晶体管上形成层间绝缘 膜(也称为第二绝缘层)；在第一和第二绝缘层内形成第一开口，从而暴露第一衬底的一部 分；在第二绝缘层内形成第二开口，从而暴露该薄膜晶体管的源区或者漏区；在第二绝缘 层上形成第一导电层，从而填充第一开口和第二开口 ；在第一和第二绝缘层内形成第三开 口，从而暴露该剥离层；通过向第三开口引入腐蚀剂而除去该剥离层；从第一衬底上剥离 包括该薄膜晶体管的叠层体；以及，将包括该薄膜晶体管的叠层体固定到第二衬底，使得第 一导电层与提供在第二衬底上的第二导电层接触。 根据本发明的另一个特征，半导体器件的制造方法包括步骤在第一衬底上选择 性地形成剥离层；形成基底绝缘层(也称为第一绝缘层)使其与第一衬底和剥离层接触； 在基底绝缘层上形成至少包括源区和漏区的薄膜晶体管；在该薄膜晶体管上形成层间绝缘 膜(也称为第二绝缘层)；在第一和第二绝缘层内形成第一开口，从而暴露第一衬底的一部 分；在第二绝缘层内形成第二开口，从而暴露该薄膜晶体管的源区或者漏区；形成第一导 电层，从而填充第一开口和第二开口 ；在第一和第二绝缘层内形成第三开口 ，从而暴露该剥 离层；通过向第三开口引入腐蚀剂而选择性地除去该剥离层；使用物理方法从第一衬底上 剥离包括该薄膜晶体管的叠层体；以及，将包括该薄膜晶体管的叠层体固定到第二衬底，使 得第一导电层与提供在第二衬底上的第二导电层接触。 根据上述制造方法，第一衬底为玻璃衬底或者石英衬底。此外，含有钨或钼的层被 制成为剥离层。而且，采用在氧气氛围内的溅射方法制作含有钼或者钨的氧化物的层，将其 作为剥离层。此外，含有钨或钼的层被制成为剥离层，并在其上制作含有硅的氧化物的层， 将其作为第一绝缘层。此外，腐蚀剂为含有卤素氟化物的气体或者液体。 根据本发明的另一个特征，半导体器件包含提供在衬底上的第一导电层；覆盖 第一导电层的基底绝缘层(也称为第一绝缘层)；提供在基底绝缘层上的薄膜晶体管；覆盖 薄膜晶体管的层间绝缘层(也称为第二绝缘层)；以及提供在该层间绝缘层上的第二导电层。 在具有上述结构的半导体器件中，第二导电层通过提供在层间绝缘层内的开口连 接到该薄膜晶体管的源区或者漏区，并通过分别提供在基底绝缘层和层间绝缘层内的开口 连接到第一导电层。
根据本发明的另一个特征，半导体器件包含提供在衬底上的第一导电层；覆盖 第一导电层的保护绝缘层(也称为第一绝缘层)；覆盖该保护绝缘层的基底绝缘层(也称 为第二绝缘层)；提供在基底绝缘层上的薄膜晶体管；覆盖薄膜晶体管的层间绝缘层(也称 为第三绝缘层)；以及提供在该层间绝缘层上的第二导电层。在具有上述结构的半导体器 件中，第二导电层通过提供在层间绝缘层内的开口连接到该薄膜晶体管的源区或者漏区， 并通过分别提供在保护绝缘层、基底绝缘层、和层间绝缘层内的开口连接到第一导电层。
在根据本发明的半导体器件的上述组成部分中，衬底具有弹性。此外，第一导电层 起着天线的作用。而且，第二导电层的侧表面接触层间绝缘层。此外，该薄膜晶体管具有沟 道形成区域和杂质区域。而且，该薄膜晶体管具有侧壁绝缘层。 根据本发明的另一个特征，半导体器件包含薄膜晶体管；覆盖该薄膜晶体管的 第一绝缘层；以及提供在第一绝缘层上的第二导电层。第二导电层通过提供在第一绝缘层 内的开口连接到该薄膜晶体管的源区或者漏区，并通过提供在第一绝缘层内的第二开口被暴露。 根据本发明的另一个特征，半导体器件包含第一导电层；提供在第一导电层上 的薄膜晶体管；覆盖该薄膜晶体管的第一绝缘层；以及提供在第一绝缘层上的第二导电 层。第二导电层通过提供在第一绝缘层内的开口连接到该薄膜晶体管的源区或者漏区，并 通过提供在第一绝缘层内的第二开口连接到第一导电层。 根据本发明，在除去剥离层之后，提供了衬底和基底绝缘层牢固固定的区域；因 此，可以防止提供在基底绝缘层上的薄膜集成电路散落，并可以容易地制造包括薄膜晶体 管的半导体器件。此外，由于根据本发明使用除了硅衬底之外的衬底制造半导体器件，因此 可以一次制造大量的半导体器件并可以提供成本降低的半导体器件。 —旦阅读了结合附图的如下详细描述，本发明的这些及其它目标，特征和优点将 变得更加明显。


在附图中 图1A至1C为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图2A至2C为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图3A和3B为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图4A和4B为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图5A和5B为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图6A至6C为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图7A至7D为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图8A和8B为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图9A至9C为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图10A至10C为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图11为解释根据本发明特定方面的半导体器件制造方法的视图； 图12A至12D为分别解释根据本发明特定方面的半导体器件制造方法的视图； 图13为解释根据本发明特定方面的半导体器件的视 图14A和14B为分别解释根据本发明特定方面的半导体器件的视图； 图15A和15B为分别解释根据本发明特定方面的半导体器件的视图； 图16A和16B为分别解释根据本发明特定方面的半导体器件的视图； 图17A和17B为分别解释根据本发明特定方面的半导体器件的视图； 图18A和18B为分别解释根据本发明特定方面的半导体器件的视图； 图19A至19E为分别解释根据本发明特定方面的半导体器件的使用方式的视图； 图20A和20B为分别解释根据本发明特定方面的半导体器件的使用方式的视以及 图21A至21C为分别解释根据本发明特定方面的半导体器件的视图。 将参考附图描述本发明的实施方式。然而，容易理解，各种改变和调整对于本领域
技术人员而言是明显的。因此，除非这些改变和调整背离本发明，否则应认为本发明包含这
些改变和调整。注意，用相同的参考数字表示用于解释实施方式的所有图中的相同部分或
者具有相同功能的部分，并省略了对其详细描述。(实施方式1) 将参考附图解释本发明的半导体器件制造方法。首先在衬底100的一个表面形成 剥离层101至103(见图1A中的截面视图和图3A中的透视图；图1A中的A-B对应于图3A 中的A-B)。衬底100采用玻璃衬底、石英衬底、在一个表面形成绝缘层的不锈钢衬底或金属 衬底、可承受该工艺的处理温度的耐热塑料衬底等。由于这样的衬底100的尺寸和形状没 有限制，只要使用例如边长不短于lm的矩形衬底，可以完全提高生产率。与使用圆形硅衬 底的情形相比，该优点有着巨大优势。此外，提供在衬底IOO上的薄膜集成电路随后从衬底 100上剥离。因此，通过再次重新使用衬底IOO，可以在衬底IOO上制作新的薄膜集成电路。 所以可以降低成本。注意，重新使用的衬底ioo优选采用石英衬底。 在衬底100的一个表面上形成薄膜之后，使用光刻方法图形化该薄膜以选择性地 形成剥离层101。可以采用已知方法(溅射、等离子体化学气相沉积方法等)将剥离层101 至103形成为由元素钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、 锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、和硅(Si)、或者包含这些元素作为主要 成分的合金材料或化合物材料制成的层的单层或叠层。包含硅的层的晶体结构可以为非晶 态、微晶态、或者多晶态中的任意一种。 当剥离层101至103具有单层结构时，优选形成钨层、钼层、或者含有钨和钼的混 合物的层。或者，形成含有钨的氧化物或者氧氮化物(oxynitride)的层、含有钼的氧化物 或者氧氮化物的层、或者含有钨和钼混合物的氧化物或者氧氮化物的层。注意，钨和钼的混 合物对应于例如鸨和钼的合金。 当剥离层101至103具有叠层结构时，优选形成钨层、钼层、或者含有钨和钼的混 合物的层作为第一层，并形成钨、钼、或钨和钼的混合物的氧化物、氮化物、氧氮化物或者氮 氧化物(nitride oxide)作为第二层。 当形成剥离层101至103以获得含有钨的层和含有钨的氧化物的层的叠层结构 时，可以利用通过形成含有钨的层和在其上形成含有氧化硅的层，而在钨层和氧化硅层之 间的界面形成含有钨的氧化物的层。在形成含有钨的氮化物、氧氮化物、和氮氧化物的层情 形中也是如此。需要形成含有钨的层，并随后在其上形成氮化硅层、氧氮化硅层、或者氮氧
6化硅层。 鸨的氧化物用W0x表示，其中x变化范围为2至3。对于x的值，具体而言有x为 2 (W02) 、2. 5 (W205) 、2. 75 (W40n) 、3 (W03)等的情形。在形成钨的氧化物时，上述x值没有具体 限制，需要依据腐蚀速率确定其值。然而，在氧气氛围中使用溅射方法形成的含有钨的氧化 物(W0X ;0 < x < 3)的层具有最理想的腐蚀速率。因此，为了縮短制造时间，优选使用在氧 气氛围中用溅射方法形成含有钨的氧化物的层作为剥离层。 尽管根据上述工艺，剥离层101至103制成与衬底IOO接触，但是本发明不限于此 工艺。将成为基底的绝缘层可制成与衬底100接触，剥离层101至103可制成与该绝缘层 接触。 随后，将成为基底的基底绝缘层104被制成覆盖剥离层101至103(见图IB)。基 底绝缘层104在未设有剥离层101至103的区域内接触衬底IOO，在其它区域内接触剥离 层101至103。使用已知方法(溅射方法、等离子体化学气相沉积方法等)将该基底绝缘层 104形成为由含有硅的氧化物或者硅的氮化物的层的单层或叠层。硅的氧化物材料为含有 硅(Si)和氧(0)的材料，对应于氧化硅、氧氮化硅、氮氧化硅等。硅的氮化物材料为含有硅 和氮(N)的材料，对应于氮化硅、氧氮化硅、氮氧化硅等。 当基底绝缘层104具有例如两层结构时，需要形成氮氧化硅层作为第一层，氧氮 化硅层作为第二层。当基底绝缘层104具有三层结构时，需要形成氧化硅层作为第一绝缘 层，氮氧化硅层作为第二绝缘层，氧氮化硅层作为第三绝缘层。或者，需要形成氧氮化硅层 作为第一绝缘层，氮氧化硅层作为第二绝缘层，氧氮化硅层作为第三绝缘层。基底绝缘层 104起着防止来自衬底100的杂质进入的阻挡膜的作用。 随后，在基底绝缘层104上形成非晶半导体层(例如，含有非晶硅的层)。使用已 知方法(溅射方法、低压化学气相沉积方法、等离子体化学气相沉积方法等)将该非晶半导 体层制成厚度为25nm至200nm(优选30nm至150nm)。接着，使用已知的结晶方法(激光晶 化方法、使用RTA或退火炉的热晶化方法、使用促进结晶的金属元素的热晶化方法，使用促 进结晶的金属元素的热晶化方法和激光晶化方法组合的方法等)使该非晶半导体层结晶 化以形成结晶半导体层。此后，得到的结晶半导体层被图形化成所需图形以形成结晶半导 体层121和122。 结晶半导体层121和122的制造工艺的一个具体示例如下首先，使用等离子体化 学气相沉积方法形成厚66nm的非晶半导体。接着，将含有促进结晶的金属元素镍的溶液保 持在该非晶半导体层上之后，对非晶半导体层进行脱氢处理(50(TC， 1小时)和热晶化处理 (550°C ， 4小时)，从而形成结晶半导体层。之后，通过执行激光束辐射，如果需要并且使用 光刻方法进行图形化处理，从而形成结晶半导体层121和122。 注意，对于采用激光晶化方法形成结晶半导体层121和122的情形，使用连续振 荡或脉冲振荡气体激光器或固体激光器。下述激光器可以用作气体激光器受激准分子激 光器、YAG激光器、YV04激光器，YLF激光器、YA103激光器、玻璃激光器，红宝石激光器、Ti : 蓝宝石激光器等。另一方面，使用掺铬、钕、铒、钬、铈、钴，钛、或铥的诸如YAG、YV04、YLF、或 YA103晶体的激光器可以用作固体激光器。 当使用连续波激光器时晶体缺陷很少，且其结果为，可以使用具有大晶粒尺寸的 多晶半导体制作晶体管。此外，由于迁移率和响应是有利的，高速驱动是可能的，且可以提高元件的工作频率。此外，由于特性变化很小，所以可以获得高的可靠性。晶体管沟道长度 的方向优选和激光的扫描方向相同，从而进一步提高工作频率。这是因为，在使用连续波的 激光晶化工艺中，当晶体管沟道长度方向和相对于衬底的激光扫描方向几乎平行时(优选 地从-30°到30° )，可以获得最高的迁移率。注意，沟道长度方向和电流流动方向一致，换 而言之，和在沟道形成区域中电荷移动的方向一致。按照这个方式制造的晶体管具有包含 多晶半导体的有源层，其中晶粒在该半导体中沿沟道方向延伸，且这意味着几乎沿沟道方 向形成晶粒边界。 此外，也可以使用脉冲波激光器。这是因为，只要激光以使得在熔化该半导体薄膜 之后并在凝固该半导体薄膜之前发射下一个脉冲的某一重复频率振荡的激光束，就可以获 得沿扫描方向连续生长的晶粒，而不管以脉冲输出的能量束(脉冲束)。理想地是使用重复 率极限低的脉冲束，其中该脉冲束的脉冲周期设成短于从熔化半导体薄膜到凝固半导体薄 膜的时间。具体地，脉冲激光的重复率设成不低于10MHz，优选为60MHz至100MHz。该重复 率带远高于通常使用的脉冲激光的重复率带，后者为几十Hz到几百Hz。使用上述重复率， 可以在熔化半导体薄膜之后并在凝固半导体薄膜之前发射下一个脉冲的激光束。因此，由 于固相和液相之间的界面可以在半导体薄膜中连续地移动，这不同于使用具有传统重复率 带的脉冲波激光的情况，可以形成具有沿扫描方向连续生长的晶粒的半导体薄膜。更为具 体地，可以形成晶粒的集合，其中每个晶粒沿扫描方向的宽度约为10 ii m至30 ii m，沿与扫 描方向垂直的方向的宽度约为1 P m至5 ii m，因此可以获得几乎和连续波激光的晶粒相同 的晶粒。通过形成在扫描方向上长距离地延伸的单晶的晶粒，也可能形成至少在薄膜晶体 管的沟道长度方向上几乎没有晶界的半导体薄膜。能够以上述重复率振荡的下述激光器可 以用作该脉冲激光器Ar激光器、Kr激光器、受激准分子激光器、C02激光器、YAG激光器、 Y203激光器、YV04激光器、YLF激光器、YA103激光器、玻璃激光器、红宝石激光器、变石激光 器、Ti :蓝宝石激光器、铜蒸汽激光器、或者金蒸汽激光器。 此外，当使用促进结晶的金属元素使该非晶半导体层晶化时，有利的是除了可能 在低温下并在短时间内结晶之外，晶体沿相同的方向生长，而不利的是截止电流增大，因为 该金属元素仍然在结晶半导体层内，因此其特性未稳定。因此，理想地是形成在结晶半导体 层上充当吸气位置(gettering site)的非晶半导体层。由于需要使充当吸气位置的该非 晶半导体层优选含有杂质元素磷或氩，理想地是采用能够使该非晶半导体层含有高浓度氩 的溅射方法制作该非晶半导体层。之后，通过进行热处理(RTA方法、使用退火炉的热退火) 将金属元素扩散到该非晶半导体层内，并随后除去含有金属元素的该非晶半导体层。因此， 可以降低该结晶半导体层内金属元素的含量或者除去该金属元素。 之后，制作覆盖该结晶半导体层121和122的栅绝缘层105。使用已知方法(等离 子体化学气相沉积方法或者溅射方法)将栅绝缘层105制成为含有由硅的氧化物或者硅的 氮化物的层的单层或者叠层。具体地，将该栅绝缘层105形成为含有氧化硅的层、含有氧氮 化硅的层、或者含有氮氧化硅的层的单层或叠层。 接着，在栅绝缘层105上堆叠第一导电层和第二导电层。使用已知方法(等离子体 化学气相沉积或溅射方法)将第一导电层制成厚度为20nm至100nm。使用已知方法将第二 导电层制成厚度为100nm至400nm。第一导电层和第二导电层由钽(Ta)、钨(W)、钛(Ti)、 钼(Mo)、铝(Al)，铜(Cu)、铬(Cr)、铌(Nd)等元素、或者含有这些元素作为主要成分的合金材料或化合物材料制成。或者，第一导电层和第二导电层由以掺了诸如磷等杂质元素的多晶硅为代表的半导体材料制成。 第一导电层和第二导电层的组合实例为氮化钽(TaN，钽和氮的组分比没有限制)层和该氮化钽层上的钨(W)层的叠层结构，氮化钨(WN，钨和氮的组分比没有限制)层和该氮化钨层上的钨(W)层的叠层结构，氮化钼(MoN，钼和氮的组分比没有限制)层和该氮化钼层上的钼(Mo)层的叠层结构等。由于氮化钨或者氮化钽具有高的热阻，可以在形成第一导电层和第二导电层之后进行目的为热激活的热处理。此外，对于三层结构而非二层结构的情形，理想地是采用钼层、铝层、和钼层的叠层结构。 随后，使用光刻方法制作抗蚀剂掩模，并进行用于形成栅电极和栅线的蚀刻处理，从而形成分别用作栅电极的导电层(也称为栅电极层)106至109。 接着，采用离子掺杂方法或者离子注入方法将提供n型导电性的杂质元素加入到结晶半导体层121内以形成低浓度区域，从而形成n型杂质区域110。使用15族元素作为提供n型导电的杂质元素，例如使用磷(P)或砷(As)。 随后，将提供p型导电性的杂质元素加入到结晶半导体层122，由此形成p型杂质区域lll。例如，使用硼(B)作为提供p型导电性的杂质元素。 随后，形成一绝缘层，从而覆盖栅绝缘层105和导电层106至109。使用已知方法(等离子体化学气相沉积方法或者溅射方法)将该绝缘层形成为含有诸如硅、硅的氧化物、或者硅的氮化物的无机材料的层(也称为无机层)或者含有诸如有机树脂的有机材料的层(也称为有机层)的单层或叠层。优选地，将含有硅的氧化物的层制成该绝缘层。
接着，通过使用主要用于垂直方向的各向异性蚀刻来选择性地蚀刻该绝缘层，形成与导电层106至109的侧表面接触的绝缘层(下文中称之为侧壁绝缘层)112和113 (见图1C)。侧壁绝缘层112和113被用作掩模。 注意，根据用于形成侧壁绝缘层112和113的蚀刻工艺，栅绝缘层105也被蚀刻，因此形成栅绝缘层163和164。栅绝缘层163和164是与导电层106至109和侧壁绝缘层112及113交叠的层。 由于栅绝缘层105和侧壁绝缘层112和113的材料均具有相同的蚀刻速率，所以栅绝缘层105以这样的方式被蚀刻，图1C示出了这种情形。 因此，尽管进行了用于形成侧壁绝缘层112和113的蚀刻工艺，但是当栅绝缘层105和侧壁绝缘层112及113的材料分别具有不同蚀刻速率时，栅绝缘层105被保留下来。
接着，以侧壁绝缘层112和导电层106及107为掩模将提供n型导电性的杂质元素添加到结晶半导体层121内，由此形成第一 n型杂质区域(也称为LDD区域)114和第二n型杂质区域115。第一 n型杂质区域114内包含的杂质元素的浓度低于第二 n型杂质区域115内包含的杂质元素的浓度。 注意，优选使用侧壁绝缘层作为掩模，从而形成第一 n型杂质区域114。当采用其中使用侧壁绝缘层作为掩模的方法时，其优点在于可以确定地形成LDD区域，且可以容易地控制该LDD区域的宽度。 通过上述工艺，完成了n型(n沟道型)薄膜晶体管116和p型(p沟道型)薄膜晶体管117。 n型薄膜晶体管116具有LDD结构，并具有包括第一 n型杂质区域114(也称为LDD区域)、第二 n型杂质区域、和沟道形成区域118的有源层；栅绝缘层163 ;以及分别
9用作栅电极的导电层106和107。 p型薄膜晶体管117具有单漏结构，并具有包括p型杂质区域111和沟道形成区域119的有源层；栅绝缘层164 ;以及分别用作栅电极的导电层108和109。 接着，将单层或叠层的层间绝缘层以覆盖薄膜晶体管116和117(见图2A)。使用已知的方法(例如S0G方法、小滴释放方法等)将覆盖薄膜晶体管116和117的层间绝缘层形成为诸如硅的氧化物或者硅的氮化物的无机材料；诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、或环氧树脂的有机材料等的单层或叠层。 此外，可以由硅氧烷基材料制作覆盖薄膜晶体管116和117的层间绝缘层。硅氧烷包含由硅-氧键形成的骨架结构。作为取代基，可以使用至少包含氢的有机基团(例如烷基、芳(族)烃)、含氟基团、或者至少包含氢和含氟基团的有机基团。
图2A所示截面结构中覆盖薄膜晶体管116和117的层间绝缘层具有三层结构。含有氧化硅的层制成为第一层间绝缘层123，含有树脂的层制成为第二层间绝缘层124，含有氮化硅的层制成为第三层间绝缘层125。 注意，在形成层间绝缘层123至125之前和在形成层间绝缘层123至125中的一个或者多个之后，理想地是进行热处理，其目的为恢复该半导体层的结晶度，激活添加到半导体层中的杂质元素，或者氢化该半导体层。理想地是该热处理采用热退火、激光退火方法、RTA方法等。 接着，使用光刻方法刻蚀层间绝缘层123至125，从而形成用于暴露衬底100、p型杂质区域111、和n型杂质区域115的部分的开口 130至135(见图2B)。在形成这些开口130至135的工艺中，并没有将剥离层101-103暴露出来。 尽管在上述工艺中以相同的工艺制成开口 130至135，本发明不限于此工艺。开口
130和135内待暴露的对象(衬底或者杂质区域)都不同于开口 131至134内待暴露的对
象；因此，可以以不同的工艺制作开口 130和135以及开口 131至134。 随后，形成导电层以填充开口 130至135，并通过图形化这些导电层形成导电层
136至139 (见图2C)。导电层136至139分别用作源导线或者漏布线，也作为与外部端子
连接的导电层。 注意，按照这个方式制作的导电层136至139的侧表面没有接触剥离层101至103，但接触层间绝缘层123至125。这是因为，在使用腐蚀剂除去剥离层101至103时，腐蚀剂并未除去导电层136至139。 使用已知的方法(等离子体化学气相沉积方法或者溅射方法)将导电层136至139形成为元素钛(Ti)、铝(Al)、和钕(Nd)、或者含有这些元素作为主要成分的合金材料或者化合物材料的单层或叠层。含有铝作为主要成分的合金材料对应于，例如，主要成分为铝的含有镍的合金材料，或者主要成分为铝的含有镍以及碳和硅两者之一或二者的合金材料。对于导电层136至139，例如，理想地是采用阻挡层、铝硅(Al-Si，对应于其中添加了硅的铝)层和阻挡层的叠层结构；或者是阻挡层、铝硅(Al-Si)层、氮化钛(TiN，钛和氮的组分没有限制)层和阻挡层的叠层。注意，阻挡层对应于由钛、钛的氮化物、钼、或者钼的氮化物形成的层。铝和铝硅层电阻值低且不昂贵，是形成导电层136至139的最佳材料。此外，当提供上、下阻挡层时，可以防止产生铝或铝硅的小丘。而且，当提供下阻挡层时，可以获得铝或铝硅与结晶半导体层之间的良好接触。此外，不管是否在结晶半导体层上形成的薄的
10天然氧化物层，当形成钛的阻挡层时，由于钛是具有强的还原特性的元素，因此可以减少该天然氧化物层并可以获得与结晶半导体层的优良接触。 接着，形成绝缘层140以覆盖导电层136至139。绝缘层140对应于诸如DLC(类金刚石碳)的含有碳的层、含有氮化硅的层、含有氮氧化硅的层、含有有机材料(优选为环氧树脂)的层等。注意，绝缘层140用作保护层，在不需要的时候可以不形成该绝缘层140。此外，当使用由有机材料形成的层制成绝缘层140时，即使在除去剥离层101至103之后，衬底100上多个元件的重量增大。因此，可以防止该多个元件从衬底100上散落，且不会成巻绕的形状；因此可以防止元件的破裂和损坏。在此，使用上述工艺制成的包括薄膜晶体管116和117以及导电层136至139的元件统称为薄膜集成电路142 (见图2C的截面视图和图3B的透视图)。 换而言之，薄膜集成电路142对应于包含薄膜晶体管116和117的叠层体。 随后，使用光刻方法蚀刻基底绝缘层104、层间绝缘层123至125、以及绝缘层140，
形成开口 141，以暴露剥离层101至103 (见图4A的截面视图和图5A的透视图)。 接着，通过向开口 141引入腐蚀剂除去剥离层101至103 (见图4B的截面视图和
图5B的透视图)。至于湿法腐蚀情形，腐蚀剂可以使用其中用水或氟化铵稀释氢氟酸的
混合溶液；氢氟酸和硝酸的混合溶液；氢氟酸、硝酸和醋酸的混合溶液；过氧化氢和硫酸的
混合溶液；过氧化氢、氨水和水的混合溶液；过氧化氢、盐酸和水的混合溶液等。此外，对于
干法刻蚀的情形，可以使用包含卤素基原子或分子的气体或者包含氧的气体。 优选地，腐蚀剂采用包含卤素氟化物或者卤素间化合物的气体或者液体。例如，使
用三氟化氯(C1F3)作为含有卤素氟化物的气体。 此外，含有卤素氟化物的气体或者液体(含有卤化物的气体或者液体)可以使用三氟化氮(NF》、三氟化溴(Brfg、或者氟化氢。对于使用氟化氢(HF)的情形，将含有硅的氧化物的层制成剥离层。 由于导电层136和13提供成未接触剥离层101至103，在该工艺中导电层136和139并未被腐蚀剂蚀刻。 随后，在将薄膜集成电路142的一个表面固定到基底材料143并集成薄膜集成电路142和基底材料143之后，从衬底100上彻底剥离薄膜集成电路142 (见图6A的截面视图和图7A的透视图)。 基底材料143对应于其中堆叠了 (由聚丙烯、聚酯、乙烯、聚乙烯氟化物、聚氯乙稀等形成的)层状膜和纤维材料纸的叠层膜，其中堆叠了基膜(聚酯、聚酰胺、无机气相沉积薄膜、各种纸等)和粘接合成树脂薄膜(丙烯酸基合成树脂、环氧基合成树脂等)的薄膜等。采用热压结合对对象进行层压处理以形成层状膜。在进行层压处理时，采用热处理使为层膜的最上表面提供的粘接层或为最外层(非粘性层)提供层熔化，从而通过施加压力固定。基底材料143的表面可提供或不提供有粘接层。该粘接层对应于含有诸如热固树脂、紫外硬化树脂、环氧树脂基粘接剂，或者树脂添加剂的含粘接剂的层。 随后，使用切割设备、激光辐射设备、切片机、线状锯等将薄膜集成电路142和基底材料143的集成分隔开(见图7B的透视图)。 接着，将薄膜集成电路142的另一表面固定到设有导电层151和152的衬底153 (见图6B的截面视图和图7C及7D的透视图)。此外，使用含有导电颗粒155的树脂154粘接薄膜集成电路142和衬底153，使得包含在薄膜集成电路142内的导电层136和139以及衬底153上的导电层151彼此接触。 含有导电颗粒155的树脂154对应于各向异性导电层。 衬底153优选使用具有弹性的、薄的和轻质的塑料衬底，特别地，可以使用由如下材料制成的衬底PET (聚对苯二甲酸乙二醇酯)、PEN(聚萘二酸乙二醇酯)、PES (聚砜醚)、聚丙烯、聚硫丙烯、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜、聚邻苯二酰胺等。
本实施例示出了在衬底153上提供用作天线的导电层151和152，且使用上述工艺完成用作无线电芯片的半导体器件的制作的情形。 注意，根据上述结构使用含有导电颗粒155的树脂154粘接薄膜集成电路142和衬底153。然而，本发明不限于这种模式，可以另外使用凸块(凸起形状的导电层)165和166连接薄膜集成电路142和衬底153。这种情况下，衬底153上的导电层151和152被保护绝缘层156覆盖。此外，在保护绝缘层156的部分内设有开口。[OO"](实施方式2) 根据上述实施方式，剥离层101至103被腐蚀剂彻底除去(见图4B)。然而，本发明不限于这个模式，可以使用腐蚀剂选择性地除去剥离层101至103(见图8A)。之后，通过在薄膜集成电路142上提供基底材料143而集成薄膜集成电路142和基底材料143之后，可以使用物理方法将薄膜集成电路142和基底材料143从衬底100上剥离(见图8B)。同样地，可以使用物理方法在不除去剥离层101至103的情况下，将薄膜集成电路142和基底材料143从衬底100上剥离。当使用物理方法将薄膜集成电路142从衬底100上剥离时，会出现剥离层101至103被遗留在衬底100上的情形或者剥离层101至103和薄膜集成电路142都被剥离衬底IOO的情形。该实施例模式示出了后一种情形(见图8B)。注意，物理方法对应于从外部施加压力(例如从喷嘴喷出的气体风压或者超声波)的方法。
如前所述，通过使用选择性地除去剥离层101至103的方法以并结合使用物理方法来代替用腐蚀剂彻底除去剥离层101至103，可在短时间内除去剥离层101至103，因此可以提高生产率。
(实施方式3) 根据本发明的半导体器件制造方法简要地包含如下步骤在衬底上形成薄膜集成
电路的步骤，从该衬底上剥离薄膜集成电路的步骤，以及将被剥离的薄膜集成电路固定到
一衬底上的步骤。在固定了该薄膜集成电路的衬底上提供导电层。该导电层用作天线或者
仅用作连接导线。之后，将解释根据本发明的半导体器件的各种模式。 首先，解释集成了多种功能的半导体器件(见图16A和16B)。多个薄膜集成电路
601至604被固定到设有导电层的衬底600的上部。使用包含导电颗粒155的树脂154粘
接衬底600上的导电层和薄膜集成电路601至604每一个内所包含的位于衬底背侧上的连
接导电层。每个薄膜集成电路601至604用作中央处理器(CPU)、存储器、网络处理电路、盘
处理电路、图像处理电路、音频处理电路、电源电路、温度传感器、湿度传感器、红外传感器
等中的一个或者多个。 接着，解释具有显示部分的半导体器件(见图17A和17B，图17A中的A_B对应于图17B中的A-B)。薄膜集成电路624和625被固定到衬底620的上部，薄膜集成电路628和629被固定到连接薄膜626和627的上部。显示部分623和薄膜集成电路624通过衬底620上的导电层631而彼此接触。薄膜集成电路624和薄膜集成电路628通过衬底620上的导电层631以及连接薄膜627上的导电层635而彼此接触。含有导颗粒155的树脂154被用于连接这些导电层。使用密封剂630粘接衬底620和相对的衬底621。
随后，解释用作IC卡的半导体器件(见图18A和18B)。薄膜集成电路611被固定到衬底610的上部。使用含有导电颗粒155的树脂154粘接衬底610上的导电层612和薄膜集成电路611背侧上的连接导电层。在此，衬底610使用薄的、轻质的且具有弹性的衬底，因此可以提供具有弹性且具有薄的和轻质的附加价值的IC卡。 接着，解释用作IC卡的半导体器件(见图21A)。薄膜集成电路642至645被粘结到衬底640的上部。使用含有导电颗粒155的树脂154粘接衬底640上的导电层641和薄膜集成电路644背侧上的连接导电层。薄膜集成电路642至645每一个用作中央处理器(CPU)、存储器、网络处理电路、盘处理电路、图像处理电路、音频处理电路、电源电路、温度传感器、湿度传感器、红外传感器等中的一个或者多个。根据本发明具有上述结构的半导体器件具有用作天线的导电层641，并具有多个薄膜集成电路642至645，因此可以提供高性能的无线电芯片。因此，可以提供可实现诸如加密处理的复杂过程并获得高性能的IC卡。
注意，在图21A所示的结构中，在薄膜集成电路642至645的外围提供用作天线的导电层641。然而，本发明不限于这种模式。可以提供薄膜集成电路642至645，使其与用作天线的导电层641交叠(见图21B和21C)。因此通过减小衬底640的面积，可以提供实现尺寸减小、厚度减薄且重量减轻的无线芯片。在实现尺寸减小的该半导体器件中，例如通过对待固定到人体皮肤(优选地为前额皮肤)上的薄膜集成电路642至645中任一个提供温度传感器，可以测量身体温度。 包括在根据本发明的半导体器件中的薄膜集成电路实现了尺寸减小、厚度减薄、且重量减轻，而且通过将其应用于包括多个系统的半导体器件(见图16A和16B)、具有显示功能的半导体器件(见图17A和17B) 、 IC卡(见图18A和18B) 、 IC卡(图21A)和无线芯片(图21B和21C)中的每一个，还可以实现高性能和高的附加价值。
[实施例l] 本实施例将解释用于形成微小导电层的方法。首先，在具有绝缘表面的衬底100上形成剥离层101至103、基底绝缘层104、结晶半导体层121和122、栅绝缘层105、以及导电层171和172。接着，使用光掩模在导电层171和172上形成抗蚀剂掩模173和174。接着，使用诸如氧等离子体处理的刻蚀处理刻蚀抗蚀剂掩模173和174，从而形成新的抗蚀剂掩模175和176 (见图9B)。通过上述工艺，可以将抗蚀剂掩模175和176制作得非常微小，从而超过使用光刻方法制作抗蚀剂掩模的极限。 当使用抗蚀剂掩模175和176进行刻蚀处理时，可以制造处微小的导电层106至109(见图9C)。导电层106至109用作栅电极。 此外，首先在具有绝缘表面的衬底100上形成剥离层101至103、基底绝缘层104，结晶半导体层121和122、栅绝缘层105、导电层171和172、以及抗蚀剂掩模173和174 (见图9A)。 接着，使用抗蚀剂掩模173和174刻蚀导电层171和172而形成导电层177和178 (见图10A)。随后，在抗蚀剂掩模173和174以及导电层177和178的叠层体当中，仅选择性地刻蚀导电层177和178的侧表面而不除去抗蚀剂掩模173和174(见图10B)。因此，与上述方法一样，也可以将导电层106至109制作得非常微小，从而超过使用光刻方法制作抗蚀剂掩模的极限(见图10C)。导电层106至109用作栅电极。 使用上述方法中的任意一种可以制作出沟道长度不大于0. 5ym的微型薄膜晶体管。只要薄膜晶体管被微型化，由于该微型化薄膜晶体管可以被高度集成，因此可以实现高性能。此外，由于沟道形成区域的宽度变窄，可以快速产生沟道并因此实现高速工作。
[实施例2] 对于将根据本发明的半导体器件用作无线芯片的情形，从天线对无线芯片供电，因此难以使电源稳定且必须尽可能地控制功耗。如果功耗增大，需要输入强的电磁波，其导致的缺点为例如，读出器/写入器的功耗增大，对另一个装置或者人体产生负面影响，或者无线电芯片和读出器/写入器之间的通信距离受限制。 因此，本发明提供了具有n型薄膜晶体管116和p型薄膜晶体管117的半导体器件，其中该n型薄膜晶体管116包括用作底栅电极的导电层181和用作顶栅电极的导电层183的两个栅电极，该p型薄膜晶体管117包括用作底栅电极的导电层182和用作顶栅电极的导电层184的两个栅电极(见图11)。为了控制功耗，对用作底栅电极的导电层181和182施加偏压的方法是有效的。更具体地，对n型薄膜晶体管116的用作底栅电极的导电层181施加负偏压，可以提高阈值电压并降低漏电流。此外，施加正偏压可以降低阈值电压并使电流容易流到沟道形成区域。因此，薄膜晶体管116工作于更高的速度和更低的电压。另一方面，对P型薄膜晶体管117的用作底栅电极的导电层182施加正偏压，可以提高阈值电压并降低漏电流。此外，施加负偏压可以降低阈值电压并使电流容易流到沟道形成区域。因此，薄膜晶体管117工作于更高的速度和更低的电压。 如前所述，通过控制施加到底栅电极的偏压，改变薄膜晶体管116和117的阈值电压并降低其漏电流，其结果为，可以控制半导体器件自身的功耗。因此，即使当在进行诸如加密处理的复杂过程时，可以实现电源的稳定而不使电源不稳定。此外，无需输入强的电磁波，因此可以增大读出器/写入器的通信距离。注意，理想地是通过提供特殊的控制电路并使用该控制电路控制偏压的施加，对薄膜晶体管116和117施加偏压。
[实施例3] 该实施例将解释用于根据本发明的半导体器件的电容器晶体管的截面结构(见图12A)。电容器晶体管301的源和漏电极彼此连接，且当电容器晶体管301导通时，在栅电极和沟道形成区域之间形成电容器。电容器晶体管301的该截面结构和通常的薄膜晶体管的截面结构相同。图12B示出了等效电路图。 然而，由于在上述结构中，栅绝缘膜被用于形成电容器，其电容由于电容器晶体管301的阈值电压的波动而受影响。因此，可以使用电容器晶体管301，其中与栅电极交叠的区域302添加了杂质元素(见图12C)。在具有上述结构的电容器晶体管301中，与该晶体管的阈值电压无关地形成该电容器；因此可以防止由于晶体管的阈值电压的波动而产生的影响。图12D示出了这种情况下的等效电路图。
[实施例4] 本实施例将参考附图解释当根据本发明的半导体器件被用作无线芯片时的结构。在此解释的无线电芯片的规格符合ISO标准15693，其为邻近(vicinity)类型的且通信信号频率为13.56MHz。此外，接收只对应于数据读出指令，发射的数据发射率约为13kHz，数据编码形式采用曼彻斯特编码。 该无线芯片大概包含天线部分221、电源部分222、以及逻辑部分223。天线部分221包括用于接收外部信号并发射数据的天线201 (见图13)。 电源222包括使用通过天线201从外部接收的信号产生电源的整流电路202以及用于存储所产生的电源的存储电容器203。 逻辑部分223包括对接收信号进行解调的解调电路204、产生时钟信号的时钟发生/补偿电路205、用于识别和确定各个代码的电路206、由接收信号产生用于从存储器读出数据的信号的存储器控制器207、包括将编码信号调制成发射信号的调制电阻器208的调制电路、对读出数据编码的编码电路209、以及保持数据的掩模只读存储器211。
由用于识别和确定各个代码的电路206所识别和确定的代码为帧结束(EOF)、帧开始(SOF)、标记、命令代码、掩模长度、掩模值等。此外用于识别和确定各个代码的电路206还包含识别发射错误的循环冗余校验(CRC)功能。 注意，用于保持数据的工具不仅可以使用掩模只读存储器211，还可以使用DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除只读存储器)以及快速存储器。 接着参考图14A和14B解释具有上述结构的无线芯片的布局的一个实例。首先解释一个无线芯片的布局(图14A)。在该无线芯片中，设有用作天线201的导电层的基底材料216被固定到包含电源部分222和逻辑部分223的元件组214。形成元件组214的区域的一部分和形成天线201的区域的一部分交叠。 在图14A所示的结构中，设计的结果使得形成天线201的布线的宽度为150ym，布线之间的宽度为10iim，布线的数目为15。 注意，天线201不限于图14A所示的绕组形状。天线201的绕组形状可以是曲线型(见图15A)或直线型(见图15B)这两种形状中的任意一种。 随后解释电源部分222和逻辑部分223的布局(见图14B)。电源部分222内包含的整流电路202和存储电容器203被提供在相同区域。逻辑部分223中包含的解调电路204和用于识别并确定各个代码的电路206被分开提供在两个位置。掩模只读存储器211和存储器控制器207被设成相互毗邻。时钟发生/补偿电路205和用于识别和确定各个代码的电路206被设成相互毗邻。解调电路204提供在时钟发生/补偿电路205和用于识别和确定各个代码的电路206之间。此外，尽管未在图13的框图中示出，还提供了用于逻辑部分探测电容器212的探测电容器和用于电源部分213的探测电容器。包含调制电阻器208的调制电路被提供在探测电容器212和213之间。 在掩模只读存储器211这个存储器中，存储内容是在制造工艺中产生的。在此，提供了连接到高电势电源(也称为VDD)的电源线和连接到低电势电源(也称为VSS)的电源线两个电源线，每个存储器单元内所包含的晶体管是否连接到上述电源线之一决定存储器单元所存储的存储内容。 根据本发明的半导体器件所使用的电波的波带有诸如长达135kHz的长波带；6. 78MHz、13. 56MHz、27. 125MHz、40. 68MHz、和5. OMHz的短波带；以及2. 45GHz、5. 8GHz、和24. 125GHz的微波带，可以使用这些波带中的任意一个。此外，通过施加电磁感应类型或者
15射频通信类型而传播电磁波。
[实施例5] 根据本发明的半导体器件的应用范围广泛，接下来将解释其具体实例。可以通过 在物品中提供根据本发明的半导体器件210而将其投入实际使用，该物品为例如钞票、硬 币、有价证券、无记名债券、或者各种证书(驾驶执照、居住证等，见图19A)、包装物品(包 装纸、瓶子等，见图19B)、记录介质(DVD软件、录像带等，见图19C)、车辆(自行车等，见图 19D)、附件(袋子、眼镜等，见图19E)、食品、衣服、生活用品、电子装置等。电子装置为液晶 显示装置、电致发光显示装置、电视装置(也仅仅称为电视机或者电视接收机)、蜂窝式电 话等。 通过将根据本发明的半导体器件粘贴到物品的表面或者安装在物品上，由此将其 固定在该物品上。例如，通过将根据本发明的半导体器件安装在图书封面的基纸上以及由 其制成的包装的有机树脂上，由此将其固定在各个物品上。由于根据本发明的半导体器件 实现了尺寸减小、厚度减薄、以及重量减少，即使在将该半导体器件固定到物品上之后，也 不会损害该物品自身的设计。 此外，通过对例如钞票、硬币、有价证券、无记名债券、或者证书提供根据本发明的 半导体器件，可以提供鉴定功能。利用该鉴定功能可以防止伪造。此外，通过对包装物品、 记录介质介、个人物品、食品、衣服、生活用品、电子装置等提供根据本发明的半导体器件， 可以促进诸如检查系统的系统效率。 接着解释使用了根据本发明的半导体器件的系统的实例。首先，在包括显示部分 294的便携终端的侧表面上提供读出器/写入器295，并在物品297的侧表面上提供半导体 器件296(见图20A)。此外，将有关原材料、原产地、销售过程记录等的物品297的信息提 前存储到半导体器件296内。随后，如果将半导体器件296内包含的信息显示在显示部分 294并同时将半导体器件296保持在读出器/写入器294上，可以提供非常方便的系统。此 外，作为另一个实例，将读出器/写入器295提供在传送带侧面(见图20B)。因此，可以提 供能够容易检查物品297的系统。对于控制物品的系统或者销售系统，使用根据本发明的 半导体器件可以提高系统的高性能并改善其方便性。 本发明基于2004年9月24日在日本专利局提交的日本专利申请序号 No. 2004-277533，该专利申请的内容在此被引用作为参考。
权利要求
一种半导体器件，包括第一导电层；在第一导电层上提供的至少包含沟道形成区、源区和漏区的薄膜晶体管；覆盖所述薄膜晶体管的第一绝缘层；以及在第一绝缘层上提供的第二导电层，其中第二导电层通过在第一绝缘层中提供的第一开口电连接到所述薄膜晶体管的源区和漏区这两者之一，且通过在第一绝缘层中提供的第二开口电连接到第一导电层。
2. —种半导体器件，包括 在衬底上提供的第一导电层； 覆盖第一导电层的第一绝缘层；在第一绝缘层上提供的至少包含沟道形成区、源区和漏区的薄膜晶体管； 覆盖所述薄膜晶体管的第二绝缘层；以及 在第二绝缘层上提供的第二导电层，其中第二导电层通过在第二绝缘层中提供的第一开口电连接到所述薄膜晶体管的源 区和漏区这两者之一，且通过在第一绝缘层和第二绝缘层这两者的每一个中提供的第二开 口电连接到第一导电层。
3. —种半导体器件，包括 在衬底上提供的第一导电层； 覆盖第一导电层的第一绝缘层； 覆盖第一绝缘层的第二绝缘层；在第二绝缘层上提供的至少包含沟道形成区、源区和漏区的薄膜晶体管； 覆盖所述薄膜晶体管的第三绝缘层；以及 在第三绝缘层上提供的第二导电层，其中第二导电层通过在第三绝缘层中提供的第一开口电连接到所述薄膜晶体管的源 区和漏区这两者之一，且通过在第一绝缘层、第二绝缘层和第三绝缘层这三者的每一个中 提供的第二开口电连接到第一导电层。
4. 根据权利要求2或3的半导体器件，其中所述衬底具有柔性。
5. 根据权利要求1-3中的任一项的半导体器件，其中第一导电层用作天线。
6. 根据权利要求1-3中的任一项的半导体器件，其中所述薄膜晶体管包含侧壁绝缘层。
7. 根据权利要求1-3中的任一项的半导体器件，其中第一导电层通过含有导电颗粒的 树脂电连接到第二导电层。
8. 根据权利要求1-3中的任一项的半导体器件，其中第一导电层设有凸块，且第一导 电层通过所述凸块和含有导电颗粒的树脂电连接到第二导电层。
9. 一种电子装置，具有根据权利要求1-3中的任一项的半导体器件。
全文摘要
本发明半导体器件的制造方法以及半导体器件和电子装置。本发明的目标是容易地制造半导体器件并提供成本降低的半导体器件。根据本发明，通过提供在除去剥离层之后衬底和基底绝缘层牢固固定的区域，可以防止提供在基底绝缘层上的薄膜集成电路散落。因此，可以容易地制造包含薄膜集成电路的半导体器件。此外，由于根据本发明使用除了硅之外的衬底制造半导体器件，可以在同一时间制造大量的半导体器件，并可以提供成本降低的半导体器件。
文档编号H01L21/78GK101740584SQ200910266230
公开日2010年6月16日 申请日期2005年9月26日 优先权日2004年9月24日
发明者山崎舜平 申请人:株式会社半导体能源研究所