快闪存储器件及其制造方法

专利名称：快闪存储器件及其制造方法
技术领域：
本发明涉及一种快闪存储器件及其制造方法。
背景技术：
通常，即使在电源关断时，非易失性存储器(例如快闪存储器)也不会丢失存储在 其中的数据。因此，快闪存储器被广泛应用于个人电脑(PC)的Bios、机顶盒、打印机及网络 服务器等以存储数据。近来，快闪存储器还普遍用于数字相机和便携电话。
快闪存储器是以块单位而不是以字节单位执行擦除和编程操作的EEPR0M。典型 的快闪存储器包括具有多个存储单元的存储阵列。每个存储单元包括能够保持电荷的浮置 栅极场效应晶体管(FET)。单元中的数据取决于浮置栅极中的电荷。所述单元被划分为多 个区段，这些区段被称为"擦除块"。典型地以"NOR"架构(每个单元直接连接到位线)或 "NAND"架构(单元准备成单元的"串"，使得每个单元间接连接到位线，并且串中的其它单 元必须被激活以用于接入)的形式设置快闪存储阵列的存储单元。通过对浮置栅极充电， 擦除块中的每个单元可以随机地进行电编程。通过块擦除操作，可以从浮置栅极中擦除电 荷，并且可以一次性地擦除擦除块中的所有浮置栅极存储单元。 近来，NR0M(氮化物只读存储器)被广泛用作快闪存储器。NR0M具有快闪存储器的 某些特性，而不需要用于快闪存储器的复杂制造工艺。通过标准CMOS工艺，可以实现NROM 集成电路。由于存储器的内部器件特性，一些NROM存储单元可以存储多个数据位(例如， 每个单元中2位)。 图1是平面型NR0M快闪存储器件的剖视图。 参考图1， NR0M器件包括半导体衬底IO，其上形成有源极区11和漏极区13。 0N0 图案16包括形成于源极区11和漏极区13之间的氧化物层16c、氮化物层16b和氧化物 层16a，控制栅极15形成于0N0图案16上。0N0图案16的氮化物层16b用作为捕获层 (tr即ping layer) 19，用于捕获来自沟道的电荷。 NROM存储单元的结构与MOSFET晶体管的结构相似，栅极15通过0N0图案16与沟 道、源极和漏极隔离。被隔离的捕获层埋入0N0图案16中。当NROM存储单元/晶体管被 选中或激活时，有电流流动。捕获层中捕获的电荷依据NROM晶体管的操作方向(沟道中的 电流流动)对电流量施加影响，由此能够有效地增加或减小NROM晶体管的操作方向中电流 的阈值。 根据常规NROM器件的操作，当NROM器件通过HCI (热载流子注入)方式编程以及 通过BTBT(带-带通道)热空穴方式擦除时，由于电子和空穴的不同的分布，电子和空穴堆 叠在不同的区域。 由于上述不同的分布，捕获的电荷可以被侧向扩散，使得可能降低保持阈值电压 (Vt)特性。随着周期的重复，编程Vt逐渐增加并且擦除Vt逐渐降低，使得Vt窗口逐渐变窄。 也就是说，在典型的NROM快闪存储器件中，在捕获层中捕获到电荷之后，电荷的
4位置不发生改变，所以即使电子和空穴的捕获位置发生轻微改变，也会改变器件特性并且 会使可靠性降低。

发明内容
实施例提供一种通过自对准方式制造的双位型NR0M快闪存储器及其制造方法。
实施例提供一种NROM快闪存储器件及其制造方法，其中多晶硅用作捕获层，使得 可以以更高的速度执行编程和擦除操作，能够加宽阈值电压(Vt)窗口，并且提高保持特 性。 根据实施例的快闪存储器件包括多个位线，埋入衬底中并且沿一个方向以规则间 距彼此间隔开；浮置栅极，在衬底上每个位线的两侧对准；以及多个字线，与多个位线交叉 并以规则间距彼此间隔开。 根据实施例的快闪存储器件的制造方法包括在衬底上形成自对准浮置栅极，通 过在浮置栅极之间注入杂质形成位线，以及形成与位线交叉的字线。 根据实施例的快闪存储器件的制造方法包括步骤在硅衬底上形成氮化物层 图案；通过使氧化其上具有氮化物层图案的硅衬底氧化从而形成通道氧化物层(tunnel oxide layer);在氮化物层图案的侧壁处形成浮置栅极，浮置栅极形成在通道氧化物层上； 从浮置栅极之间移除氮化物层图案；通过向已经移除氮化物层图案的硅衬底上注入杂质而 形成位线；在具有浮置栅极和位线的硅衬底的整个表面之上形成0N0层；以及在ONO层上 形成多个字线，使得字线与位线交叉并且以规则间距彼此间隔开。


图1是显示平面型NROM快闪存储器件的剖面图； 图2_图11是显示根据实施例的快闪存储器件的制造过程的剖面图；
图12是图11中的局部放大图； 图13是根据实施例的快闪存储器件的一部分的平面图；以及
图14是沿着图13中的I-I'线截取的剖视图。
具体实施例方式
在下文中，将参考附图详细描述根据实施例的快闪存储器件及其制造方法。
在实施例的描述中，应当理解当一层位于另一侧"之上、上"或"之下、下"时，其 可以直接地或间接地位于其它层之上或之下。 本发明的实施例涉及在快闪存储器件中使用多位的NROM器件。
图2-图11是根据实施例的快闪存储器件的制造过程的剖面图。
参考图2，在硅衬底100上形成氮化物层110a。
当随后形成浮置栅极时，氮化物层110a可以作为栅栏(fence)。
可以通过CVD (化学汽相淀积)方式形成氮化物层110a。
然后，在氮化物层110a上形成第一光致抗蚀剂图案191。 如图3所示，通过使用第一光致抗蚀剂图案191作为掩模，蚀刻氮化物层110a，由 此形成氮化物层图案IIO。
根据氮化物层图案110的高度确定稍后形成的浮置栅极的高度。因此，可以相应 地选择氮化物层110a的厚度。 在形成氮化物层图案110之后，在硅衬底100上形成通道氧化物层120。 可以通过湿氧化方式和干氧化方式中的一种形成通道氧化物层120。 由于氧化不发生在形成氮化物层图案110的区域中，所以通道氧化物层120不形
成在该区域。因此，在硅衬底100的除形成氮化物层图案110的区域之外的整个区域形成
通道氧化物层120。 参考图4，在具有氮化物层图案110和通道氧化物层120的整个硅衬底100之上形 成第一多晶硅层130a。 为确保通道氧化物层120的质量，在形成通道氧化物层120之后存在时间延迟。
之后，如图5所示，通过回蚀第一多晶硅层130a，以间隔件的形式在氮化物层图案 110的侧壁处形成浮置栅极130。 通过执行各向异性回蚀工艺，不经过光工艺(photo process)，在氮化物层图案 110的侧壁处以自对准的方式统一地形成浮置栅极130。 因此，通过自对准方式形成的浮置栅极130具有统一的长度，使得当执行使用多 个位的逆向(reverse)读取时，能够确保统一的读取特性。 通过自对准方式制造根据实施例的存储器件，以简化制造工艺并且确保统一的器 件特性，由此提高存储器件的可靠性。 根据实施例的存储器件使用多晶硅以形成捕获层，使得能够以高速执行编程和擦 除操作，能够加宽Vt窗口，提高保持特性。 此外，根据实施例的存储器件，多晶硅用于形成捕获层，使得注入的电子或空穴能 够统一地分布。因此，捕获点的位置不重要，不会发生由侧向扩散引起的保持，由此提高器 件特性。 参考图6，在具有浮置栅极130的硅衬底100的整个区域之上形成保护层140a。
保护层140a可以包括TEOS。 保护层140a可以作为掩模层，以形成B/N线(埋入的N+线)。 可以通过自对准方式注入离子而在实际形成氮化物层图案的区域上形成B/N线。
此外，根据实施例，可以使用保护层以辅助掩模功能形成B/N线。 如图7所示，在保护层140a上形成第二光致抗蚀剂图案192，并且使用第二光致抗 蚀剂图案192作为掩模，选择性地蚀刻保护层140a，由此形成保护层图案140。
保护层图案140暴露氮化物层图案110。 保护层图案140可以暴露氮化物层图案110紧临浮置栅极130的顶表面的一部 分。 由于在浮置栅极的多晶硅和保护层的TEOS之间具有蚀刻选择性，保护层被选择
性地蚀刻并且浮置栅极和氮化物层图案的表面不被蚀刻就可以被暴露。 然后，移除第二光致抗蚀剂图案192。 参考图8，使用保护层图案140作为蚀刻掩模，移除被暴露的氮化物层图案110。 通过执行使用H3P04作为蚀刻溶液的湿蚀刻工艺，移除氮化物层图案110。 选择蚀刻溶液，以不影响浮置栅极的多晶硅和保护层的TEOS。因此，可以选择性地
6移除氮化物层图案110，以暴露氮化物层图案110之下的硅衬底100。 然后，如图9所示，使用保护层图案140作为离子注入掩模，高浓度n型杂质被注 入到硅衬底100至预定深度，由此形成B/N线。例如，可以注入lX1015cm—2或更高剂量的砷 (As)离子。 然后，如图IO所示，移除保护层140，并且在硅衬底100的整个区域之上形成ONO 层160。 因此，可以在浮置栅极130、通道氧化物层120和B/N线150之上形成0N0层160。
ONO层160具有氧化物层、氮化物层和氧化物层依次堆叠的结构。氧化物层、第一 氮化物层及第二氧化物层中的每个都可以具有50-100 A的厚度。 可以通过CVD沉积ONO层160的第一氧化物层，或通过热氧化方式形成0N0层160 的第一氧化物层。如果通过热氧化方式形成第一氧化物层，则可以实现B/N线的离子注入 区的扩散和激活，其中B/N线是在之前的工艺中形成的。 B/N线被扩散至B/N线与浮置栅极重叠的程度，以方便通过HCI方式的编程操作和 通过BTBT方式的擦除操作。在这点上，选择性地执行热氧化方式和CVD方式，以确保在B/ N线和浮置栅极之间的最优重叠，由此达到期望的侧向扩散。 例如，为了使侧向扩散最小化，优选地使用CVD方式。相反，为了使侧向扩散最大 化，优选地使用热氧化方式。 此外，如果部分地通过热氧化方式形成ONO层160，则相比于其它部分，B/N线上的 氧化可以相对较高的速度进行，使得当在后续工艺中形成控制栅极时，ONO层160可以作为 用于B/N线的蚀刻停止层。 如图11所示，在形成0N0层160之后，在硅衬底100的整个区域之上形成第二多
晶硅层，并且图案化第二多晶硅层以形成控制栅极170(另可参考图13)。 控制栅极170与B/N线交叉并且包括以预定间距彼此分隔开的多个多晶硅图案。 当第二多晶硅层被选择性地蚀刻时，与第二多晶硅层的下部对准的ONO层可以同
时被移除。 图12是图11中的局部放大截面图。 如图12所示，当通过选择性蚀刻第二多晶硅层以形成控制栅极170时，由于B/N 线150之间的间距变窄，可以减小在浮置栅极130上沉积的第二多晶硅层的厚度a与在硅 衬底100上沉积的第二多晶硅层的厚度b之间的差值。换句话说，随着相邻B/N线150之 间的间距变窄，能够提高相邻B/N线150之间对准的第二多晶硅层的间隙填充特性。
因此，当对第二多晶硅层进行蚀刻以形成控制栅极而在第二多晶硅层与ONO层 160之间使用减小的蚀刻选择性的蚀刻剂时，在浮置栅极130上形成的第二多晶硅层和ONO 层160被同时蚀刻以暴露浮置栅极130。同时，由于以足够的宽度对在硅衬底IOO上形成的 第二多晶硅层进行间隙填充，因此不会破坏下衬底。 也就是说，当被沉积时第二多晶硅层具有间隙填充特性，因此厚度a和厚度b之间 的差值相比于浮置栅极130的厚度可以是80%或更大。 根据实施例，随着浮置栅极130之间的间隔变窄，能够提高间隙填充特性，随着器 件规模减小并且高度集成，能够增加控制栅极的余量(margin)。 图13是根据实施例的快闪存储器件的一部分的平面图，且图14是沿着图13中的I-I'线截取的剖视图。 如图13和图14中所示，在以规则间距彼此分隔开时，B/N线150在一个方向中对 准。 沿着B/N线的两侧形成自对准浮置栅极130。 此外，控制栅极170与B/N线150交叉的同时，以规则间距对准控制栅极170。
B/N线150可以作为位线并且控制栅极170可以作为字线。 作为根据实施例的2位存储单元的示例操作，通过施加9V电压选择第二字线WL2
并通过施加9V电压选择第二 B/N线BL2。因此，对在第二字线WL2与第二 B/N线BL2之间
的交叉点位置的单元进行操作。同时，在交叉点位置的每个单元具有两个浮置栅极130，其
中两个浮置栅极130在每条B/N线150的两侧对准。在左单元和右单元中，依据相邻的B/
N线确定受到编程操作的单元。例如，当选择BL2时可以使用BL1和BL3。 当向第三B/N线BL3施加OV电压时，临近第三B/N线的BL2处的右单元受到编程操作。 换句话说，由于9V电压分别施加到第二字线WL2和第二 B/N线BL2，0V电压施加 到第三B/N线BL3，由于控制栅极170的偏压，从第二 B/N线BL2产生的热载流子被捕获至 与第三B/N线相临近的第二 B/N线的浮置栅极130中。 这样，根据双位型NROM快闪存储器件，基于对位线两侧施加的电压，能够实现或 者不实现单元的编程操作。 根据实施例的NROM快闪存储器件，注入的电子或空穴能够统一地分布在浮置栅 极中，因此捕获点就没有现有技术中使用氮化物层作为捕获层的NROM快闪存储器件那样 的重要，并且能够以更高的速度执行编程和擦除操作。此外，将不会发生由于侧向扩散而在 捕获层中出现重新分布而引起的保持，并且即使重复几个周期，Vt窗口也不会由于电子和 空穴的分布区域的差异而变窄。 根据实施例，通过自对准方式形成双位线，使得能够有效地执行使用漏极雪崩热 载流子的编程操作和使用BTBT热空穴方式的擦除操作，在编程操作中B/N线和浮置栅极之 间的距离十分重要。 根据自对准方式，能够实现高集中度的快闪单元，并且能够增加工艺余量，因此能 以简单方式容易地执行制造工艺。 此外，由于使用了 B/N线，可以仅使用一种金属操作快闪单元，并且控制栅极和B/ N线可以分别用作字线和位线。 更进一步，当形成B/N线时，通过采用热工艺可以完成B/N线的离子扩散和激活， 以形成ONO层，所以不执行额外的热工艺就能够确保逻辑兼容特性。 此外，使用n型杂质(例如，砷离子)执行注入工艺以形成B/N线。因此，当在后 续工艺中形成ONO层时，通过使用热生长氧化物层可以形成ONO层的第一氧化物层，使得B/ N线上的氧化物层可以比其它部分的更厚。因此，当蚀刻控制栅极时能够保护B/N线，简化 制造工艺。 更进一步，器件可由B/N线彼此分隔，而不用通过浅沟槽隔离(STI)工艺在硅衬底 上形成隔离层，由此减小单元尺寸。 此外，根据实施例，能够减少触点的数量，使得能够达到具有高速随机接入功能的
8NOR型单元阵列结构。 尽管参照多个示例实施例描述了实施例，应当理解本领域普通技术人员能够想出 多种其它修改和实例而不超出本发明原理的精神和范围。更进一步，组成部分和/或主题 组合安排中的安排的各种变化和修改均在本说明书、附图及随附的权利要求的范围内。除 了组成部分和/或安排中的变化和修改之外，对本领域普通技术人员来说可替换的用途也 是显而易见的。
权利要求
一种快闪存储器件，包括多个位线，埋入衬底中并且沿一个方向以规则间距彼此间隔开；浮置栅极，在所述衬底上每个位线的两侧对准；以及多个字线，与所述多个位线交叉，并以规则间距彼此间隔开。
2. 根据权利要求1所述的快闪存储器件，进一步包括 通道氧化物层，位于所述浮置栅极和所述衬底之间；以及 0N0层，位于所述浮置栅极和所述字线之间。
3. 根据权利要求2所述的快闪存储器件，其中所述0N0层被进一步设置在所述位线上。
4. 根据权利要求1所述的快闪存储器件，其中所述浮置栅极与所述位线的一部分重
5. 根据权利要求1所述的快闪存储器件，其中所述浮置栅极作为电荷捕获层。
6. —种快闪存储器件的制造方法，该方法包括以下步骤 在衬底上形成自对准浮置栅极；在所述浮置栅极之间通过注入杂质而形成多个位线；以及 形成与所述位线交叉的多个字线。
7. 根据权利要求6所述的方法，其中形成所述浮置栅极的步骤包括 在所述衬底上形成氮化物层图案；通过氧化由所述氮化物层图案暴露的衬底，形成氧化物层；在包括所述氧化物层和所述氮化物层图案的所述衬底上形成第一多晶硅层；以及 各向异性地蚀刻所述第一多晶硅层的整个表面。
8. 根据权利要求6所述的方法，其中形成所述字线的步骤包括 在所述衬底的整个表面之上形成ONO层；在所述ONO层上形成第二多晶硅层；以及图案化所述第二多晶硅层以形成与所述浮置栅极交叉的字线。
9. 一种快闪存储器件的制造方法，该方法包括以下步骤 在硅衬底上形成氮化物层图案；通过氧化具有所述氮化物层图案的所述硅衬底来形成通道氧化物层； 在所述通道氧化物层上形成浮置栅极，所述浮置栅极形成于所述氮化物层图案的侧壁；从形成于所述氮化物层图案的侧壁的浮置栅极之间移除所述氮化物层图案； 通过向已经移除所述氮化物层图案的硅衬底上注入杂质而形成位线； 在具有所述浮置栅极和所述位线的所述硅衬底的整个表面之上形成ONO层；以及 在所述ONO层上形成多个字线，使得所述字线与所述位线交叉并且以规则间距彼此间 隔开。
10. 根据权利要求9所述的方法，其中移除所述氮化物层图案的步骤和形成所述位线 的步骤包括在具有所述浮置栅极的所述硅衬底上形成掩模图案，所述掩模图案暴露所述氮化物层 图案；使用所述掩模图案作为蚀刻掩模，移除所述氮化物层图案；使用所述掩模图案作为注入掩模，向已经移除所述氮化物层图案的所述硅衬底中注入 n型杂质；以及移除所述掩模图案。
全文摘要
本发明涉及一种双位型NROM快闪存储器件及使用自对准方式制造该器件的方法。快闪存储器件包括多个位线，埋入衬底中并且沿一个方向以规则间距彼此间隔开；浮置栅极，在衬底上每个位线的两侧对准；以及多个字线，与多个位线交叉并以规则间距彼此间隔开。在根据实施例的快闪存储器件中，多晶硅用于捕获层，因此可以较高速度执行编程和擦除操作，阈值电压(Vt)窗口扩大，并且提高保持特性。
文档编号H01L21/8247GK101794786SQ200910266070
公开日2010年8月4日 申请日期2009年12月31日 优先权日2008年12月31日
发明者朴圣根 申请人:东部高科股份有限公司