利用重卤化物的离子植入的制作方法

专利名称：利用重卤化物的离子植入的制作方法
技术领域：
本发明涉及一种半导体技术，尤其涉及一种利用重卤化物的离子植入。
背景技术：
离子植入技术已于半导体工业与其他工业中使用了数十年之久，用以改变基底材 料的组成。特别是，束线与集束离子植入系统已广泛地使用于现今的半导体工业中。束线 与集束离子植入系统以电场加速离子且接着根据适当的质荷比选定离子。接着将所选定的 离子植入基底，以使基底掺杂有适当的掺质材料。这些系统具有优越的制程控制、优越的连 续一致性以及在先进半导体基底的全表面上提供具有高度均一性的掺杂。近来，等离子体掺杂已被用来对基底进行掺杂。等离子体掺杂有时被称为等离子 体辅助掺杂(PLAD)或等离子体浸没离子植入(PIII)。已将等离子体掺杂系统发展成符合 先进电子元件或光学元件的掺杂需求。等离子体掺杂系统基本上不同于常规的束线与集束 离子植入系统。等离子体掺杂系统使基底浸没在包含掺质离子的等离子体中，且接着以一 系列的负电压脉冲来偏置基底。基底上的负偏压会将电子驱离基底的表面，以产生正离子 的鞘层。等离子体鞘内的电场会将离子加速至基底，从而将离子植入基底的表面。


参考随附图式与后文描述将更了解本揭示案的各方面。在这些图式中，相同或相 似组件是以相同参考标号标示。不重复这些相似组件的详细叙述。这些图式未照原尺度绘 示。本领域技术人员将认识到后文将描述的这些图式仅用于说明目的。这些图式并非用以 限制本教示的范畴。图IA说明以相当于4. 5keV的离子植入能量将硼离子植入多晶硅后，对其进行退 火之前与之后的硼与氟的二次离子质谱仪(SIMQ分析图谱。图IB说明使硼离子以20keV的离子植入能量植入多晶硅后，对其进行退火之前与 之后的硼与氟的二次离子质谱仪分析图谱。图2为可用作等离子体掺杂半导体的碘化物与溴化物气体的特性的表。图3为掺质-卤素键与掺质-氢键的键能的表。图4为激化离子对硅的投影范围的表，其中离子是由三碘化硼的P型掺质气体给 料所产生。图5为根据本发明的等离子体掺杂系统，其可执行等离子体掺杂。图6表示等离子体掺质轮廓，其中使用0. 5KeV的离子植入能量来激化BI3掺质气 体给料以对硅基底进行植入，且硼浓度与硅基底的深度之间具有函数关系。
具体实施例方式在说明书中，参照“一实施例”表示与此实施例所相关的特定特征、结构或特色包 含在本发明的至少一实施例中。而说明书中多次出现的语句“在一实施例中”并非皆指同一个实施例。应了解的是，在能够执行本发明的前提下，本发明的方法中的各个步骤可以任何 次序及/或同时进行。再者，应了解的是，在能够执行本发明的前提下，本发明的设备与方 法可以包括数个或所有所述实施例。将参照例示实施例与其附图进一步详述本教示。然而仅是结合各种实施例与实例 来叙述本教示，而未将本教示限定于这些实施例。相反地，本教示涵盖各种变化、修饰以及 相同置换，且上述皆为本领域技术人员所能理解。本领域技术人员将能轻易理解其他执行 方法、修饰、实施例以及可运用的其他领域，而这些都涵盖在此处所叙述的本揭示案的范围 中。举例来说，即使本发明的一些实施例是以结合等离子体掺杂来叙述，但本领域技术人员 将了解本发明的方法可以用于各种离子植入，诸如一般的束线离子植入。现今的立体元件结构的发展着重于增加超大型集成电路的可使用表面，以使元件 的规模延伸至小于65nm的尺寸。举例来说，用于DRAM中的立体沟渠电容器与使用直立通 道晶体管的多种元件(诸如鳍式晶体管(FinFETs)(包括双或三栅极)以及凹槽通道阵列 晶体管(recessed channel array transistors (RCAT))都根据先进系统而发展。许多这 些立体元件都需要对基底的离子植入轮廓进行相当准确地控制。此外，许多其他形式的现 有电子元件与光学元件以及纳米技术微结构也需要对基底的离子植入掺质轮廓的深度进 行相当准确地控制。等离子体掺杂特别被应用于需要相当准确控制的离子植入掺质轮廓深度。在等离 子体掺杂中，萃取等离子体中的离子化物种且藉由施加负电压脉冲将其植入基底。基底的 掺质轮廓控制与每一种离子物种的相对含量以及进入基底表面之间的特定离子能量分布 相关。等离子体掺杂离子植入轮廓基本上是许多单一离子植入轮廓的结合，其中每一单一 离子轮廓具有特定的离子能量分布。所结合的离子植入轮廓反应出每一单一离子轮廓在进 入基底表面前的离子相对量。离子植入掺质轮廓也与等离子体掺杂制程所造成的沉积与蚀刻的控制有关。举例 来说，在等离子体掺杂期间，物理性溅镀与化学性蚀刻会对基底表面造成一些非刻意的蚀 刻(unintentional etching)。也会产生一些非刻意的沉积。再者，许多因素也会造成显著 的离子植入能量分布，多种离子物种的存在、离子间的碰撞、等离子体鞘的非均勻性、次级 电子发射的存在、由于寄生电容所形成的位移电流以及施加非理想的偏压脉冲。此外，在掺杂期间，等离子体掺杂反应器通常包括具有不适当的离子物种的反应 器，因此会共同植入某些不适当的离子物种与适当的掺质离子。在等离子体掺杂期间，反应 器中的不适当的离子物种来自于掺质气体给料的碎片的离子化。掺质气体给料的离子化碎 片的存在会造成掺质气体给料的离子化碎片与适当的掺质离子一起对基底进行共同植入。三氟化硼(BF3)为一种常用于P型掺杂的掺质气体给料。当三氟化硼的掺质气体 给料离子化成BxFy时，三氟化硼的掺质气体给料会发生裂解，其中χ与y皆大于1。三氟化 硼的掺质气体分子通常会离子化为原子离子B+以及分子碎片离子BF+、BF2+与BF3+。分子碎 片离子BF+、BF2+与BF3+为相对重的离子物种，因而其植入于基底表面附近。在等离子体掺 杂反应器中产生的等离子体通常包括硼离子与所有分子碎片离子。当三氟化硼进行离子化时，BF2+离子通常是主要的分子碎片离子。随着等离子体 条件的不同，由三氟化硼的掺质气体分子所形成的特定分子碎片离子的比例也会改变。藉由适当地选择等离子体条件，BF2+离子与到达基底的总离子流量之间的比例可以提升至约 90%。然而，等离子体室中通常还会有一些B+离子。由于B+离子与BF2+离子之间的比例会 控制等离子体植入的接面深度，因此B+离子与BF2+离子之间的比例很重要。由于BF2+离子碎片会到达基底，因此为了在多种等离子体掺杂制程中维持所需的 接面深度，必须限制离子植入能量。诸如参照，LGodet博士于2006年发表于南特大学的 论文。因此，极度希望能将BF2+离子在等离子体室中的比例增加至高于90%以上，且在等 离子体掺杂设备中已达到上述程度。相似地，在其他等离子体掺杂制程中，也极度希望能将 适当的植入离子的比例增加。在等离子体掺杂期间，等离子体室中的稀释气体原子(诸如氦原子)以及稀释气 体分子的碎片(诸如存在于掺质气体给料中的氢气分子的氢碎片)的离子化会产生另一种 不适当的离子物种。离子化的稀释气体原子与分子碎片的存在(诸如氦与氢)会造成不适 当的物种与适当的掺质离子共同植入基底。离子化的稀释气体原子与稀释气体分子的碎片为相对较轻的离子物种，因此他们 倾向植入于远离经等离子体掺杂的基底。举例来说，混有H2或He稀释气体的IH6混合物 为一种常用于P型等离子体掺杂的掺质气体。使用具有吐或He稀释气体的IH6混合物来 进行等离子体掺杂时，会形成离子化的氢碎片或离子化的氦原子，而上述两者会与大量的 硼共同植入至硅基底深处。这些离子化的氢碎片或离子化的氦原子的投影范围可以高达适 当的硼掺质离子的投影范围的十倍。相似地，三氟化硼为另一种常用的P型掺质气体。使用三氟化硼进行等离子体掺 杂会形成F与BF2+离子，且其与硼进行共同植入。已发现在BF2+束线离子植入多晶硅的期 间，F的共同植入会产生F气泡。此外，已发现在BF2+束线离子植入多晶硅的期间，F的共 同植入会降低硼的扩散与活化。图IA说明以相当于4. 5keV的离子植入能量将硼离子植入多晶硅以及以相当于 20keV的离子植入能量将BF2+离子植入多晶硅后，对其进行退火之前与之后的硼的二次离 子质谱仪(secondary ion mass spectrometer, SIMS)分析图谱 100。SIMS 分析图谱 100 显示所侦测到的二次离子的强度与校准的硼浓度(以原子/每立方厘米为单位)以及植入 基底表面的深度(以埃为单位)之间为函数关系。在植入后(as-implanted)，SIMS分析图谱 100 显示 B+4. 5keV 与 BF2+20keV 的植入 为相似的逆向分布(retrograde profile)。在退火后，SIMS分析图谱100显示较低浓度的 硼接近界面处，因此，在进行BF2+20keV植入时，所减少的硼扩散并活化至界面附近。图IB说明使BF2+离子以20keV的离子植入能量植入多晶硅后，对其进行退火之 前与之后的硼与氟的二次离子质谱仪(SIMS)分析图谱150。SIMS分析图谱150显示所侦 测到的二次离子的强度与校准的硼与氟浓度(以原子/每立方厘米为单位)以及植入基底 表面的深度(以埃为单位)之间为函数关系。SIMS分析图谱150显示进行BF2+20keV植入 的情况下，在退火后，有显著量的氟留存在栅氧化层中。在BF2+20keV植入的情况下，退火后 还留存在栅氧化层中的氟可能显著地缩短所产生的元件的寿命及/或降低元件效能。因此，在使用一般掺质气体给料(诸如三氟化硼与的先进等离子体掺杂反应 器中，由于难以优化主等离子体组成与等离子体鞘内所产生的碰撞，故无法在等离子体室 中产生实质上单一种类的离子。此外，藉由离子化气体原子与稀释气体分子碎片所产生的离子物种会导致不适当的物种离子与适当的植入物种进行共同植入。共同植入可能会限制 掺质离子能够与进行等离子体掺杂的基底主体之间的结合。再者，共同植入造成基底中存 在不适当的离子，诸如H、He以及F离子，其在基底中可能会形成气泡与孔洞，而这些气泡与 孔洞在退火后可能是残余缺陷的根源。再者，在后续离子植入制程中，共同植入也可能于基 底中形成气泡与孔洞。在基底中，所产生的气泡与孔洞会防止材料进行适当的再结晶化以 及妨碍等离子体掺杂制程与半导体制程之间的结合。此外，共同植入可能限制许多等离子 体掺杂制程的制程限度。由于等离子体掺杂系统通常没有质量分析能力，因此难以监测等离子体掺杂系统 中的不适当的离子物种的产生，所述不适当的离子物种会导致不适当的物种与适当的掺质 离子对基底进行共同植入。因此，在等离子体掺杂系统中，难以避免不适当的物种共同植入 基底。相反地，由于传统的束线离子植入系统通常包括光谱分析仪，因此其通常较易监测出 会对基底进行共同植入的不适当的离子物种。因此，传统的束线离子植入系统较能避免共 同植入基底的不适当的物种。本发明的一方面是有关于一种方法与设备，其用以降低不适当的离子物种的产生 以及不适当的物种对基底进行共同植入。特别是，本发明的方法增加或最大化未取代掺质 离子在基底中的植入程度，以及减少或避免共同植入的任何碎片存在于基底中。本发明的 方法适用于多种离子植入制程，诸如双多晶硅栅极离子植入制程、多种源极-漏极离子植 入制程、超浅接面离子植入制程、应变层(stained layer)离子植入制程以及用于许多材料 变化的多种离子植入制程。本发明的方法不限于等离子体掺杂，其也可以用于任何种类的 掺杂。根据本发明的一实施例，方法使用特定的掺质气体，以最大化适当的掺质离子的 产生，从而最大化基底中的未取代掺质离子的植入。这些气体也降低不适当的离子物种的 产生以及不适当的物种共同植入基底的状况。此外，在一些实施例中，这些气体可以用来较 准确地控制等离子体掺杂轮廓的深度。此外，在一些实施例中，这些气体可以用来平衡在等 离子体掺杂期间所发生的蚀刻与沉积。在本发明的一特定实施例中，将重卤化物结合至N型或P型掺质气体给料以最大 化适当的掺质离子的产生，以及准确地控制等离子体掺杂轮廓的深度与掺杂轮廓，以及平 衡在等离子体掺杂期间所发生的蚀刻与沉积。在一实施例中，以碘化物与溴化物的N型或P 型掺质气体给料作为掺质气体给料。举例来说，在一实施例中，BI3用作等离子体掺杂中的 P型掺质气体给料，以严密地控制所产生的掺质轮廓。在其他实施例中，以四碘化锗气体给 料作为非晶化处理剂。在又一实施例中，四碘化锗气体给料用来产生张力。图2为可用作等离子体掺杂半导体的碘化物与溴化物气体的特性的表200。其显 示BI3、PI3、P2I4, AsI3、(AsI2) 2、PBr3>以及AsBr3气体的特性。碘原子与溴原子为相对重的 原子，其能与常使用的掺质原子(诸如硼与锗)形成化合物。由于碘化物与溴化物的蒸汽 压相当高，因而其可以轻易地被送至等离子体室，故碘化物与溴化物特别适用于等离子体 掺杂系统中。举例来说，BI3的蒸汽压在约404K下为100托(torr)。BI3的相对高蒸汽压 使掺质气体可以在低温下被运送至等离子体室，故简化了等离子体掺杂设备中的制程气体 运送系统。由于硼的固体源必须被加热至2，OOO0C以上才能提供B+离子至基底，因此其相 较于将BI3运送至等离子体掺杂系统的等离子体室较为困难且需较高的成本。
当进行等离子体掺杂的基底暴露于等离子体中时，会发生不适当的溅镀与不适当 的沉积，而发明的另一方面是有关于平衡上述的不适当的溅镀与不适当的沉积。在本发明 的此实施例中，至少选择掺杂气体中的重卤化物种类以及撞击基底的离子能量，以补偿由 离子的物理溅镀或化学蚀刻所造成蚀刻，或藉由等离子体中的离子所发生的沉积至少部分 补偿上述情况。举例来说，在本发明的一实施例中，选择用以与等离子体掺杂参数(诸如施 于基底的偏压)结合的特定种类的碘化物与溴化物气体，则等离子体中的离子在接触基底 表面时所发生的沉积可以至少补偿由离子的物理溅镀或化学蚀刻所造成蚀刻。图3为掺质-卤素键与掺质-氢键的键能(bond enthalpy)的表300。键能是表 示打断1莫耳的键结所需要的能量变化。表300中的键能为特定键结的键解离能的平均值 (以kj/mol为单位)。表300显示掺质-碘键的键能显著小于掺质-氟键的键能以及掺质-氢键的键能。 由于碘具有相对低的活性，其会造成掺质-碘键之间的键结强度相当低，因而掺质-碘键的 键能相对较小。相较于具有氟与氢植入前驱体的掺质气体，相对小的掺质-碘键的键能显 示具有碘植入前驱体的掺质气体确实会在等离子体中发生解离。因此，当使用具有碘植入 前驱体的掺质气体时，高浓度的未取代B+、P+、As+以及Ge+离子将会在基底中植入较深的深 度。当使用BIx掺质气体时，等离子体室中会产生不适当的碘取代物种。然而，因为 这些碘取代物种具有相对重的质量，因此这些碘取代物种将会以相对小的投影范围植入基 底。在本发明的一实施例中，可以调整离子植入能量，以使碘取代物种仅植入诸如氧化层的 表层，如此一来其可在诸如氧化脱膜(oxide strip)步骤等后续制程步骤中被移除。图4为激化离子对硅的投影范围的表400，其中离子是由三碘化硼的P型掺质气 体给料所产生。激化离子的投影范围以埃为单位表示。三碘化硼的P型掺质气体给料会在 等离子体室中离子化成Bi+、BI2+以及BI3+离子。所显示的为在0. 5keV至IOkeV的离子植 入能量下，B+硼离子以及ΒΓ、ΒΙ2+以及BI3+碘化硼离子的数据。所述激化是使用TRIM来执 行，而TRIM为工业中众所皆知的激化程式。表400显示Bi+、BI2+以及BI3+碘化硼离子植入硅表面的投影范围远小于硼离子 的投影范围。举例来说，在^eV的离子植入能量下，硼离子所植入的投影范围为212埃，而 ΒΓ、ΒΙ2+以及BI3+碘化硼离子所植入的投影范围分别为四埃、19埃以及15埃。因此，相较 于硼离子的投影范围，BI+离子(其为穿透最深的碘化硼离子)的投影范围较其少14%。因此，所产生的掺质轮廓实质上是由硼离子来决定，未有显著的量测证据显示所 产生的掺质轮廓是由掺质给料气体的碎片离子所产生的稀释的碎片离子或不适当的离子 物种来决定。特别是，Bi+、Bi；以及BI3+碘化硼离子仅有助于非常靠近基底表面的掺质轮 廓。在本发明的一些实施例中，可以在进行等离子体掺杂前沉积表层(诸如氧化层或氮化 层)，以防止这些碘化硼离子。且在后续制程步骤中可以移除这些表层。如此一来，可以藉 由硼离子的植入能量来完全控制此离子植入的接面深度。图5为根据本发明的等离子体掺杂系统500，其可执行等离子体掺杂。等离子体掺 杂系统100包括等离子体源500。于2004年12月20日申请、标题为“具有导电顶部的射 频等离子体源”且与本案具有相同申请公司的美国专利申请连续号10/905，172中记载有相 似的等离子体掺杂系统。美国专利申请连续号10/905，172的全文并入本文以供参照。由于等离子体掺杂系统500中的等离子体源501可提供高度均勻的离子流且等离子体源可以 藉由次级电子发射所产生的热而有效消散，因而其适于进行等离子体掺杂。等离子体掺杂系统500包括等离子体室502，其包含由外气体源504所供应的掺 质气体给料，其中外气体源504经由比例阀(proportional valve) 506与等离子体室502 连接。等离子体室502的排气部分510与真空帮浦512连接，其中真空泵512可净空等离 子体室502。排气阀514通过排气部分510控制排气通道。气体压力控制器516电性连接 至比例阀506、压力计508以及排气阀514。藉由控制反馈回路中的排气通道与制程气体流 速，气体压力控制器516使等离子体室502维持适当的压力，其中压力计508反映出排气通 道与制程气体流速的状态。可以使用排气阀514来控制排气通道。可以使用比例阀506来 控制制程气体流速。等离子体室502具有包括第一部分520的室顶518，其中第一部分520由介电材 料所形成且其大致沿水平方向延伸。室顶518的第二部分522由介电材料所形成且其大致 沿垂直方向由第一部分520延伸至一高度。此处所指的第一与第二部分520、522也可以 是介电窗。室顶518的盖524由导电材料形成且其沿水平方向延伸于第二部分522的宽 度。在一些操作模式中，图5所示的盖5 可为射频接地(RF grounded)或直流电接地(DC grounded)0将射频天线配置成接近室顶518的第一部分520与第二部分522中的一者。图5 所示的等离子体源501示出彼此电性隔离的两个单独射频天线。然而，在其他实施例中， 两个单独的射频天线也可以电性连接。在图5所示的实施例中，多圈的平面线圈射频天线 526(通常称为平面天线或水平天线)被配置成邻近室顶518的第一部分520。此外，多圈 的螺旋线圈射频天线528(通常称为螺旋天线或垂直天线)环绕室顶518的第二部分522。诸如射频供电源的射频源530电性连接至平面线圈射频天线5 与螺旋线圈射 频天线528中的至少一者。在一些实施例中，射频源530经由阻抗匹配网络(impedance matching network) 532耦接至射频天线526、528，其中阻抗匹配网络532符合射频源530的 输出阻抗与射频天线526、528的阻抗，以最大化由射频源530传送至射频天线526、528的 功率。从阻抗匹配网络532的出口至平面线圈射频天线5 与螺旋线圈射频天线5 之间 的虚线是用来表示阻抗匹配网络532的出口可以电性连接于平面线圈射频天线526、螺旋 线圈射频天线5 或上述两者。平台544配置在反应室中，其高度低于等离子体源501的室顶518。平台544用以 支撑进行等离子体掺杂的基底M6。基底546与平台M4电性连接。偏压电源供应器M8 与平台M4电性连接。且控制平台M4的温度。偏压电源供应器548施加偏压至平合544 与基底M6，以由等离子体中萃取掺质离子且使其撞击基底M6。偏压电源供应器548可以 是直流电源供应器、脉冲电源供应器或射频电源供应器。偏压电源供应器548施加偏压至 基底M6以进行等离子体掺杂。图6表示等离子体掺质轮廓600，其中使用O^KeV的离子植入能量来激化BI3掺质 气体给料以对硅基底进行植入，且硼浓度与硅基底的深度之间具有函数关系。等离子体掺 质轮廓600显示使用本发明的方法可以相当准确地进行超短接面(ultra-short junction) 植入。请同时参照图6的轮廓600与图4的表400，使用0. 5KeV的能量、以掺质气体给料 BI3对硅进行硼离子植入，会使所植入的硼离子的投影范围为34埃。
相反地，所植入的ΒΓ、ΒΙ2+以及BI3+碘化硼离子的投影范围分别为7埃、5埃以及 4埃，其为超浅植入。硅基底的表面上通常具有厚度大于7埃的二氧化硅层或其他表层。因 此，使用BI3为P型掺质气体给料在硅中所植入的超短硼接面实质上为仅由硼原子所形成 的接面。本领域技术人员将了解根据本发明的等离子体掺杂方法也可以应用于一般束线 离子植入。举例来说，在一般束线离子植入中使用BI3掺质气体给料就可以达到超短硼接 面。且可以最佳化一般离子源，以主要产生BI+或ΒΙ2+。接着可以由离子源萃取离子束并将 之导向基底表面。在束线技术中以BI+或BI2+为P型掺质可以提供超浅接面，且即使在维 持飘移模式(drift mode)中也能维持高电流。此外，在无显著能量污染的状态下，使用一 般束线离子植入系统也可以提供高的离子植入输出效率。等同性即使本教示是结合各种实施例与实例来描述，但并非以这些实施例限制本教示。 相反地，在不脱离本发明的精神与范围的前提下，本领域技术人员能理解本教示涵盖各种 变化、修饰以及相同置换。
权利要求
1.一种等离子体掺杂方法，包括a、提供掺质重卤化物气体至等离子体室；b、于所述等离子体室中使用所述掺质重卤化物气体形成等离子体，所述等离子体产生 适当的掺质离子与前驱掺质分子的重碎片；以及C、对所述等离子体室中的基底施加偏压，使得所述适当的掺质离子会以适当的离子 能量撞击所述基底，从而将所述适当的掺质离子与所述前驱掺质分子的重碎片植入所述基 底，其中至少选择所述离子能量与掺质重卤化物组成中的一者，使得所述基底中的植入轮 廓实质上由所述适当的掺质离子决定。
2.根据权利要求1所述的方法，其中所述掺质重卤化物气体包括掺质碘化物气体。
3.根据权利要求1所述的方法，其中所述掺质重卤化物气体包括三碘化硼的P型掺质 气体给料。
4.根据权利要求1所述的方法，其中所述掺质重卤化物气体选自由三碘化磷与三碘化 砷的N型掺质气体给料所构成的族群。
5.根据权利要求1所述的方法，其中所述掺质重卤化物气体包括掺质溴化物气体。
6.根据权利要求1所述的方法，其中至少选择所述离子能量与所述掺质重卤化物组成 中的一者，以避免所植入的所述前驱掺质分子的重碎片的投影范围超过所述适当的掺质离 子的投影范围的20%。
7.根据权利要求1所述的方法，其中至少选择所述离子能量与所述掺质重卤化物组成 中的一者，以使所述前驱掺质分子的重碎片的投影范围小于所述基底上的表层的厚度。
8.根据权利要求1所述的方法，其中至少选择所述离子能量与所述掺质重卤化物组成 中的一者，以使在等离子体掺杂期间由物理性溅镀和化学性蚀刻所造成的蚀刻能藉由所述 等离子体掺杂期间所发生的沉积来至少部分补偿。
9.根据权利要求1所述的方法，其中至少选择所述离子能量与所述掺质重卤化物组成 中的一者，以得到所述适当的掺质离子与至少一所述前驱掺质分子的重碎片之间的预定比 例。
10.根据权利要求1所述的方法，还包括提供四碘化锗气体至所述等离子体室，并使用 所述四碘化锗气体在所述等离子体室中形成所述等离子体，所述等离子体所产生的物种能 对所述基底进行非晶化处理与植入张力中的至少一者。
11.根据权利要求1所述的方法，其中所述等离子体还产生稀释气体离子。
12.根据权利要求11所述的方法，其中选择所述掺质重卤化物组成以减少植入所述基 底的所述稀释气体离子的量。
13.一种等离子体掺杂方法，包括a、在基底上形成表层；b、提供掺质重卤化物气体至等离子体室；C、于所述等离子体室中使用所述掺质重卤化物气体形成等离子体，所述等离子体产生 适当的掺质离子与前驱掺质分子的重碎片；以及d、对所述等离子体室中的所述基底施加偏压，使得所述适当的掺质离子会以适当的离 子能量撞击所述基底，从而将所述适当的掺质离子植入所述基底且具有适当的投影范围， 其中至少选择所述离子能量与掺质重卤化物组成中的一者，使得所植入的所述前驱掺质分子的重碎片的投影范围形成于所述基底的表面上的所述表层内。
14.根据权利要求13所述的方法，其中所述表层包括氧化层。
15.根据权利要求13所述的方法，其中所述掺质重卤化物气体包括掺质碘化物气体。
16.根据权利要求13所述的方法，其中所述掺质重卤化物气体包括掺质溴化物气体。
17.根据权利要求13所述的方法，其中所述前驱掺质分子的重碎片的投影范围小于所 述表层的厚度。
18.根据权利要求13所述的方法，其中至少选择所述离子能量与所述掺质重卤化物组 成中的一者，以使在等离子体掺杂期间由物理溅镀和化学蚀刻所造成的蚀刻能藉由所述等 离子体掺杂期间所发生的沉积来至少部分补偿。
19.根据权利要求13所述的方法，其中至少选择所述离子能量与所述掺质重卤化物组 成中的一者，以得到所述适当的掺质离子与至少一所述前驱掺质分子的重碎片之间的预定 比例。
20.根据权利要求13所述的方法，其中所述等离子体还产生稀释气体离子。
21.根据权利要求20所述的方法，其中选择所述掺质重卤化物组成以减少植入所述基 底的所述稀释气体离子的量。
22.—种离子植入方法，包括a、产生掺质离子与掺质重卤化物离子；b、加速所述掺质离子与所述掺质重卤化物离子；以及c、将所述加速的所述掺质离子与所述掺质重卤化物离子定向至基底，从而以适当的能 量将所述加速的所述掺质离子与所述掺质重卤化物离子植入所述基底，其中至少选择离子 能量与掺质重卤化物组成中的一者，使得所述基底中的植入轮廓实质上由适当的掺质离子 决定。
23.根据权利要求22所述的方法，其中所述掺质重卤化物气体包括掺质碘化物气体。
24.根据权利要求22所述的方法，其中所述掺质重卤化物气体包括掺质溴化物气体。
25.根据权利要求22所述的方法，其中至少选择所述离子能量与所述掺质重卤化物 组成中的一者，以得到所述适当的掺质离子与至少一前驱掺质分子的重碎片之间的预定比 例。
26.根据权利要求22所述的方法，还包括选定所述适当的掺质离子与所述掺质重卤化 物离子以及仅加速所选定的所述掺质离子与所述掺质重卤化物离子。
全文摘要
一种等离子体掺杂方法，包括提供包括掺质重卤化物气体的掺质气体至等离子体室。于所述等离子体室中，使用所述掺质重卤化物气体形成等离子体，以及所述等离子体产生适当的掺质离子与前驱掺质分子的重碎片。对所述等离子体室中的基底施加偏压，使得所述适当的掺质离子会以适当的离子能量撞击所述基底，从而将所述适当的掺质离子与所述前驱掺质分子的重碎片植入所述基底，其中至少选择所述离子能量与所述掺质重卤化物组成中的一者，使得所述基底中的植入轮廓实质上由所述适当的掺质离子决定。
文档编号H01L21/265GK102099899SQ200980128331
公开日2011年6月15日 申请日期2009年7月22日 优先权日2008年7月22日
发明者乔治·D·帕帕守尔艾迪斯, 卢多维克·葛特, 爱德温·A·阿雷瓦洛 申请人:瓦里安半导体设备公司