薄膜晶体管及其制造方法

专利名称：薄膜晶体管及其制造方法
技术领域：
本发明涉及薄膜晶体管及其制造方法。
技术背景
薄膜晶体管(TFT)广泛应用于例如液晶显示设备和有机EL显示设备。具体而言， 将非晶硅用于活性层的TFT当前广泛用于大型液晶显示设备。然而，存在对将来适用于例如较大尺寸、较高可靠性和较高迁移率的新颖活性层的实际应用的要求。
例如，专利文献1揭示了使用h-Ga-Si-O基非晶氧化物的TFT。该氧化物是以低温成膜的并且在可见范围是透明的。因此，有可能实现能在塑料衬底上形成的透明TFT。此外，已实现是非晶硅的迁移率的大约10倍的迁移率。
在使用这种氧化物的TFT中，期望对迁移率的进一步改进。
引用列表
专利文献
专利文献1 JP 2004-103957A 公报发明内容
技术问题
本发明提供基于氧化物半导体的高迁移率的薄膜晶体管及其制造方法。
问题的解决方案
根据本发明的一方面，提供了一种薄膜晶体管，其包括栅电极；半导体层，其面对栅电极设置并包括含有镓和锌中的至少一种以及铟的氧化物；栅绝缘膜，设置在栅电极和半导体层之间；以及源电极和漏电极，它们电连接到半导体层并彼此分隔开，该半导体层包括在半导体层中三维散布并具有原子排列周期性的多个微晶体。
根据本发明的另一方面，提供了一种制造薄膜晶体管的方法，该薄膜晶体管包括 栅电极；半导体层，其面对栅电极设置，包括含有镓和锌中的至少一种以及铟的氧化物，并包括三维散布并具有原子排列周期性的多个微晶体；栅绝缘膜，设置在栅电极和半导体层之间；以及源电极和漏电极，它们电连接到半导体层并彼此分隔开，该方法包括形成栅电极、栅绝缘膜以及含有镓和锌中的至少一种以及铟的氧化物膜的层叠膜；通过在高于或等于320°C且低于或等于380°C的温度下对层叠膜进行热处理在氧化物膜中形成微晶体；以及形成源电极和漏电极以连接至氧化物膜，形成层叠膜包括以下两种方式在衬底的主表面上形成氧化物膜，在氧化物膜上形成由氧化硅膜制成的栅绝缘膜，以及在栅绝缘膜上形成栅电极，以使氧化物膜被栅绝缘膜覆盖；或者在衬底的主表面上形成栅电极，在栅电极上形成栅绝缘膜，在栅绝缘膜上形成氧化物膜，以及在氧化物膜上形成由氧化硅膜制成的沟道保护层，以使氧化物膜被沟道保护层覆盖，而形成微晶体在氧化物膜被构成栅绝缘膜和沟道保护层的氧化硅膜覆盖的状态下执行。
本发明的有利效果
根据本发明，提供基于氧化物半导体的高迁移率的薄膜晶体管及其制造方法。


是示出薄膜晶体管的示意图。 是示出制造薄膜晶体管的方法的顺序示意截面图。 是示出薄膜晶体管的特性的曲线图。 是示出薄膜晶体管的特性的曲线图。 是薄膜晶体管中的半导体层的透射电子显微图。 示出半导体层的透射电子显微图的傅里叶变换图。 是薄膜晶体管中的半导体层的透射电子显微图。 示出半导体层的透射电子显微图的傅里叶变换图。 是示出薄膜晶体管的特性的曲线图。 是示出半导体层的构造的示意图。 是示出薄膜晶体管的示意图。 是示出制造薄膜晶体管的方法的顺序示意截面图。 是示出薄膜晶体管的示意图。 是示出制造薄膜晶体管的方法的顺序示意截面图。 是示出有源矩阵显示设备的示意图。 是示出有源矩阵显示设备的等效电路的电路图。 是示出有源矩阵显示设备的示意图。是示出制造薄膜晶体管和有源矩阵显示设备的方法的顺序示意截面图<是示出有源矩阵显示设备的示意图。是示出着色层的示意平面图。是示出有源矩阵显示设备的等效电路的电路图。是示出制造薄膜晶体管的方法的流程图。
在下文中，将参考附图详细描述本发明的各个实施例。
附图是示意性或概念性的。各部分的厚度和宽度之间的关系以及各部分之间的大小比例不一定与实际相同。此外，取决于附图，相同部分可示为具有不同尺寸或比例。
在本说明书和附图中，与先前参考在先附图描述的部件相类似的部件用类似的附图标记标记，并且适当地省略其详细描述。
(第一实施例)
图1是示出根据本发明第一实施例的薄膜晶体管的构造的示意图。
具体而言，图1(b)是示意平面图，而图1(a)是沿图1(b)的线A_A’所取的截面图。
如图1所示，根据本发明第一实施例的薄膜晶体管10包括栅电极110，面对栅电极110设置的半导体层130，设置在栅电极110和半导体层130之间的栅绝缘膜120，以及电连接到半导体层130并彼此分隔开的源电极181和漏电极182。
在此，为了便于描述，垂直于半导体层130和栅绝缘膜120之间的界面的方向被定义为Z轴方向。平行于该界面的一个方向被定义为X轴方向。垂直于Z轴方向和X轴方向
[图1]
[图2]
[图3]
[图4]
[图5]
[图6]
[图7]
[图8]
[图9]
[图10
[图11
[图12
[图13
[图14
[图15
[图16
[图17
[图18
[图19
[图20
[图21
[图22
各实施5的方向被定义为Y轴方向。X轴方向对准源电极181和漏电极182彼此相对的方向。
栅电极110、栅绝缘膜120和半导体层130在Z轴方向上层叠。
半导体层130包括含有镓和锌中的至少一种以及铟的氧化物。具体而言，半导体层130例如是含有In、Ga和Si的氧化物膜(即h-Ga-Si-O氧化物膜)。或者，半导体层 130可以是含有h和( 的氧化物膜(即^i-Ga-O氧化物膜)。或者，半导体层130可以是含有h和Si的氧化物膜(即In-Si-O氧化物膜)。以下，In-Ga-Zn-O氧化物膜、In-Ga-O 氧化物膜和In-Si-O氧化物膜统称为“ InGaZnO膜”。
半导体层130包括具有原子排列周期性的多个微晶体。即，每个微晶体在其中具有周期性。例如，在各个微晶体中，半导体层130中包括的原子排列具有特定周期性。更典型地，各个微晶体具有与上述氧化物中包括的金属元素的排列相关的周期性。
微晶体三维地散布在半导体层130中。即，微晶体在半导体层130中沿Z轴方向、 X轴方向和Y轴方向中的任一方向散布。半导体层130中微晶体的散布状态在之后描述。
在上文中，源电极181和漏电极182可互换。
在该示例中，源电极181和漏电极182具有Mo膜161、Al膜162和Mo膜163的层叠结构。然而，本发明不限于此。源电极181和漏电极182的结构以及其中所用的材料是任意的。
作为衬底105，例如可使用透光玻璃衬底或透光塑料衬底。然而，衬底105不限于此。例如，衬底105可由设置在诸如硅和不锈钢的不透光基材上的绝缘层制成。例如，衬底 105只需要在设置有栅电极110的部分的表面处绝缘。
栅电极110可由诸如MoW、Ta和W的高熔点金属制成。或者，栅电极110可由主要由Al构成并防止小丘的Al合金制成，或者由具有较低电阻的Cu制成。然而，本发明不限于此。栅电极110可由任何导电材料制成。
在该示例中，沟道保护层140设置在半导体层130上。源电极181和漏电极182 覆盖在部分沟道保护层140上。半导体层130用沟道保护层140、源电极181和漏电极182之一覆盖。
沟道保护层140可由氧化硅膜制成。
为了改善薄膜晶体管10的耐久性，例如可设置由诸如SiNx的绝缘物制成的钝化膜以覆盖图1所示的结构(栅电极110、栅绝缘膜120、半导体层130、沟道保护层140、源电极181和漏电极182)。
在此，如下所述，例如沟道保护层140可由氧化硅膜制成。沟道保护层140可覆盖半导体层130、源电极181和漏电极182。并且在其上，可设置例如SiNx的钝化膜。
以下，描述制造根据本实施例的薄膜晶体管10的示例方法。
图2是示出制造根据本发明第一实施例的薄膜晶体管的方法的顺序示意截面图。
在这些图中，左部对应于TFT区域TFR，其中形成有薄膜晶体管10，而右部对应于连接部分区域CPR，其中形成有连接至薄膜晶体管10的栅电极110的布线的连接部分115。
首先，如图2(a)所示，例如在由玻璃制成的衬底105的主表面10 上，例如通过溅射使构成栅电极110的Al膜IlOa和Mo膜IlOb分别形成至150nm (纳米)和30nm的厚度，并将其处理成指定图案形状。此时，在连接部分区域CPR中也将构成连接部分115的一部分的Al膜IlOa和Mo膜IlOb处理成指定图案形状。6
在该处理中，使用光刻。为了蚀刻，例如使用磷酸、醋酸和硝酸的混合酸。
接着，如图2(b)所示，例如通过利用TEOS(原硅酸四乙酯)的等离子体增强化学汽相沉积(PE-CVD)法，使构成栅绝缘膜120的SW2膜120a形成至例如350nm的厚度。此时的膜形成温度优选为例如300°C或更高。
在此，要在栅绝缘膜120上形成的半导体层130的膜结构随栅绝缘膜120的表面形态而变化。因此，选择构成栅绝缘膜120的SiO2膜120a的膜形成条件以使栅绝缘膜120 的表面变得尽可能平坦。使用具有平坦表面的栅绝缘膜120减小由于栅电场应力引起的薄膜晶体管10的特性变化。在膜形成之后，可以通过使用诸如CMP (化学机械抛光)处理、RIE 处理和用于轻微蚀刻表面层的反溅射处理之类的方法使栅绝缘膜120的表面平滑。
此外，在3丨02膜120a上，例如通过反应DC溅射法，使构成半导体层130的InGaZnO 膜130a(如L2O3-Gii2O3-ZnO膜)形成至例如30nm的厚度。此时，所用的靶的组分比按照 In Ga Si的原子比是例如1 1 1。在包括氧气和氩气的气氛中执行该膜形成。氧气的比例设置为相对于氩气例如约为5%。膜形成温度为约几十摄氏度，因为例如不执行特定加热。
此外，通过例如利用TEOS的PE-CVD法，使构成沟道保护层140的SW2膜140a形成至例如200nm的厚度。此时，膜形成期间的衬底温度设置为230°C。即，构成沟道保护层 140的SW2膜HOa的膜形成期间的衬底温度优选为230°C或更高。如果SW2膜140a的膜形成期间的衬底温度低于230°C，则留在膜中的碳和氢的量增加。因此，通过从源电极/漏电极的电荷注入以及由于栅极的负电位引起的电场应力，在膜中更可能出现固定电荷。这增加了薄膜晶体管的特性变化。
接着，将SiO2膜140a处理成指定图案形状以形成沟道保护层140。在SiO2膜140a 的该处理中，掩模曝光与使用栅电极110作为掩模进行光刻的背面曝光组合。为了蚀刻SiA 膜140a，例如采用利用CF4的RIE (反应离子蚀刻)法。
接着，如图2(c)所示，在具有环境气氛的退火炉中，以指定退火温度Ta保持工件一小时以执行退火处理(热处理)。在该示例中，采用包括氧气的环境气氛中的处理。然而，或者，退火炉中的气氛可以是氮气。
在此，根据实验，退火温度I1a被设置为八个值，即250°C、280°C、300°C、320°C、 340°C、360°C、380°C和400°C。此外，还制造未经退火处理的样本作为比较示例。
如下所述，通过适当地设置退火温度Ta，在InGaZnO膜130a中形成具有原子排列周期性的微晶体。因此，可形成包括微晶体的半导体层130。
在此退火处理之后，如图2(d)所示，在连接部分区域CPR，选择性地去除半导体层 130 (InGaZnO膜130a)和栅绝缘膜120 (SW2膜120a)以形成用于形成连接部分115的接触孔11证。在该处理中，用例如稀盐酸蚀刻半导体层130的hfeiZnO膜130a。之后，通过例如利用CF4的RIE蚀刻栅绝缘膜120的SW2膜120a。该接触孔11 到达例如构成连接部分115的一部分的Mo膜110b。
接着，如图2(e)所示，例如通过溅射法使构成源电极181和漏电极182的Mo膜 16UA1膜162和Mo膜163分别形成至例如30nm、300nm和50nm的厚度。之后，用磷酸、醋酸和硝酸的混合酸将Mo膜161、Al膜162和Mo膜163处理成指定图案形状以形成源电极 181和漏电极182。此时，通过蚀刻去除未被源电极181、漏电极182和沟道保护层140覆盖的部分中的半导体层130。因此，形成薄膜晶体管10的形状。此外，形成用作连接至栅电极 110的布线的引出部分的连接部分115。
接着，适当地形成钝化膜(未示出)。此外，为了去除过程中的损伤，例如在230°C 执行损伤去除处理约一小时。因此，完成图1中示出的薄膜晶体管10。
现在描述由此制造的薄膜晶体管的特性。
图3是示出根据本发明第一实施例的薄膜晶体管的特性的曲线图。
具体而言，图3(a)至3(i)示出在没有退火处理的条件下以及在退火处理的退火温度iTa分别为250 V、280 V、300 V、320 V、340 V、360 V、380 V和400 V的条件下的薄膜晶体管的电压-电流特性，如参考图2(c)所描述的。在这些图中，水平轴表示栅电压Vg，而垂直轴表示漏电流Id。
在此，薄膜晶体管10具有沈μ m(微米)的沟道宽度以及Ilym的沟道长度。源电极181和漏电极182之间的源-漏电压Vd被设置为15V(伏特)。在电压-电流特性的测量中，执行在增大和减小栅电压Vg时的双扫描测量。
如图3(a)至3(c)所示，在没有退火处理的情况下以及在退火温度Ta为250°C和 280°C的情况下，电压-电流特性呈现滞后。
相反，如图3(d)至3(i)所示，在退火温度Ta为300°C或更高的情况下，电压-电流特性不呈现滞后。
由此，在300°C或更高的退火温度Ta下，获得没有滞后的较佳的电压_电流特性。
此外，从这些结果中计算薄膜晶体管的迁移率μ和阈值电压Vth。在此，从图 3(a)至3(i)所示的电压-电流特性中15V的源-漏电压Vd处的饱和区域的特性(Id = 1/2 · Cox . μ ·￥/!· (Vg-Vth)2，其中(^是单位面积的栅绝缘膜电容，W是沟道宽度，且L是沟道长度)计算迁移率μ和阈值电压vth。
图4是示出根据本发明第一实施例的薄膜晶体管的特性的曲线图。
具体而言，图4(a)示出迁移率μ和退火温度Ta之间的关系。图4(b)示出阈值电压Vth和退火温度Ta之间的关系。这些图中的水平轴表示退火温度Ta。图4(a)的垂直轴表示迁移率μ。图4(b)的垂直轴表示阈值电压Vth。
如图4(a)和4(b)所示，在退火温度Ta为^(TC或更低的情况下，迁移率μ为 7cm2/Vs或更低，而阈值电压Vth为3. 8V或更高。
另一方面，在退火温度Ta为300°C或更高的情况下，迁移率μ为12cm2/Vs或更高， 而阈值电压Vth为3. 5V或更低。
S卩，如果退火温度Ta为300°C或更高，则迁移率μ急剧增大。
在退火温度Ta为320_380°C时，迁移率μ为13-16cm2/Vs，而阈值电压Vth为 2. 7-0. 5V。
此外，在退火温度Ta为400°C的情况下，迁移率μ进一步增大到17cm2/Vs，而阈值电压Vth显著减小至负值-2V。
由此，在退火温度Ta为观01或更低的第一温度范围TRl中，迁移率μ较小，而阈值电压Vth较大。
在退火温度Ta为高于或等于300°C且低于400°C的第二温度范围TR2中，迁移率 μ显著增大，而阈值电压Vth减小。
即，在退火温度TaW^Ot增大到300°C时，迁移率μ不连续地且急剧地增大。在退火温度Ta从250°C增大到280°C时，阈值电压Vth不连续地且急剧地减小。
在退火温度Ta为400°C或更高的第三温度范围TR3中，迁移率μ增大，而阈值电压Vth急剧减小。
其中，第二温度范围TR2和第三温度范围TR3对应于根据该实施例的薄膜晶体管。 在此，其中退火温度Ta为360°C的情况称为根据该实施例的薄膜晶体管10a。其中退火温度Ta为400°C的情况称为根据该实施例的薄膜晶体管10b。
另一方面，第一温度范围TRl对应于比较示例。在此，其中退火温度Ta为第一温度范围TRl中的250°C的情况称为根据比较示例的薄膜晶体管19。
以下，描述通过透射电子显微镜(TEM)分析这些薄膜晶体管10a、10b和19的半导体层130的结构的结果。此外，还分析通过TEM图像的数字傅里叶变换获得的图像。也描述该结果。
图5是根据本发明第一实施例的薄膜晶体管中的半导体层的透射电子显微图。
具体而言，图5(a)是其中退火温度Ta为360°C的上述薄膜晶体管IOa的半导体层130的TEM图像。图5(b)示出图5(a)的图像中要傅里叶变换的区域Al和区域Bi。图 5(c)示出通过对图5(a)的图像中的区域Al和区域Bl进行傅里叶变换获得的傅里叶变换图像Alf和傅里叶变换图像Blf。在图5(c)中，为了说明清楚，傅里叶变换图像Alf和傅里叶变换图像Blf的显示位置分别从下层TEM图像的区域Al和区域Bl的位置移位。
图6示出根据本发明第一实施例的薄膜晶体管中的半导体层的透射电子显微图的傅里叶变换图像。
具体而言，图6 (a)和6(b)分别是图5 (c)所示的傅里叶变换图像Alf和傅里叶变换图像Blf的放大图。
图7是根据本发明第一实施例的薄膜晶体管中的半导体层的透射电子显微图。
具体而言，图7(a)是其中退火温度Ta为400°C的上述薄膜晶体管IOb的半导体层130的TEM图像。图7(b)示出图7(a)的图像中要傅里叶变换的区域Cl和区域D1。图 7(c)示出通过对图7(a)的图像中的区域Cl和区域Dl进行傅里叶变换获得的傅里叶变换图像Clf和傅里叶变换图像Dlf。在图7(c)中，为了清楚地说明，傅里叶变换图像Clf和傅里叶变换图像Dlf的显示位置分别从下层图像的区域Cl和区域Dl的位置移位。图7(d) 示出图7(a)中观察到的微晶体，为了清楚地说明用实线示出。
图8示出根据本发明第一实施例的薄膜晶体管中的半导体层的透射电子显微图的傅里叶变换图像。
具体而言，图8 (a)和8(b)分别是图7(c)所示的傅里叶变换图像Clf和傅里叶变换图像Dlf的放大图。
如图7(a)和7(d)所示，在退火温度Ta为400°C的情况下，在半导体层130中观察到多个微晶体133。微晶体133是其中具有周期性的区域。在微晶体133和区域134之间可识别边界135。在微晶体133内，观察到基于周期性的条纹图案。另一方面，在区域134 中，未观察到条纹图案。区域134具有低于微晶体133的周期性。条纹图案对应于基于微晶体133中的周期性的晶格图像。即，在退火温度Ta为400°C的情况下，在半导体层130的 TEM图像中观察到晶格图像。
如图7(b)所示，对半导体层130的TEM图像的部分区域(傅里叶变换区域Cl和傅里叶变换区域Dl)执行傅里叶变换。
如图7(c)所示，在通过对该TEM图像的傅里叶变换区域Cl和傅里叶变换区域Dl 分别进行傅里叶变换获得的傅里叶变换图像Clf和傅里叶变换图像Dlf中，基于微晶体133 的内部周期性观察原则上与电子束衍射图案相同的图像。
具体而言，如图8 (a)所示，在傅里叶变换图像Clf中，除了位于中心的亮点CfO，在关于亮点CfO点对称的位置处观察到亮点Cfl-Cf4。这些亮点Cfl-Cf4是基于傅里叶变换区域Cl的内部周期结构的衍射图案图像。
如图8(b)所示，在傅里叶变换图像Dlf中，除了位于中心的亮点DfO，在关于亮点 DfO点对称的位置处观察到亮点Dfl-Df6。这些亮点Dfl-Df6是基于傅里叶变换区域Dl的内部周期性的衍射图案图像。在此，在图8(b)的图像中，一对亮点Df3和亮点Df4以及一对亮点Df5和亮点Df6在图中在垂直方向上彼此靠近。可以推测，这些亮点对对应于位于用于成像TEM图像的样本中成像深度方向上的两个不同微晶体。
因此，在其中退火温度Ta为400°C的半导体层130中，形成具有原子排列周期性的微晶体133。即，在TEM图像中，可识别微晶体133的形状，并且观察到晶格图像。此外，在 TEM图像的傅里叶变换图像中，观察衍射图案图像。
另一方面，如图5(a)所示，在退火温度Ta为360°C的TEM图像中，在半导体层130 中没有清楚地观察到微晶体。
如图5(b)所示，对半导体层130的TEM图像的部分区域(傅里叶变换区域Al和傅里叶变换区域Bi)执行傅里叶变换。
如图5(c)所示，在通过对该TEM图像的傅里叶变换区域Al和傅里叶变换区域Bl 分别进行傅里叶变换获得的傅里叶变换图像Alf和傅里叶变换图像Blf中，没有清楚地观察到衍射图案图像。然而，观察到基于周期性的亮点。
具体而言，如图6 (a)所示，在傅里叶变换图像Alf中，除了位于中心的亮点AfO，在关于亮点AfO点对称的位置处观察到亮点Afl和Af2。这些亮点Afl和Af2是由于基于傅里叶变换区域Al的内部周期性的衍射现象产生的图像。
如图6(b)所示，同样在傅里叶变换图像Blf中，在关于亮点BfO点对称的位置处观察到亮点Bfl和Bf2。这些亮点Bfl和Bf2也是由于基于傅里叶变换区域Bl的内部周期性的衍射现象产生的图像。
因此，在360°C的退火温度Ta，在TEM图像中无法识别微晶体133的清楚形状，并且没有观察到晶格图像。然而，在TEM图像的傅里叶变换图像中，观察到基于周期性的亮点 Afl和Af2以及亮点Bfl和Bf2。由此，可以确定，在半导体层130中形成具有周期性的微晶体133。
另一方面，虽然未示出，但是在其中退火温度Ta为250°C的薄膜晶体管19中，在半导体层130的TEM图像中没有识别出微晶体，并且没有观察到晶格图像。此外，在TEM图像的傅里叶变换图像中，也没有观察到基于周期性的亮点。
S卩，考虑如下。在250°C的较低退火温度Ta下，不形成微晶体。在360°C的退火温度下，虽然在很小的区域中，但是形成其中具有周期性的微晶体133。随着退火温度Ta的升高，微晶体133的大小增大。在400°C的退火温度Ta下，微晶体133生长到在TEM图像中可观察到微晶体133的大小。
鉴于当前观察手段(TEM)的性能，考虑如下。半导体层130包括相对重的原子(如 In).因此，微晶体133包括具有约为五个或更多周期的周期性的金属元素的排列。当微晶体133中的晶轴与观察方向轴一致时，在TEM图像的傅里叶变换图像中观察到亮点。
半导体层130的InGaZnO膜130a可近似正方形(立方体)。之后，可估计具有五个周期的晶体的大小约为1. 5nm。因此，可以确定，其中退火温度Ta为360°C和400°C的薄膜晶体管IOa和IOb中的半导体层130包括大小为1. 5nm或更大的微晶体133。
如图7 (d)所示，在退火温度Ta为400°C的情况下，相对清楚地观察到微晶体133 的图像。在半导体层130中，其中基本上均质的每个区域对应于微晶体133。微晶体133的大小可从图7(d)所示的TEM图像估计。之后，观察到的微晶体133的大小为5nm或更小。
在TEM图像中，其中基本上均质的区域的面积的平方根被定义为微晶体133的粒子直径。然后，为粒子直径为2nm或更大的微晶体133确定平均粒子直径。S卩，在TEM图像中，可相对清楚地识别大小为2nm或更大的微晶体133的形状。因此，为大小为2nm或更大的这种微晶体133测量粒子直径，并且将其平均值用作微晶体133的平均粒子直径。在退火温度iTa为400°C的情况下，微晶体133的平均粒子直径为3. 5nm。
即，在对应于该实施例的退火温度Ta为300-400°C的范围中，在半导体层130中形成具有原子排列周期性的微晶体133。微晶体133的平均粒子直径为3. 5nm或更小。
在此，如果退火温度Ta高于400°C，则使微晶体133的平均粒子直径大于退火温度 Ta为400°C的情况下的平均粒子直径。之后，在多个微晶体133中，使粒子直径为2nm或更大的微晶体133的平均粒子直径大于3. 5nm。
因此，在较低退火温度Ta的情况下(例如在第一温度范围TRl中)，InGaZnO膜 130a(半导体层130)是非晶态的膜，或者即使具有晶体结构(周期性)，也是包括粒子直径小于1. 5nm的微晶体的膜。
在较高退火温度Ta情况下(例如在第二温度范围TR2和第三温度范围TR3中)， InGaZnO膜130a的晶体生长成使InGaZnO膜130a包括粒子直径为1. 5nm或更大的微晶体 133。
因此，随着退火温度Ta的升高，形成微晶体133，并且微晶体133的粒子直径增大。 该现象与薄膜晶体管的特性相关。例如，可以推测，在迁移率μ随着退火温度Ta的升高而急剧增大的温度下，将促进微晶体133的形成，并且促进微晶体133的粒子直径的增大。
如上所述，在退火温度Ta从280°C增大到300°C时，迁移率μ不连续地且急剧地增大。在退火温度Ta从250°C增大到280°C时，阈值电压Vth不连续地且急剧地减小。因此，可以估计，当退火温度Ta在约^(TC至300°C的范围内时，开始促进半导体层130中微晶体133的生长。
当退火温度Ta在第二温度范围TR2 (高于或等于300°C且低于400°C，更具体而言，高于或等于300°C且低于或等于380°C)内时，在半导体层130的TEM图像中，没有观察到晶格图像。在TEM图像的傅里叶变换图像中，观察到基于微晶体133的周期性的亮点。因此，可以确定，半导体层包括微晶体130。
当退火温度Ta相对较高(例如在第三温度范围TR3中)时，在半导体层130的 TEM图像中，观察到晶格图像。在TEM图像的傅里叶变换图像中，观察到基于微晶体133的内部周期性的清楚的衍射图案图像。
如图4(a)所示，在300°C或更高的退火温度Ta下，迁移率μ从较低的第一温度范围TRl中的迁移率不连续地且急剧地增大。因此，可以确定，在300°C或更高时存在微晶体 133。此外，更可靠地，可以确定，在320°C或更高的退火温度下，存在微晶体133。
因此，退火温度Ta优选为320°C或更高。这可增加迁移率μ。
S卩，当退火温度Ta为第二温度范围TR2中的高于或等于至少320°C且低于400°C 的温度时，在TEM图像中，在半导体层130中没有观察到晶格图像。然而，在TEM图像的傅里叶变换图像中，观察到基于微晶体133的周期性的亮点。因此，可以确定，半导体层包括微晶体130。
此外，如上所述，在退火温度Ta为400°C的情况下，虽然迁移率μ增大，但是阈值电压Vth显著减小并变成负极性。阈值电压Vth如此减小的原因推测如下。作为退火温度 Ta增大的结果，微晶体133变大。因此，在半导体层130与半导体层130之上和之下的栅绝缘膜120和沟道保护层140的界面处发生氧空位。氧空位还发生在微晶体133之间的晶界处。由于该氧空位引起的施主能级导致阈值电压Vth减小。
在将薄膜晶体管应用于例如液晶显示设备和有机EL显示设备的情况下，迁移率 μ优选较大。然而，在电路构造的限制下，阈值电压Vth约为0-3V。具体而言，在除了用于切换显示设备的像素之外将薄膜晶体管用于驱动电路中的情况下，阈值电压Vth优选为正值。
因此，更优选地，退火温度Ta小于400°C (如380°C或更低)。即，以下条件是更优选的。半导体层130中的微晶体133相对较小。在TEM图像中，在半导体层130中没有观察到晶格图像。然而，在TEM图像的傅里叶变换图像中，观察到基于微晶体133的周期性的亮点。在该条件下，在多个微晶体133中，粒子直径为2nm或更大的微晶体133的平均粒子直径小于3. 5nm。
因此，阈值电压Vth可被设置为正值。在例如将薄膜晶体管应用于显示设备等的情况下，简化了电路构造。此外，薄膜晶体管还可应用于除了像素之外的驱动电路。这便于实现具有较高集成度和较高可靠性的显示设备。
InGaZnO膜130a的固相微结晶化与膜中的含氧量相关。即，如果氧空位的量较大， 则微结晶化从较低温度开始。然而，如果氧空位的量相当大，则膜的电阻减小。这使得难以获得较佳的电流-电压特性。
相反，在根据该实施例的薄膜晶体管10、10a和IOb中，半导体层130(InGaZn0膜 130a)被沟道保护层140 (SiO2膜140a)覆盖，并且在此状态下执行退火。这抑制了上述的显著氧脱附。因此，使在半导体层130中形成具有适当粒子直径的微晶体133与较佳的电流-电压特性相兼容。
此外，参考比较示例描述根据该实施例的薄膜晶体管IOa的操作可靠性。
图9是示出根据本发明第一实施例的薄膜晶体管的特性的曲线图。
具体而言，该图示出根据该实施例的薄膜晶体管IOa和比较示例的薄膜晶体管19 的在高温寿命测试下施加的电偏压的结果。该高温工作寿命测试是偏压/温度应力测试。 在80°C的温度下，向薄膜晶体管连续施加Vg= 15V且Vd = OV的电压应力。评估从薄膜晶体管的阈值电压Vth的初始值的偏移量(阈值电压偏移AVth)。在该图中，水平轴表示偏10/22 页压施加的经过时间tl。垂直轴表示阈值电压偏移AVth。
如图9所示，在其中退火温度Ta为250°C的比较示例的薄膜晶体管19中，对于 10000秒的经过时间tl，阈值电压偏移AVth约为2. IV。因此，随着偏压施加的时间tl的流逝，阈值电压Vth显著偏移。相反，在退火温度Ta为360°C时包括微晶体133的根据该实施例的薄膜晶体管IOa中，对于10000秒的经过时间tl，阈值电压偏移AVth为非常小的0.33V。
因此，根据该实施例的薄膜晶体管在偏压/温度应力测试中呈现较佳结果。其原因如下。通过使用适当退火温度Ta，在半导体层130中形成微晶体133。因此，半导体层 130从非晶态变成结晶态。这改进了对电压应力的容限。
现在描述半导体层130中微晶体133的散布状态。
图10是示出薄膜晶体管中的半导体层的构造的示意图。
具体而言，图10 (a)、10(b)和10(c)分别示出上述薄膜晶体管10a、IOb和19中的半导体层130的构造的模型。图10(d)示出替换比较示例的薄膜晶体管19a中的半导体层 130的构造的模型。
如图10(a)所示，在退火温度Ta为360°C的根据实施例的薄膜晶体管IOa的半导体层130中，具有较小粒子直径的微晶体133散布在X、Y和Z轴方向。粒子直径超过2nm 的微晶体133的数量很小(粒子直径为2nm或更大的微晶体的平均粒子直径小于3. 5nm)。 在此，微晶体133周围的区域134是粒子直径主要为1. 5-2nm的微晶体的集合。该区域的一部分可以为非晶态。
如图10(b)所示，在退火温度Ta为400°C的根据实施例的薄膜晶体管IOb的半导体层130中，具有较大粒子直径的微晶体133散布在X、Y和Z轴方向。微晶体133的平均粒子直径为3. 5nm。在此，同样在此情况下，微晶体133周围的区域134是粒子直径主要为1.5-2nm的微晶体的集合。该区域的一部分可以为非晶态。
在根据该实施例的薄膜晶体管IOa和IOb中，微晶体133三维地散布在半导体层 130中。因此，可获得期望电流-电压特性。因此，可实现具有高迁移率和较佳特性的薄膜晶体管。
如图10(c)所示，在退火温度Ta为250°C的比较示例的薄膜晶体管19的半导体层 130中，不形成微晶体133。半导体层130完全为非晶态。因此迁移率μ低。
如图10(d)所示，在替换比较示例的薄膜晶体管19a的半导体层130中，形成柱状晶粒136。柱状晶粒136例如从半导体层130下方的栅绝缘膜120向半导体层130的内部生长。这种柱状晶粒136在半导体层130的金属氧化物的晶体生长相对容易的情况下形成。这种晶粒136具有平行于Z轴方向的轴。晶粒136在X-Y平面中二维地排列，并且没有三维地散布在半导体层130中。因此，例如电阻在Z轴方向过低。因此，无法获得期望电流-电压特性。
因此，在根据该实施例的薄膜晶体管中，半导体层130优选包括三维地散布在半导体层130中并具有原子排列周期性的多个微晶体133。
在基于InGaZnO膜130a的薄膜晶体管中，例如在形成源电极181和漏电极182之后，以300°C或更高的高温执行退火。之后，氧可从InGaZnO膜130a向源电极181和漏电极 182迁移。13
例如，同样在Mo膜或Ti膜用作源电极181和漏电极182的阻挡层金属的情况下， 氧从InGaZnO膜130a向源电极181和漏电极182迁移。因此，薄膜晶体管的电流-电压特性可呈现特性劣化，如阈值电压Vth的负偏移。
因此，用于在半导体层130中形成微晶体133的上述退火处理优选在InGaZnO膜 130a不与源电极181和漏电极182接触的状态下执行。
S卩，如参考图2(c)至2(e)所描述的，用于在^ifeaiO膜130a中形成微晶体133的退火处理(图2(c)所示的处理)优选在形成构成源电极181和漏电极182的膜(图2(e) 所示的步骤)之前执行。
图11是示出根据本发明第一实施例的替换薄膜晶体管的构造的示意图。
具体而言，图11(b)是示意平面图，而图11(a)是沿图11(b)的线B-B’所取的截面图。
如图11 (a)和11 (b)所示，根据该实施例的替换薄膜晶体管11也包括栅电极110， 面对栅电极110设置的半导体层130，设置在栅电极110和半导体层130之间的栅绝缘膜 120，以及电连接到半导体层130并彼此分隔开的源电极181和漏电极182。
半导体层130包括含有镓和锌中的至少一种以及铟的氧化物。半导体层130包括三维地散布在半导体层130中并具有原子排列周期性的多个微晶体。
在薄膜晶体管11中，在Z轴方向观看的沟道保护层140的平面图案形状是覆盖横越栅电极110的半导体层130边缘的图案形状。即，沟道保护层140覆盖半导体层130在 Y轴方向的边缘。
可通过部分修改上述制造薄膜晶体管10的方法来制造如此构造的薄膜晶体管 11。
图12是示出制造根据本发明第一实施例的替换薄膜晶体管的方法的顺序示意截面图。
在这些图中，左部对应于TFT区域TFR，而右部对应于连接部分区域CPR。
首先，如图12(a)所示，类似于参考图2 (a)所述的方法，在衬底105的主表面10 上，形成构成栅电极110的Al膜IlOa和Mo膜110b，并将其处理成指定图案形状。在连接部分区域CPR中，也将构成连接部分115的一部分的Al膜IlOa和Mo膜IlOb处理成指定图案形状。
接着，如图12(b)所示，类似于参考图2(b)所描述的，形成构成栅绝缘膜120的 SiO2膜120a。此时的膜形成温度优选为例如300°C或更高。此外，在SW2膜120a上，形成构成半导体层130的InGaZnO膜130a至例如20nm的厚度。
之后，通过光刻和蚀刻，将hfeiZnO膜130a处理成指定图案形状。在此，稀草酸可用作蚀刻液。
此外，通过例如利用SiH4和N2O的PE-CVD法，使构成沟道保护层140的SW2膜 140a形成至例如200nm的厚度。此时，膜形成期间的衬底温度设置为270°C。接着，将SW2 膜140a处理成指定图案形状。在此，沟道保护层140的图案形状被设置成覆盖横越栅电极 110的InGaZnO膜130a边缘(Y轴方向的边缘)的图案形状。此处，在衬底105透光的情况下，可通过使用背面曝光和掩模曝光的组合来执行SW2膜HOa的处理。对于该步骤的蚀刻，可使用利用CF4的RIE。
接着，如图12(c)所示，在具有氮气气氛的退火炉中，以例如340°C的退火温度Ta 保持工件一小时以执行退火处理。因此，在非晶态的InGaZnO膜130a中形成微晶体133。
接着，如图12 (d)所示，通过与参考图2 (d)所描述的方法类似的方法，在连接部分区域CPR中，选择性地去除半导体层130和栅绝缘膜1206102膜120a)以形成用于形成连接部分115的接触孔11证。在SW2膜120a的蚀刻中，例如可使用缓冲氢氟酸。
接着，如图12E所示，通过与参考图2(d)所描述方法类似的方法，形成源电极181 和漏电极182。
接着，例如，SiO2膜形成为钝化膜。并且在其上形成SiN膜。接着，形成用于电极引出的开口。此外，为了去除过程中的损伤，例如在^KTC执行损伤去除处理约一小时。因此，完成图11(a)和11(b)中示出的薄膜晶体管11。损伤去除处理可在氮中执行。
由于半导体层130包括微晶体133，因此薄膜晶体管11可实现高迁移率。
在此，例如，在上述钝化膜上，可形成连接至漏电极182的像素电极。由此，制造用于TFT-LCD的有源矩阵衬底。或者，在钝化膜上，可形成透明树脂层或滤色层(着色层)，并且可在其上形成像素电极。
在此，如果将InGaZnO膜130a用作半导体层130的用于TFT-LCD的有源矩阵衬底的薄膜晶体管在用波长约为400nm的光照射时操作，则可能发生特性劣化。
然而，在根据该实施例的薄膜晶体管IOUOaUOb ^P 11中，在InGaZnO膜130a中形成微晶体133。这显著改善了在用波长约为400nm的光照射时操作中的特性劣化。
此外，为了抑制该劣化，可采用减少薄膜晶体管的光照射量的构造。具体而言，在薄膜晶体管10、10a、10b和11的构造中，栅电极110用作对于来自衬底105侧的光的遮光膜。由此，优选在半导体层130的上侧上(在衬底105的相对侧上)设置遮光层。
在有源矩阵衬底上设置滤色层的情况下，G(绿色)滤色层对于约400nm的光具有较低的透射率。由此，不管像素的颜色，优选在薄膜晶体管上设置绿色滤色层。稍后描述该构造。
上述薄膜晶体管10、10a、10b和11是底栅结构的薄膜晶体管。即，栅电极110设置在衬底105的主表面10 上。半导体层130设置在栅电极110的与衬底105相对的一侧上。
在设置有沟道保护层140的情况下，沟道保护层140设置在半导体层130的与栅电极110相对的一侧上。
然而，本发明不限于此，而是可以基于顶栅结构。
(第二实施例)
根据该实施例的薄膜晶体管具有顶栅结构。
图13是示出根据本发明第二实施例的替换薄膜晶体管的构造的示意图。
具体而言，图13(b)是示意平面图，而图13(a)是沿图13(b)的线B-B’所取的截面图。
如图13(a)和13(b)所示，根据本发明第二实施例的薄膜晶体管12也包括栅电极 110，面对栅电极110设置的半导体层130，设置在栅电压110和半导体层130之间的栅绝缘膜120，以及电连接到半导体层130并彼此分隔开的源电极181和漏电极182。
在这种情况下，半导体层130设置在衬底105的主表面10 上。栅电极110设置在半导体层130的与衬底105相对的一侧上。g卩，半导体层130、栅绝缘膜120和栅电极110 按该次序设置在衬底105的主表面10 上。
在此，在这种情况下的衬底105中，设置有半导体层130的一部分的表面是绝缘的。
半导体层130、绝缘膜120和栅电极110被层间绝缘膜170覆盖。在一部分层间绝缘膜170中，设置与半导体层130连通的电极孔181h和180h。其中嵌入导电材料以形成源电极181和漏电极182。在该示例中，进一步在其上设置钝化膜175。这可通过抑制水分等的外部影响而改进可靠性。
同样在这种情况下，半导体层130包括含有镓和锌中的至少一种以及铟的氧化物。半导体层130包括三维地散布在半导体层130中并具有原子排列周期性的多个微晶体。
在电极孔181h和栅电极110之间的区域181r的半导体层130 (InGaZnO II 130a) 以及电极孔18 和栅电极110之间的区域182r的半导体层130中，将电阻设置为低于半导体层130的其它部分。由此，期望电流可在一方的源电极181和漏电极182与另一方的栅电极110之间通过。这便于实现期望操作。
图14是示出制造根据本发明第二实施例的薄膜晶体管的方法的顺序示意截面图。
在这些图中，左部对应于TFT区域TFR，而右部对应于连接部分区域CPR。
首先，如图14(a)所示，在玻璃制成的衬底105的主表面10 上，通过例如反应DC 溅射法使构成半导体层130的InGaZnO膜130a形成至20nm的厚度，并将其处理成指定图案形状。
在此，在衬底105的主表面10 上，可形成薄的阻挡底涂层膜(未示出)，并且 InGaZnO膜130a可形成在其上。InGaZnO膜130a在平坦衬底105或平坦薄阻挡底涂层膜上的膜形成便于获得优质的hfeaiO film膜130a。
接着，如图14(b)所示，通过例如利用SiH4和N2O的PE-CVD法使构成栅绝缘膜120 的SW2膜120a形成至IOOnm的厚度。
此时，为了改善栅绝缘膜120的电稳定性并增强TFT的栅电压应力容限，优选使构成栅绝缘膜120的SiO2膜120a的膜形成温度尽可能的高。然而，通过将InGaZnO膜130a 暴露至高温，发生表面氧的脱附，并减小InGaZnO膜130a的电阻。因此，SiO2膜120a的膜形成的有效方法是增加膜形成腔的队0等离子体中的衬底温度并逐渐将SiH4供应至N2O等离子体。具体而言，在SW2膜120a的膜形成的初期，SiH4/N20的气体流速比设置为1/100 或更低。之后，即使SW2的膜形成温度升高至350°C，也可防止InGaZnO膜130a的电阻减小。因此，可形成高可靠性的栅绝缘膜120。
取决于构成栅绝缘膜120的SW2膜120a的膜形成温度，在SW2膜120a的膜形成期间可促进InGaZnO膜130a的结晶化，以在InGaZnO膜130a中形成微晶体133。然而， SiO2膜120a的膜形成温度通常不足以形成微晶体133。因此，为了通过更稳定地形成期望微晶体133来获得具有期望特性的薄膜晶体管12，优选执行在具有环境气氛的退火炉中在例如340°C下将工件保持一小时的退火处理。之后，微晶体133可更稳定地在InGaZnO膜 130a中形成。
接着，通过溅射使构成栅电极110的Ti膜110c、Al膜IlOd和Ti膜IlOe分别形成至30nm、150nm和30nm的厚度。接着，将栅电极110和栅绝缘膜120处理成指定图案形状。
图案化可使用以下方法执行。通过利用氯和三氯化硼的反应干法蚀刻将栅电极 Iio图案化成指定图案形状。接着，通过将气体切换至C4F8，以相同图案形状连续蚀刻栅绝缘膜120。因此，图案化栅绝缘膜120。
接着，如图14(c)所示，作为层间绝缘膜170，通过例如利用TEOS的PE-CVD法使 SiO2膜171形成至350nm的厚度。
此时，SiO2膜171的膜形成温度可设置为例如230°C。这可减小电极孔181h和栅电极Iio之间的区域181r以及电极孔18 和栅电极110之间的区域182r的电阻。此时 TEOS与氧气的气体比是7 500。
或者，可通过利用SiH4和N2O的PE-CVD法沉积SW2膜171。在这种情况下，SiH4 和N2O的气体比是例如5 300。
接着，通过光刻，在InGaZnO膜130a上形成用于源电极181和漏电极182的电极孔181h和18池。对于该处理，例如可使用利用CHF3的反应离子蚀刻。此时，在连接部分区域CPR，在层间绝缘膜1706102膜171)中形成与连接部分115连通的接触孔170h。
接着，如图14(d)所示，使构成源电极181和漏电极182的Ti膜164、A1膜165和 Ti膜166分别形成至例如30nm、200nm和30nm的膜厚度。将该层叠膜嵌入电极孔181h和 182h以及接触孔170h中。之后，将该层叠膜处理成指定图案形状。在该处理中，类似于栅电极110的处理，可使用利用氯和三氯化硼的反应干法蚀刻。
如图14(e)所示，进一步在其上，通过PE-CVD使构成钝化膜175的SiN膜形成至例如200nm的厚度。之后，形成用于例如电极引出的开口 175。接着，为了去除过程中的设备损伤，在氮气气氛中在260°C执行损伤去除处理约一小时。由此，可制造图13(a)和13(b) 中所示的薄膜晶体管12。
在薄膜晶体管12中，半导体层130包括三维地散布在半导体层130中并具有原子排列周期性的多个微晶体133。由此，可实现高迁移率。此外，采用顶栅结构。此外，设置钝化膜175。因此，半导体层130被有效地保护。因此，可改善长期可靠性。
用于钝化膜175的SiN膜具有如下性质含有相对较大量氢的膜具有较高的阻水能力。为了改进阻水能力，可将含有相对较大量氢的SiN膜用于钝化膜175。在这种情况下，例如，通过用于去除由于紫外辐射等引起的设备损伤的退火，钝化膜175中的氢可扩散至栅电极110下方的沟道部分(半导体层130)内。这可减小薄膜晶体管12的阈值电压 Vth0然而，在这种情况下，如在根据该实施例的薄膜晶体管12中，栅电极110可基于其中插入Ti膜164、A1膜165和Ti膜166的构造。该构造对于抑制氢扩散高度有效。因此，可抑制阈值电压Vth的减小。
(第三实施例)
本发明的第三实施例涉及基于根据本发明实施例的薄膜晶体管的有源矩阵显示设备。以下，作为示例，描述基于根据第一实施例的薄膜晶体管10的有源矩阵液晶显示设备。
图15是示出根据本发明第三实施例的有源矩阵显示设备的主要构造的示意图。
具体而言，图15(a)是示出根据该实施例的有源矩阵显示设备30的两个像素的构造的示意平面图。图15(b)是沿图15(a)的线C-C’所取的截面图。在此，图15(b)的示图相对于图15(a)放大。
如图15(a)和15(b)所示，有源矩阵显示设备30包括以矩阵构造排列的多个薄膜晶体管10，连接至每个薄膜晶体管10的栅电极110的扫描线210，连接至每个薄膜晶体管 10的源电极181的信号线220，连接至每个薄膜晶体管10的漏电极182的像素电极190，以及响应于施加至像素电极190的电信号改变其光学特性的光学元件300(在这种情况下为液晶层301)。
液晶层301设置在像素电极190和面对像素电极190设置的对向衬底305的对向电极310之间。
S卩，薄膜晶体管10、扫描线210、信号线220和像素电极190设置在有源矩阵衬底 106(衬底105)的主表面150a上。面对有源矩阵衬底106，放置包括对向电极310的对向衬底305。液晶层301设置在像素电极190和对向电极310之间。
在上文中，源电极181和漏电极182可互换。
图15(a)和15(b)所示的有源矩阵显示设备30还包括平行于扫描线210设置的辅助电容器线230，以及连接至辅助电容器线230的辅助电容器电极M0。
在薄膜晶体管10上设置钝化膜175。在钝化膜175中设置像素开口 175ο。在像素开口 175ο中暴露像素电极190。在此，在图15(a)中，省略钝化膜175，并且钝化膜175 的像素开口 175ο示为实线。
像素电极190由通过减小构成半导体层130的InGaZnO膜130a的电阻获得的膜制成。
虽然未示出，例如，液晶层301的取向膜设置在像素电极190和对向电极310的表面上。此外，设置两个偏振板以夹持有源矩阵衬底106和对向衬底105。按照需要，将相差板设置在偏振板与有源矩阵衬底106和对向衬底105中的每一个之间。此外，按照需要，可设置背光。
光学元件300不限于液晶层301。例如，光学元件300可以是响应于电信号发光的元件，如有机EL层。S卩，光学元件300执行响应于电信号改变其光学特性和发光中的至少一个。
图16是示出根据本发明第三实施例的有源矩阵显示设备的等效电路的电路图。
如图16所示，在根据本发明第三实施例的有源矩阵显示设备30的一个单元中，用作光学元件300的液晶层301是夹在像素电极190和对向电极310之间的电负载。电负载与由辅助电容电极240形成的辅助电容Cs并联。这些经由薄膜晶体管10连接到信号线 220。通过扫描线210，薄膜晶体管10的栅电极110顺序导通/截止以将期望电荷写入液晶层301。因此，有源矩阵显示设备30执行显示操作。
在有源矩阵显示设备30中，薄膜晶体管10的半导体层130包括微晶体133。因此，有源矩阵显示设备30具有高电流驱动性能并且能够实现高显示性能。此外，设置钝化膜175。因此，长期可靠性高。
在以上描述中，薄膜晶体管10用作示例。然而，可使用根据本发明实施例的任何薄膜晶体管及其变型。
图17是示出根据本发明第三实施例的替换有源矩阵显示设备的主要构造的示意18图。
具体而言，图17(a)是示出根据该实施例的替换有源矩阵显示设备30a的主要构造的示意平面图。图17(b)是沿图17(a)的线D-D’所取的截面图。
如图17(a)和17(b)所示，有源矩阵显示设备30a也包括薄膜晶体管13、扫描线 210、信号线220、像素电极190和光学元件300 (在这种情况下为液晶层301)。
如图17(a)所示，在该薄膜晶体管13中，在栅绝缘膜120上，设置源电极181和漏电极182。进一步在其上，设置构成半导体层130的InGaZnO膜130a。进一步在其上，设置沟道保护层141。该沟道保护层141由氧化硅膜制成。
在此，在图17(a)中，省略沟道保护层141，并且沟道保护层141的像素开口 141ο 示为实线。沟道保护层141也用作钝化膜。
虽然未示出，但是在沟道保护层141上，可进一步设置由例如SiN制成的钝化膜 175。在这种情况下，像素开口设置在钝化膜175中以暴露像素电极190。
薄膜晶体管13还具有高迁移率，因为半导体层130包括三维地散布在半导体层 130中并具有原子排列周期性的多个微晶体133。因此，有源矩阵显示设备30a具有高电流驱动特性并且能够实现高显示性能。
以下，描述用于制造薄膜晶体管13和如此构造的有源矩阵显示设备30a的示例方法。
图18是示出制造根据本发明第三实施例的薄膜晶体管和有源矩阵显示设备的方法的顺序示意截面图。
在这些图中，左部对应于TFT区域TFR，右部对应于连接部分区域CPR，并且中部对应于其中形成像素电极190的像素区域PPR。
首先，如图18(a)所示，类似于参考图2 (a)所述的方法，在衬底105的主表面10 上，形成构成栅电极110的Al膜IlOa和Mo膜110b，并将其处理成指定图案形状。在连接部分区域CPR中，也将构成连接部分115的一部分的Al膜IlOa和Mo膜IlOb处理成指定图案形状。
接着，如图18(b)所示，类似于参考图2(b)所描述的，形成构成栅绝缘膜120的 SiO2膜120a。此时的膜形成温度优选为例如300°C或更高。
接着，如图18(c)所示，进一步在SiO2膜120a上，通过溅射法使构成信号线120 以及源电极181和漏电极180的Mo膜161、Al膜162和Mo膜163分别形成至例如30nm、 200nm和50nm的厚度，并用磷酸、醋酸和硝酸的混合酸将其处理成指定图案形状。
接着，如图18(d)所示，通过例如反应DC溅射法使构成半导体层130和像素电极 190的InGaZnO膜130a形成至例如30nm的厚度。此时，所用的靶的组分比按照h Ga Zn 的原子比是例如1 1 1。
在此，根据关于InGaZnO膜130a(半导体层130)的厚度与TFT特性之间的关系的实验结果，InGaZnO膜130a的厚度优选为10-30nm。
为了避免源电极181和漏电极182边缘处InGaZnO膜130a的分段不连续，Mo膜 161、Al膜162和Mo膜163的上述处理基于锥形蚀刻，以使源电极181和漏电极182的边缘部分是斜面。
之后，通过光刻和蚀刻，将InGaZnO膜130a处理成半导体层130和像素电极190的岛状图案形状。在此，稀草酸可用作蚀刻液。
接着，如图18 (e)所示，通过例如利用SiH4和队0的PE-CVD法，使构成沟道保护层 141的SiO2膜141a形成至例如200nm的厚度。此时，SiO2膜141a的膜形成期间的衬底105 的温度设置为270°C。在膜形成腔的N2O等离子体中衬底105的温度升高，并且SiH4气体逐渐供应至N2O等离子体。在S^2膜Hla的膜形成的初期，SiH4/N20的气体流速比设置为 1/100或更低。因此，在与hfeiZnO膜130a接触的SiO2膜141a的下部充分地供应氧。这可抑制氧从InGaZnO膜130a的表面脱附并实现较佳特性。
接着，在具有环境气氛的退火炉中，在例如340°C的退火温度Ta下执行保持工件一小时的退火处理，以促进非晶态的InGaZnO膜130a结晶化。因此，在半导体层130中形成微晶体133。
在该示例中，在hfeiZnO膜130a与源电极181和漏电极182接触的状态下执行退火。因此，退火温度设置为较低温度，以使微晶体133可形成。在用于源电极181和漏电极 182的材料是Ti、Al和Ti的情况下，Ti容易从InGaZnO膜130a中夺取氧。因此，用于源电极181和漏电极182的材料优选为Mo、Al和Mo的构造。
按照需要，为了防止水分等进入，可通过例如PE-CVD形成SiN膜作为钝化膜达到例如50nm的厚度。在这种情况下，适当衬底温度为约260°C。
接着，为了电极引出，去除对应于连接部分115的部分中的SiO2膜141a和像素电极190以上的部分中的SiA膜141a。
通过去除Si02膜141a而暴露的hfeiZnO膜130a的电阻非常高，例如薄层电阻为 1ΜΩ/ □或更大。然而，可通过例如利用还原等离子体(如氢等离子体)的处理来减小该电阻。例如，薄层电阻可减小至IOkQ/ □或更小。
接着，为了去除过程中的设备损伤，例如，在氮气气氛中在^KTC执行损伤去除处理约一小时。由此，可形成图17(a)和17(b)所示的薄膜晶体管13和有源矩阵衬底106。
接着，有源矩阵衬底106和包括例如滤色片的对向衬底305面向彼此放置。液晶层301通过滴落法或注入法放置在它们之间。按照需要，放置偏振板和相差板。此外，连接指定驱动电路。按照需要，放置背光。由此，可制造图17(a)和17(b)所示的有源矩阵显示设备30a。
图19是示出根据本发明第三实施例的替换有源矩阵显示设备的主要构造的示意图。
具体而言，图19(a)是示出根据该实施例的替换有源矩阵显示设备30b的红色像素的构造的示意平面图。图19(b)是沿图19(a)的线E-E’所取的截面图。
如图19(a)和19(b)所示，在根据该实施例的替换有源矩阵显示设备30b中，着色层330设置在薄膜晶体管10上。在以下描述中，将绿色着色层、蓝色着色层和红色着色层用作着色层330。然而，本发明不限于此。例如，青色、品红和黄色着色层可用作着色层330。
在该示例中，在有源矩阵衬底106(衬底10 上，多个薄膜晶体管10按矩阵构造排列。在其上设置绿色着色层330G。红色着色层330R设置在对应于红色像素电极190的部分中，并且在其上设置像素电极190。像素电极190经由红色着色层330R中设置的接触孔190h电连接到漏电极182。此处，绿色和蓝色像素电极190中的每一个设置有对应于相关联颜色的着色层330。
图20是示出根据本发明第三实施例的替换有源矩阵显示设备的着色层的构造的示意平面图。
具体而言，这些图示出在绿色着色层330G、蓝色着色层330B和红色着色层330R按该顺序形成为着色层330的情况下在各个步骤中着色层330的状态。图20(a)对应于形成绿色着色层330G之后的状态。图20(b)对应于形成蓝色着色层330B之后的状态。图20 (c) 对应于形成红色着色层330R之后的状态。
如图20 (a)至20 (c)所示，有源矩阵衬底106设置有绿色像素阵列192G、蓝色像素阵列192B和红色像素阵列192R。在该示例中，这些像素阵列以条形构造排列。然而，本发明不限于此。像素阵列的构造是任意的。
绿色像素阵列192G、蓝色像素阵列192B和红色像素阵列192R分别设置有绿色像素191G、蓝色像素191B和红色像素191R。
如图20(a)所示，绿色着色层330G在对应于绿色像素191G的部分中且在所有颜色像素的薄膜晶体管10 (绿色像素薄膜晶体管10G、蓝色像素薄膜晶体管IOB和红色像素薄膜晶体管10R)上形成。
如图20(b)所示，蓝色着色层330B设置在对应于蓝色像素191B的部分中且在蓝色像素薄膜晶体管IOB上。
如图20(c)所示，红色着色层330R设置在对应于红色像素191R的部分中且在绿色像素薄膜晶体管IOG和红色像素薄膜晶体管IOR上。
在绿色着色层330G、蓝色着色层330B和红色着色层330R中的每一个中，设置用于在像素电极190和漏电极182之间进行连接的接触孔190h。
由此，在该示例中，在三个着色层中，对于约400nm的光具有最低透射率的绿色着色层330G层叠在薄膜晶体管10上。这可遮蔽薄膜晶体管10的半导体层130上波长约为 400nm的光的入射。因此，在用波长约为400nm的光照射有源矩阵衬底106时，可进一步改善薄膜晶体管10的操作的特性劣化。
在上述示例中，在薄膜晶体管10上形成绿色着色层330G和红色着色层330R的层叠膜。然而，本发明不限于此，只要在薄膜晶体管10上形成对于约400nm的光具有最低透射率的着色层。在将层叠结构用于设置在薄膜晶体管上的着色层330(遮光层)的情况下， 优选使薄膜晶体管上的着色层330的厚度在各像素之间尽可能均勻，以与对向衬底305和设置有薄膜晶体管的有源矩阵衬底106之间的间隔匹配。例如，绿色着色层330G、蓝色着色层330B和红色着色层330R这三个层可层叠在绿色像素薄膜晶体管10G、蓝色像素薄膜晶体管IOB和红色像素薄膜晶体管IOR上。这进一步改进了遮光能力。
形成绿色着色层330G、蓝色着色层330B和红色着色层330R的顺序是任意的。
绿色着色层330G、蓝色着色层330B和红色着色层330R可由具有相应颜色的彩色抗蚀剂制成。或者，可设置具有相应颜色的树脂层，并通过使用另一抗蚀剂将其处理成指定图案形状。此外，黑色抗蚀剂可用作设置在薄膜晶体管上的遮光层。
(第四实施例)
根据本发明第四实施例的有源矩阵显示设备是基于根据本发明诸实施例的薄膜晶体管之一的有源矩阵有机EL(电致发光)显示设备。
图21是示出根据本发明第四实施例的有源矩阵显示设备的等效电路的电路图。
图21 (a)和21 (b)示出基于有机EL的两种有源矩阵显示设备60和61的示例等效电路。
如图21 (a)所示，根据该实施例的有源矩阵显示设备60包括用于像素选择的第一晶体管Trl和连接至电源线320并驱动有机EL层302的像素驱动晶体管DTr。对于这些第一晶体管Trl和像素驱动晶体管DTr，可使用根据上述实施例的薄膜晶体管。
如图21 (b)所示，根据该实施例的替换有源矩阵显示设备61包括用于像素选择的第一至第四晶体管Trl_Tr4，以及像素驱动晶体管DTr。第二晶体管Tr2的栅极连接至第η 扫描线210η。第一晶体管Trl和第四晶体管Tr4的栅极连接至第(n_l)扫描线210^。对于这些第一至第四晶体管Trl_Tr4和像素驱动晶体管DTr，可使用根据上述实施例的任何薄膜晶体管。
这些有源矩阵显示设备60和61还包括以矩阵构造排列的多个薄膜晶体管10，连接至每个薄膜晶体管10的栅电极110的扫描线210，连接至每个薄膜晶体管10的源电极 181的信号线220，连接至每个薄膜晶体管10的漏电极182的像素电极190，以及响应于施加至像素电极190的电信号改变其光学特性的光学元件300(在这种情况下为有机EL层 302)。
这些有源矩阵显示设备60和61基于根据本发明实施例的薄膜晶体管。由此，可实现高迁移率。因此，可提供具有高显示性能、高可靠性和高生产率的有源矩阵显示设备。
(第五实施例)
根据本发明第五实施例的用于制造薄膜晶体管的方法是一种制造薄膜晶体管的方法，该薄膜晶体管包括栅电极110、面对栅电极110设置并包括含有镓和锌中的至少一种以及铟的氧化物的半导体层130，设置在栅电极110和半导体层130之间的栅绝缘膜120， 以及电连接到半导体层130并彼此分隔开的源电极181和漏电极182。半导体层130包括三维散布的并具有原子排列周期性的多个微晶体133。
图22是示出根据本发明第五实施例的制造薄膜晶体管的方法的流程图。
如图22所示，根据该实施例的制造薄膜晶体管的方法包括形成栅电极110、栅绝缘膜120以及含有镓和锌中的至少一种以及铟的氧化物膜(InGaZnO膜130a)的层叠膜的步骤(步骤S110)，通过在高于或等于320°C且低于或等于380°C的温度下在氧气气氛中对层叠膜进行热处理(退火处理)在氧化物膜中形成微晶体133的步骤(步骤S120)，以及形成源电极181和漏电极182以连接至氧化物膜的步骤(步骤S130)。
以上形成层叠膜的步骤(步骤S110)包括在衬底105的主表面10 上形成氧化物膜，在氧化物膜上形成由氧化硅膜制成的栅绝缘膜120，以及在栅绝缘膜120上形成栅电极110，以使氧化物膜被栅绝缘膜120覆盖的步骤(例如，参考图14(a)和14(b)描述的步骤)，或者在衬底105的主表面10 上形成栅电极110，在栅电极110上形成栅绝缘膜 120，在栅绝缘膜120上形成氧化物膜，以及在氧化物膜上形成由氧化硅膜制成的沟道保护层140(或沟道保护层141)，以使氧化物膜被沟道保护层覆盖的步骤(例如，参考图2(a)和 2(b)描述的步骤，或者参考图18(a)至18(e)描述的步骤)。
以上形成微晶体133的步骤(步骤S120)在氧化物膜被构成栅绝缘膜120和沟道保护层140(或沟道保护层141)的氧化硅膜覆盖的状态下执行。即，作为步骤S120，例如执行参考图14(b)描述的步骤，参考图2(c)描述的步骤，或者参考图18(e)描述的步骤。
因此，在构成半导体层130的氧化物膜(InGaZnO膜130a)被构成栅绝缘膜120和沟道保护层140(或沟道保护层141)的氧化硅膜覆盖的状态下在高于或等于320°C且低于或等于380°C的温度下对层叠膜进行热处理。这可在氧化物膜中形成具有期望大小的微晶体133，且不造成氧化物膜中的氧空位。因此，可制造基于氧化物半导体的高迁移率的薄膜晶体管。
如上所述，在形成源电极181和漏电极182之后，如果在300°C或更高的高温下执行热处理，氧可从InGaZnO膜130a向源电极181和漏电极182迁移。这可导致特性劣化， 如阈值电压Vth的负偏移。因此，上述热处理优选在不与源电极181和漏电极182接触的状态下执行。即，步骤S120优选在步骤S130之前执行。因此，可制造具有更稳定特性的薄膜晶体管。
此外，例如，构成沟道保护层140 (或沟道保护层141)的SW2膜140a (或SW2膜 141a)优选通过其中衬底温度为230°C或更高的PE-CVD法形成。如果构成沟道保护层140 的SW2膜HOa的膜形成期间的衬底温度低于230°C，则除了硅和氧以外，原料气体产生的元素(如氢和可能存在的碳)将留在膜中。这可能导致绝缘膜在化学上和电气上变弱。然而，通过将衬底温度设置为230°C或更高，可实现在化学上和电气上强的绝缘膜。
如果大量氢留在SW2膜HOa中，则通过后续的退火步骤，氢将扩散至InGaZnO膜 130a中并减小沟道层的电阻。此外，在膜中含有大量氢的SiO2膜中，氢所在的位点起电荷阱的作用。这改变薄膜晶体管的背沟道的电场并造成薄膜晶体管的可靠性劣化。
作为膜形成方法，可采用PE-CVD法，而不是溅射法。因此，可形成具有较佳覆盖和均勻结构的S^2膜HOa。这可改进气体阻挡性能。
已参考诸示例描述了本发明的实施例。然而，本发明不限于这些示例。例如，各个组件(如构成薄膜晶体管的衬底、栅电极、栅绝缘膜、半导体层、源电极、漏电极、沟道保护层、钝化膜和着色层)的任何具体构造都包含在本发明的范围内，只要本领域的技术人员可通过从公知的构造中适当地选择这种构造以类似地实践本发明并实现类似效果。
此外，在含有本发明主旨的程度上，在技术可行性的程度内具体示例的任何两个或更多个组件可组合在一起，并且被包括在本发明的范围内。
此外，本领域的技术人员可适当地修改并实现以上本发明诸实施例中描述的薄膜晶体管。如此修改的所有薄膜晶体管也包含在本发明的范围内，只要它们落在本发明的精神中。
在本发明精神范围内，本领域技术人员可构想各种其他变体和修改，并且应当理解，这些改变和修改也涵盖在本发明范围内。
[工业实用性]
根据本发明，提供基于氧化物半导体的高迁移率的薄膜晶体管及其制造方法。
[附图标记列表]
10，10a, IOb, 11，12，13，19，19a 薄膜晶体管
IOB蓝色像素薄膜晶体管
IOG绿色像素薄膜晶体管
IOR红色像素薄膜晶体管
30，30a，30b，60，61有源矩阵显示设备
05衬底
05a主表面
06有源矩阵衬底
10栅电极
IOa Al 膜
IOb Mo 膜
IOc Ti 膜
IOd Al 膜
IOe Ti 膜
15连接部分
15h接触孔
20栅绝缘膜
20a Si02 膜
30半导体层
30a氧化物膜(InGaZnO膜)
33微晶体
34区域
35边界
36晶粒
40，141沟道保护层
40a,141a SiO2 膜
41ο像素开口
6 IMo 膜
62Α1 膜
63Μο 膜
64Τ 膜
65Α1 膜
66Τ 膜
70层间绝缘膜
70h接触孔
71Si02 膜
75钝化膜
75h 开口
75ο像素开口
81源电极
8 Ih电极孔
81r区域
82漏区
82h电极孔190像素电极190h接触孔191B蓝色像素19IG绿色像素19IR红色像素192B蓝色像素阵列192G绿色像素阵列192R红色像素阵列210, 210η, 210n-l 扫描线220信号线230辅助电容器线240辅助电容器电极300光学元件301液晶层302有机EL层305对向衬底310对向电极320电源线330着色层330Β蓝色着色层330G绿色着色层330R红色着色层Al，Bi，Cl，Dl傅里叶变换区域Alf, Blf, Clf, Dlf傅里叶变换图像AfO-Af2, BfO-Bf2, CfO-Cf4, DfO-DfO 亮点CPR连接部分区域Cs辅助电容DTr晶体管Id漏电流PPR像素区域Ta退火温度TFR TFT区域TR1-TR3第一至第三温度范围 Trl-Tr4第一至第四晶体管 Vd漏电压 Vg栅电压 Vth阈值电压
权利要求
1.一种薄膜晶体管，包括 栅电极；半导体层，其面对所述栅电极设置并包括含有镓和锌中的至少一种以及铟的氧化物； 栅绝缘膜，设置在所述栅电极和所述半导体层之间；以及源电极和漏电极，它们电连接到所述半导体层并彼此分隔开，所述半导体层包括三维地散布在所述半导体层中并具有原子排列周期性的多个微晶体。
2.如权利要求1所述的晶体管，其特征在于，所述多个微晶体中粒子直径为2纳米或更大的微晶体的平均粒子直径为3. 5纳米或更小。
3.如权利要求2所述的晶体管，其特征在于，在所述半导体层的透射电子显微图中没有观察到晶格图像，并且在所述透射电子显微图的傅里叶变换图像中观察到基于所述周期性的亮点。
4.如权利要求3所述的晶体管，其特征在于， 所述栅电极设置在衬底的主表面上，所述半导体层设置在所述栅电极的与所述衬底相对的一侧上，以及所述晶体管还包括设置在所述半导体层的与所述栅电极相对的一侧上的沟道保护层。
5.如权利要求3所述的晶体管，其特征在于， 所述半导体层设置在衬底的主表面上，以及所述栅电极设置在所述半导体层的与所述衬底相对的一侧上。
6.一种用于制造薄膜晶体管的方法，所述薄膜晶体管包括 栅电极；半导体层，其面对所述栅电极设置，包括含有镓和锌中的至少一种以及铟的氧化物，并包括三维散布的并具有原子排列周期性的多个微晶体；栅绝缘膜，设置在所述栅电极和所述半导体层之间；以及源电极和漏电极，它们电连接到所述半导体层并彼此分隔开， 所述方法包括形成所述栅电极、所述栅绝缘膜以及含有镓和锌中的至少一种以及铟的氧化物膜的层叠膜；通过在高于或等于320°C且低于或等于380°C的温度下对所述层叠膜进行热处理在所述氧化物膜中形成所述微晶体；以及形成所述源电极和所述漏电极以连接至所述氧化物膜， 所述形成所述层叠膜包括在衬底的主表面上形成所述氧化物膜，在所述氧化物膜上形成由氧化硅膜制成的所述栅绝缘膜，以及在所述栅绝缘膜上形成所述栅电极，以使所述氧化物膜被所述栅绝缘膜覆盖，或者在衬底的主表面上形成所述栅电极，在所述栅电极上形成所述栅绝缘膜，在所述栅绝缘膜上形成所述氧化物膜，以及在所述氧化物膜上形成由氧化硅膜制成的沟道保护层，以使所述氧化物膜被所述沟道保护层覆盖，以及所述形成微晶体在所述氧化物膜被构成所述栅绝缘膜和所述沟道保护层的所述氧化硅膜覆盖的状态下执行。
全文摘要
提供一种薄膜晶体管，它包括栅电极；半导体层，其面对栅电极设置并包括含有镓和锌中的至少一种以及铟的氧化物；栅绝缘膜，设置在栅电极和半导体层之间；以及源电极和漏电极，它们电连接到半导体层并彼此分隔开。半导体层包括三维地散布在半导体层中并具有原子排列周期性的多个微晶体。
文档编号H01L21/336GK102484135SQ20098016125
公开日2012年5月30日 申请日期2009年9月4日 优先权日2009年9月4日
发明者上田知正, 中野慎太郎, 内古闲修一, 原雄二郎, 齐藤信美 申请人:株式会社东芝