专利名称：：CMOS工艺兼容栅控p-n结正向注入型硅发光器件及其制作方法
技术领域：
：本发明属于以微电子技术为基础的硅基光电子
技术领域：
，涉及硅发光器件。
背景技术：
：近些年来，在CMOS器件特征尺寸愈来愈趋于各种极限值的形势下，硅基光电子器件的研究与发展日益受到信息技术界的重视与关注。这不仅是由于近期光互连方面的迫切需要，而且还来自微电子光电子两大信息技术将来在硅基单片集成上全面相结合及一体化所提出的要求。目前与CMOS工艺兼容的硅基拉曼激光器[1]、高速光调制器[2]、微环光调制器[3]以及微环光双稳态[4]等先后的被研制成功促进了硅基光电子器件的研究和发展。然而在硅基发光器件研究方面尚未得到突破性进展p-n结反向雪崩击穿型硅基发光器件[5]不仅发光效率较低，而且工作电压在8V以上，不能与CMOS技术共电源；p-n结正向注入型硅基发光管[6]虽然工作电压低，可与CMOS技术共电源，但其光强不能被调控。
发明内容本发明的目的是克服现有技术的上述不足，提供具有同样发明构思的p-n结正向注入型硅发光器件。本发明提供的硅发光器件及其制作方法是采用与CMOS兼容的工艺，低工作电压发光，可与CMOS电力共用电源，能够提高总的发光强度而且光强可调。—种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件，包括p硅衬底11，在该衬底上制作有n阱12，在n阱中制作有发射极P+掺杂区110和N阱电接触N+掺杂区13;在N阱上表面生长有3-7nm厚度的超薄栅氧化层18，在超薄栅氧化层18上设置有场氧化层14和多晶硅栅极16;所述的场氧化层14位于发射极P+掺杂区110和N阱电接触N+掺杂区13上面，在发射极P+掺杂区110和N阱电接触N+掺杂区13上面分别制作有阳极19和阴极15;所述的多晶硅栅极16位于发射极P+掺杂区110和N阱电接触N+掺杂区13之间区域上部的超薄栅氧化层18上，其间开设有引线孔，并制作有栅电极17。上述硅发光器件的制作方法，采用CMOS工艺，按下列步骤制作a)在N阱12中利用离子注入或扩散方法制造发射极P+掺杂区110和N阱的N阱电接触N+掺杂区13，两个掺杂区的体浓度体均在8X1018011—3以上，并同时制作MOSFET的源、漏区；b)在N阱上表面用热氧化方法生长厚度3-7nm范围的超薄栅氧化层18，并同时制作M0SFET的栅氧化层；c)在超薄栅氧化层18上淀积多晶硅栅极16，进行多晶硅掺杂，开出引线孔并制作栅电极17;d)在发射极P+掺杂区110和N阱电接触N+掺杂区13上部的超薄栅氧化层18和场氧化层14上开出引线孔后，制作阳极19和阴极15。本发明提供的另一种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件，包括N硅衬底21，在该衬底上制作有P阱22，在P阱中制造有发射极N+掺杂区210和P阱电接触P+掺杂区23，在N阱上表面生长有3-7nm厚度的超薄栅氧化层28，在超薄栅氧化层28上设置有场氧化层24和多晶硅栅极26;所述场氧化层24位于发射极N+掺杂区210和P阱电接触P+掺杂区23上面，在发射极掺杂区210和P阱电接触P+掺杂区23上面分别制作有阳极25和阴极29;所述的多晶硅栅极26位于发射极N+掺杂区210和P阱电接触P+掺杂区23之间区域上部的超薄栅氧化层28上，其间开设有引线孔，并制作有栅电极27。上述硅发光器件的制作方法，采用CMOS工艺，按下列步骤制作a)在P阱22中利用离子注入或扩散方法制造发射极N+掺杂区210和P阱电接触P+掺杂区23，两个掺杂区的体浓度均在8X1018cm—3以上；b)在P阱上表面用热氧化方法生长厚度3-7Pm范围的超薄栅氧化层28;c)在超薄栅氧化层28上淀积多晶硅栅极26，并进行多晶硅掺杂，开出引线孔并制作栅电极27;d)在发射极N+掺杂区210和P阱电接触P+掺杂区23上部的超薄栅氧化层28和场氧化层24上开出引线孔后，制作阳极25和阴极29。采用本项发明的器件结构研制的硅发光器件具有以下特点(l)本发明属于p-n结正向少子注入型发光、工作电压低、能与CMOS技术共用电源；(2)本发明为三端硅发光器件，它利用了栅极电压产生的载流子势垒降低效应通过改变p-n结上部栅极电压调控器件发光强度；(3)本发明所提出的结构与工艺与现有标准CMOS工艺完全兼容，p+-n结发光器件与典型n阱工艺兼容，n+-p结发光器件与p阱工艺兼容；(4)本发明还利用了现代CMOS工艺中栅氧化物(Si02)厚度为3-7nm的特点。将Poly-Si/Ultra-thinSi02/Si隧道结发光机制[9]与栅控p-n结正向注入发光机制相结合，同时利用两种独立发光机制增大了发光强度。表1给出了本发明硅发光器件与结构上相似或相近器件特征和区别的对比。通过表中的对比，可以说明本发明提出的硅发光器件结构是以前未曾报导过的一种创新器件结构。由于本发明在器件结构上具有上述特点，则导致以下的技术效果(1)发光器件设计后可直接通过典型CMOS加工单位(Foundry)芯片流水完成制作；(2)两种发光机制同时并举提高了总的发光强度；(3)发光强度可通过栅电压调制，可代替部分光调制器件的功能；(4)属于低工作电压发光，可与CMOS电路共用电源，不必另接外加电源。硅发光器件类别器件结构和工作模式参考文献p-n结雪崩击穿型硅基发光利用p-n结反向雪崩击穿发光模式，工作电压8V以上，发光强度不可调。[5]4<table>tableseeoriginaldocumentpage5</column></row><table>表图IP型衬底N阱硅发光器件单元结构示意图。ll-P硅衬底16-多晶硅栅极12-N阱17-栅电极13-N阱电接触N+区18-超薄栅氧化层14-场氧化层19-阳极15-阴极110-P+发射区图2N型衬底P阱硅发光器件单元结构示意图。21-N硅衬底26-多晶硅栅极22-P阱27-栅电极23-P阱电接触P+区28-超薄栅氧化层24-场氧化层29-阴极25-阳极210-N+发射区图3P型衬底N阱硅发光器件剖面结构。ll-P硅衬底111-P+总联线12-N阱19-阳极17-栅电极15-阴极112-栅总联线110-P+发射区113-N+总联线18-N阱电接触N+区图4硅发光器件光刻版图。lll-P+总联线110-P+发射区112-栅总联线17-栅总联线16-多晶硅栅极13-N阱电接触N+区12-N阱图5硅发光器件电压偏置图。ll-P硅衬底114-栅极电压V(;12-N阱115-P-N结正向偏压V13-N阱电接触N+区110-P+发射区图6硅发光器件发光功率(pW)-注入电流I(mA)特性(以VG为参数)。图7硅发光器件发光光谱。具体实施例方式下面结合附图和实施例详细介绍本发明。1.器件结构及制作工艺图1给出P型硅衬底N阱工艺硅发光器件单元结构示意图，按照典型的CMOS工艺流程在N阱12中利用离子注入或扩散方法制造发射极P+掺杂区110和N阱电接触N+掺杂区13，体浓度在8X1018cm—3以上。P+掺杂区110与P沟MOSFET的源漏同时完成；N+掺杂区13与N沟源漏同时完成。然后在N阱12上表面用热氧化方法生长厚度3-7nm范围的超薄栅氧化层18(与CM0S栅氧化层同时进行制备)。在P+，N+区上的栅氧化层18上淀积多晶硅栅极16，经多晶硅掺杂和在P+，N+区上部场氧化层14开出引线孔后，制作铝电极17、15、19，完成器件制作。发光器件结构除了以N阱的电极接触N+区3代替P+漏区外其他部分基本上与P沟MOSFET相似。N型硅衬底p阱的硅基发光器件单元结构如图2所示。制作工艺与p型衬底n阱工艺相类似。图中还给出了当器件发光时发光的部位在P+，N+区之间阱的上表面层。本发光器件为了增大发光面积，常常将整个器件设计成螺旋状或插指状，栅极夹在P+和N+条之间。最后用总线(bus)将P+、N+区和栅极引导到芯片版图的压垫(pad)上。参考图3和图4。图3和图4分别给出P型硅衬底N阱硅基发光器件的剖面结构示意图和光刻版图。总之实际的发光体包括两部分一部分是用栅电压调控的P-N结正向注入发光LED;另一部分是结构上与它串联的Poly_Si/UTSi02/Si隧道结LED，后者的发光物理机制为电子-空穴-等离子体(EHP)复合发光。2.器件发光工作时的电路接法和加电压发光情况图5给出器件发光时ptN结加正向偏置和栅极加正电压的电路图。当Ve=0时，若V增大，电流I和发光强度同时增长，这属于PtN结正向偏置发光；若在此基础上再加栅压Vp当Ve增大时发光强度增强。增强的原因有两个方面一是正栅压使结注入势垒降低，结正向电流变大，故发光强度增大；二是、栅-N阱间隧道结通过电子_空穴_等离子复合发光。当V二O，I二O时，如栅压Ve还存在，则器件仍能发光，这是由于栅-N阱隧道结单独发光所致。3.器件发光性能测量结果发光功率与注入电流的关系和发光光谱分别如图6和图7所示。本发明可以按照典型CMOS工艺规则进行设计，具体设计程序要严格按照协作加工厂(Foundry)的设计规则和数据库提供的数据进行(通用的CMOSIC设计方法不属于本发明的内容范围)，设计完成后发光器件通过芯片流水来实现，例如Chartered公司芯片流水线等。所设计的光刻版实例已在图4中给出，器件总面积为3300m^，有效发光面积为1297um2。参考文献[l]HaishengRong，RichardJones，AushengLiuetal，Nature433:(17)725-728(2005)[2]AushengLiu，RichardJones，LingLiao，etal，Nature427(12):615-618(2004)[3]QianFanXu，BradleySchmidt,SameerPradham，etal.Nature435(19):325-327(2005)[4]VilsonR，AlmeidaandMichalLipson，OpticsLetters29(20):2387-2389(2004)[5]LukasW.Shyman，HerzlAharchi，Monukoduplessis，etal.Opticalengineering37(7):2133-2141.(1998)[6]Hsiu-ChihLee，Cheng-KuangLiu，Solid-StateElectronics,49:1172-1178(2005)[7]KuntalJoardar，IEEETransactiononElectronicDevices,41(3):373-382(1994)[8]SophieVerdonckt-Vandebroek，S.SimonWong，JasonC.SWoo，etal，IEEETransactionsonElectronDevices38(11):2487-2496[9]C.W.Liu，M.H.Lee，C.F.Linetal，IEDM99-749-752[10]Mo皿koduplessis，HerzlAha皿i，LukasW.Shyman，0-7803-6666-21012001IEEEPP231-238.权利要求一种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件，其特征在于，包括p硅衬底(11)，在该衬底上制作有n阱(12)，在n阱中制作有发射极P+掺杂区(110)和N阱电接触N+掺杂区(13)；在N阱上表面生长有3-7nm厚度的超薄栅氧化层(18)，在超薄栅氧化层(18)上设置有场氧化层(14)和多晶硅栅极(16)；所述的场氧化层(14)位于发射极P+掺杂区(110)和N阱电接触N+掺杂区(13)上面，在发射极P+掺杂区(110)和N阱电接触N+掺杂区(13)上面分别制作有阳极(19)和阴极(15)；所述的多晶硅栅极(16)位于发射极P+掺杂区(110)和N阱电接触N+掺杂区(13)之间区域上部的超薄栅氧化层(18)上，其间开设有引线孔，并制作有栅电极(17)。2.—种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件的制作方法，采用CMOS工艺，其特征在于，按下列步骤制作a)在N阱(12)中利用离子注入或扩散方法制造发射极P+掺杂区(110)和N阱电接触N+掺杂区(13)，两个掺杂区的体浓度均在8X1018011—3以上，并同时制作M0SFET的源、漏区；b)在N阱上表面用热氧化方法生长厚度3-7nm范围的超薄栅氧化层(18)，并同时制作M0SFET的栅氧化层；c)在超薄栅氧化层(18)上淀积多晶硅栅极(16)，进行多晶硅掺杂，开出引线孔并制作栅电极(17);d)在发射极P+掺杂区(110)和N阱电接触N+掺杂区(13)上部的超薄栅氧化层(18)和场氧化层(14)上开出引线孔后，制作阳极(19)和阴极(15)。3.—种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件，其特征在于，包括N硅衬底(21)，在该衬底上制作有P阱(22)，在P阱中制造有发射极N+掺杂区(210)和P阱电接触P+掺杂区(23);在N阱上表面生长有3-7nm厚度的超薄栅氧化层(28)，在超薄栅氧化层(28)上设置有场氧化层(24)和多晶硅栅极(26);所述场氧化层(24)位于发射极N+掺杂区(210)和P阱电接触P+掺杂区(23)上面，在发射极N+掺杂区(210)和P阱电接触P+掺杂区(23)上面分别制作有阳极(25)和阴极(29);所述的多晶硅栅极(26)位于发射极N+掺杂区(210)和P阱电接触P+掺杂区(23)之间区域上部的超薄栅氧化层(28)上，其间开设有引线孔，并制作有栅电极(27)。4.一种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件的制作方法，采用CMOS工艺，其特征在于，按下列步骤制作a)在P阱(22)中利用离子注入或扩散方法制造发射极N+掺杂区(210)和P阱电接触P+掺杂区(23)，两个掺杂区的体浓度均在8X1018cm—3以上；b)在P阱上表面用热氧化方法生长厚度3-7Pm范围的超薄栅氧化层(28);c)在超薄栅氧化层(28)上淀积多晶硅栅极(26)，并进行多晶硅掺杂，开出引线孔并制作栅电极(27);d)在发射极N+掺杂区(210)和P阱电接触P+掺杂区(23)上部的超薄栅氧化层(28)和场氧化层(24)上开出引线孔后，制作阳极(25)和阴极(29)。全文摘要本发明属于以微电子技术为基础的硅基光电子
技术领域：
，涉及CMOS工艺兼容栅控p-n结正向注入型硅发光器件及其制作方法，该种器件包括p硅衬底和n阱，在n阱中制作有发射极P+掺杂区和N阱电接触N+掺杂区；在N阱表面生长有超薄栅氧化层，在超薄栅氧化层上设置有场氧化层和多晶硅栅极；在发射极P+掺杂区和N阱电接触N+掺杂区上面分别制作有阳极和阴极；所述的多晶硅栅极上制作有栅电极。本发明属于p-n结正向少子注入型发光、工作电压低、能与CMOS技术共用电源。文档编号H01L21/8249GK101777568SQ201010031358公开日2010年7月14日申请日期2010年1月14日优先权日2010年1月14日发明者李晓云,牛萍娟,郭维廉申请人:天津工业大学