专利名称：一种先栅工艺中叠层金属栅结构的制备方法
技术领域：
本发明涉及先栅工艺中一种叠层金属栅结构的制备方法，尤其涉及先栅工艺中以 AlN或TaN为势垒层的TiN金属栅叠层结构的制备方法，适合于32/22纳米及以下技术代高性能纳米互补型金属氧化物半导体(CMOS)器件的应用。
背景技术：
随着CMOS器件特征尺寸的不断缩小，高介电常数(K)栅介质和金属栅电极的应用势在必行。采用高K介质，由于其在同样等效氧化物厚度(EOT)下有较厚的物理厚度，所以可以大幅度降低栅隧穿漏电流。但是传统的多晶硅栅与高K栅介质不兼容，存在严重的费米钉扎效应，所以必须采用新型金属栅电极代替之。金属栅不仅能消除多晶硅栅的耗尽效应，减小栅电阻，还能消除硼穿透，提高器件可靠性。但是金属栅集成到高K栅介质上仍有许多问题急待解决，如热稳定性问题，界面态问题，特别是费米钉扎效应使纳米CMOS器件需要的适当低的阈值电压的获得面临很大挑战，尤其是PMOS器件。为了得到合适的阈值，N管和P管的功函数分别应在Si的导带底附近(4. IeV左右)和价带顶附近(5.2eV左右)。TiN金属栅由于具有低的电阻率和优良的热和化学稳定性，而成为金属栅材料的有力候选者。在集成技术中为了降低刻蚀的难度，不过多地增加原有CMOS工艺的复杂性，一般采用插入式金属栅的叠层结构(即多晶硅/金属栅的叠层结构)代替纯金属栅电极来实现高K、金属栅材料的集成。但由于直接在TiN金属栅上淀积多晶硅层时的高温工艺会导致TiN金属栅与多晶硅层发生反应，成为实现金属栅/高K集成技术的障碍。
发明内容
本发明的目的在于提供一种先栅工艺中叠层金属栅结构的制备方法，在TiN金属栅与多晶硅层间加入了一层热稳定性很高的AlN或TaN金属氮化物作为势垒层提高了热稳定性。同时采用低压和反偏条件下BCl3/Cl2/02/Ar混合气体高密度等离子刻蚀，解决了以 AlN或TaN为势垒层的TiN金属栅叠层结构的刻蚀难度，获得了陡直的连续的刻蚀剖面，对 Si衬底也有高的刻蚀选择比，这为实现金属栅/高K集成技术清除了障碍。为实现上述目的，本发明提供的先栅工艺中叠层金属栅结构的制备方法，主要步骤如下步骤1)在完成常规的L0C0S或STI隔离后，于600-800°C下，20-120秒快速热退火形成或用O3处理的化学方法形成界面层SiOx或SiON ；步骤2、淀积形成高介电常数K栅介质薄膜；步骤幻淀积形成高介电常数K栅介质薄膜后于600-1050°C下，4-120秒热退火；步骤4)金属栅电极形成采用物理汽相淀积TiN栅；步骤5)利用物理汽相淀积AlN或TaN势垒层；步骤6)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀；
3
步骤7)刻蚀后，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/AlN或TaN势垒层/TiN金属栅/高介电常数K栅介质薄膜形成金属栅叠层结构。所述的方法中，步骤1之前先进行常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡，去离子水冲洗，甩干后立即进炉；氢氟酸异丙醇水的重量比为 0. 2-1. 5% 0. 01-0. 10% 1% ；浸泡时间为 2-10 分钟。所述的方法中，步骤1中界面层形成是采用先注入氮再快速热退火形成，或先快速热退火形成SiOx，再氮化形成SiON ；SiOx用O3化学处理形成，然后等离子氮化。所述的方法中，步骤2中高介电常数1(栅介质薄膜是!1 )2、!^4^、!^41(^、!^5土0、 HfSiON, HfLaO或HfLaON，所述高介电常数K栅介质薄膜通过物理气相淀积、金属有机化学气相沉积或原子层淀积工艺形成。所述的方法中，步骤4所述的TiN金属栅厚度为5-lOOnm。所述的方法中，步骤5所述AlN或TaN势垒层厚度为2_12纳米。所述的方法中，步骤6所述硬掩模为Si02、Si3N4、或其叠层0/N或0/N/0 ；硬掩模的刻蚀采用F基等离子体。所述的方法中，步骤7对多晶硅采用F基加Cl基或HBr加Cl基等离子体刻蚀，对 AlN或TaN势垒金属层、TiN金属栅和高介电常数K栅介质薄膜进行等离子体刻蚀时采用 BCl3和Cl2作为主要刻蚀气体，添加&和Ar中的一种或其两种气体作为辅助刻蚀气体，以改善刻蚀特性。所述的方法中，步骤7主要刻蚀气体BCljnCl2中，(12与肌13的体积比为0-1 4 ； 添加气体O2与BCl3的体积比为0-1 8，添加气体Ar与BCl3的体积比为1 5到1 2。
所述的方法中，步骤7中对AlN或TaN势垒层/TiN金属栅/高介电常数K栅介质薄膜的刻蚀条件为上电极功率为140-450W，下电极功率为50-150W，压强为4_15mt，BC13 基刻蚀气体的总流量为60-150SCCm，腔体和电极的温度控制在60-200度。本发明具有以下三个优点1)本发明提出的先栅工艺中以AlN或TaN为势垒层的TiN金属栅叠层结构的制备方法，没有因为在TiN金属栅上增加了 AlN或TaN势垒层而增加刻蚀工艺的复杂性，势垒层与TiN金属栅的刻蚀通过一步刻蚀完成；2)本发明提出的先栅工艺中以AlN或TaN为势垒层的TiN金属栅叠层结构的制备方法，不仅可以得到陡直的刻蚀剖面，而且对Si衬底的损耗很小，满足集成工艺中引入高 K、金属栅材料后对刻蚀工艺的要求。3)本发明提出的先栅工艺中以AlN或TaN为势垒层的TiN金属栅叠层结构的制备方法，与现有的CMOS工艺完全兼容。因此，本发明所提供的先栅工艺中以AlN或TaN为势垒层的TiN金属栅叠层结构的制备方法，适于纳米CMOS器件中高介电常数介质/金属栅的集成需要，为实现高K/金属栅的集成清除了障碍。
图1(a)为具有Si02硬掩膜/多晶硅/AlN势垒层/TiN金属栅/高K介质/界面 SIO2叠层结构的扫描电镜照片。
图1(b)为无AlN势垒层的结构。图2是采用低压和反偏条件下BCl3/Cl2/02/Ar混合气体高密度等离子刻蚀，获得了 SW2硬掩膜/多晶硅/AlN或TaN势垒层/TiN金属栅/高K介质/界面SIO2叠层结构陡直的连续的刻蚀剖面。
具体实施例方式本发明为在纳米CMOS器件制备中集成高K/金属栅新技术，提供一种先栅工艺中以AlN和TaN为势垒层的TiN叠层金属栅结构的制备方法。本发明的主要步骤如下步骤1)清洗在器件隔离形成后，进行界面氧化层形成前的清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡，去离子水冲洗，甩干后立即进炉；氢氟酸异丙醇水的重量比为0. 2-1. 5% 0. 01-0. 10% 1% ；步骤2)界面层SiOx或SiON的形成于600-800°C下，20-120秒快速热退火形成； 或用03处理的化学方法形成；步骤3)高介电常数⑷栅介质薄膜的形成高K介质膜可以是Hf02、HfAW、 HfAlON, HfSiO、HfSiON、HfLaO或HfLaON等，所述高K栅介质层通过物理气相淀积、金属有机化学气相沉积或原子层淀积工艺形成；步骤4)淀积高K介质后快速热退火于600_1050°C下，4-120秒热退火；步骤5)金属栅电极形成采用物理汽相淀积TiN栅，厚度为5-lOOnm ；步骤6)采用物理汽相淀积AlN或TaN势垒层，厚度为5-12nm ；步骤7)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀，硬掩模可以是SiO2 (0)，或Si3N4 (N)，或其叠层0/N或0/N/0 ；硬掩模的刻蚀采用F基等离子体；步骤8)去胶后，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/势垒金属层/金属栅/高K 介质形成金属栅叠层结构。其中对多晶硅采用F基加Cl基或HBr加Cl基等离子体刻蚀， 对AlN或TaN势垒层、TiN金属栅和高K介质进行高密度等离子体刻蚀时采用BCl3和Cl2 作为主要刻蚀气体，添加02、Ar中的一种或两种气体作为辅助刻蚀气体，以改善刻蚀特性。以下结合实施例作进一步的说明。步骤1)清洗在器件隔离形成后，进行界面氧化层形成前的清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡5分钟，去离子水冲洗，甩干后立即进炉；氢氟酸/异丙醇/水的浓度比为0.2-1. 5% 0.01-0. 10% 1% ；步骤2)界面层SiOx或SiON的形成于600-800°C下，30-120秒快速热退火形成；步骤3)高介电常数(K)栅介质薄膜的形成。采用HfSiON、HfSiAlON, HfLaON等， 通过物理气相淀积工艺形成；步骤4)淀积高K介质后快速热退火于600-1050°C下，4-60秒热退火；步骤5)金属栅电极形成采用磁控反应溅射淀积TiN栅，厚度为10-50nm ；步骤6)利用磁控反应溅射淀积AlN或TaN势垒层，厚度为5-12nm ；步骤7)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀，硬掩模是SiO2，硬掩模的刻蚀采用F基等离子体；
步骤8)去胶后，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/势垒金属层/金属栅/高 K介质形成金属栅叠层结构。其中对多晶硅采用HBr加Cl基等离子体刻蚀，对AlN或TaN 势垒层、TiN金属栅和高K介质进行高密度等离子体刻蚀时采用BCl3和Cl2作为主要刻蚀气体，添加02、Ar作为辅助刻蚀气体，以改善刻蚀特性。本实施例制备的具有SW2硬掩膜/多晶硅/AlN势垒层/TiN金属栅/高K介质/ 界面SIO2叠层结构如图1(a)所示。没有AlN势垒层的结构如图1(b)所示。将图1(a)与图1(b)比较可以明显看出，图1(b)在多晶硅/TiN界面存在明显的界面反应，而图1(a)由于AlN势垒层的作用，没有界面反应发生，界面比较平整。图2是采用低压和反偏条件下BCl3/Cl2/02/Ar混合气体高密度等离子刻蚀，获得了 SW2硬掩膜/多晶硅/AlN或TaN势垒层/TiN金属栅/高K介质/界面SW2叠层结构陡直的连续的刻蚀剖面，没有看见Si的损失，表明对Si衬底有高的刻蚀选择比。 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种先栅工艺中叠层金属栅结构的制备方法，主要步骤如下步骤1)在完成常规的LOCOS或STI隔离后，于600-800°C下，20-120秒快速热退火形成或用O3处理的化学方法形成界面层SiOx或SiON ；步骤2、淀积形成高介电常数K栅介质薄膜；步骤幻淀积形成高介电常数K栅介质薄膜后于600-1050°C下，4-120秒热退火；步骤4)金属栅电极形成采用物理汽相淀积TiN栅；步骤5)利用物理汽相淀积AlN或TaN势垒层；步骤6)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀；步骤7)刻蚀后，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/AlN或TaN势垒层/TiN金属栅 /高介电常数K栅介质薄膜形成金属栅叠层结构。
2.根据权利要求1所述的方法，其中，步骤1之前先进行常规方法清洗，然后用氢氟酸 /异丙醇/水混合溶液在室温下浸泡，去离子水冲洗，甩干后立即进炉；氢氟酸异丙醇 水的重量比为0. 2-1. 5% 0. 01-0. 10% 1% ；浸泡时间为2-10分钟。
3.根据权利要求1所述的方法，其中，步骤1中界面层形成是采用先注入氮再快速热退火形成，或先快速热退火形成SiOx，再氮化形成SiON ；SiOx用O3化学处理形成，然后等离子氮化。
4.根据权利要求1所述的方法，其中，步骤2中高介电常数K栅介质薄膜是Hf02、 HfAlO, HfAlON, HfSiO, HfSiON, HfLaO或HfLaON，所述高介电常数K栅介质薄膜通过物理气相淀积、金属有机化学气相沉积或原子层淀积工艺形成。
5.根据权利要求1所述的方法，其中，步骤4所述的TiN金属栅厚度为5-lOOnm。
6.根据权利要求1所述的方法，其中，步骤5所述AlN或TaN势垒层厚度为2_12纳米。
7.根据权利要求1所述的方法，其中，步骤6所述硬掩模为Si02、Si3N4或其叠层0/N或 0/N/0 ；硬掩模的刻蚀采用F基等离子体。
8.根据权利要求1所述的方法，其中，步骤7对多晶硅采用F基加Cl基或HBr加Cl基等离子体刻蚀，对AlN或TaN势垒层、TiN金属栅和高介电常数K栅介质薄膜进行等离子体刻蚀时采用BCl3和Cl2作为主要刻蚀气体，添加&和Ar中的一种或其两种气体作为辅助刻蚀气体，以改善刻蚀特性。
9.根据权利要求8所述的方法，其中，主要刻蚀气体BCl3和Cl2中，Cl2与BCl3的体积比为0-1 4 ；添加气体O2与BCl3的体积比为0-1 8，添加气体Ar与BCl3的体积比为 1 5 至Ij 1 2。
10.根据权利要求1所述的方法，其中，步骤7中对AlN或TaN势垒层/TiN金属栅/高介电常数K栅介质薄膜的刻蚀条件为上电极功率为140-450W，下电极功率为50-150W，压强为4-15mt，BC13基刻蚀气体的总流量为60-150sCCm，腔体和电极的温度控制在60-200度。
全文摘要
一种先栅工艺中叠层金属栅结构的制备方法，在完成常规的LOCOS和STI隔离后，所述方法包括以下步骤用快速热氧化或化学法在半导体衬底上生长超薄界面氧化层或氮氧化层；在超薄界面氧化层上淀积高介电常数(K)栅介质，淀积高K栅介质后快速热退火；淀积TiN金属栅；淀积AlN或TaN势垒层；淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀；去胶后，依次刻蚀多晶硅膜/金属栅/高K介质形成金属栅叠层结构。本发明的制备方法，适于纳米CMOS器件中高介电常数介质/金属栅的集成需要，为实现高K/金属栅的集成清除了障碍。
文档编号H01L21/28GK102280375SQ201010199969
公开日2011年12月14日 申请日期2010年6月8日 优先权日2010年6月8日
发明者徐秋霞, 李永亮 申请人:中国科学院微电子研究所