专利名称：通过施加p-衬底偏压和调节阈值电压提高磁性隧道结的编程电流的制作方法
技术领域：
本发明整体涉及存储器件，尤其涉及磁阻性随机存取存储器(MRAM)器件的写入 (编程)。
背景技术：
半导体存储器件在用于电子应用的集成电路中被使用，其包括无线电设备、电视、 手机和个人计算装置。通常已知的存储器件包括电荷存储器件，诸如动态随机存取存储器 (DRAM)和闪存。存储器件的最新发展涉及自旋电子学，其结合半导体技术和磁性材料。电子的自 旋极化而不是电子的电荷被用于表示“1”或“0”的状态。一种这样的自旋电子器件为自旋 扭矩传递(STT)磁性隧道结(MTJ)器件10，如图1所示。MTJ器件10包括自由层12、隧道层14、以及固定层16。自由层12的磁化方向可 以通过施加通过隧道层14的电流而被反转，这导致自由层12内注入的极化电子对自由层 12的磁化施加自旋扭矩。固定层16具有固定的磁化方向。当电流Il在从自由层12到固 定层16的方向上流动时，电子在反方向上流动，即，从固定层16至自由层12。在通过固定 层16，流过隧道层14，然后进入并累积在自由层12中之后，电子被极化成与固定层16相同 的磁化方向。最后，自由层12的磁化平行于固定层16的磁化，并且MTJ器件10将处于低 阻抗状态。由电流Il导致的电子注入被称为主要注入。当施加从固定层16至自由层12的电流12时，电子在从自由层12至固定层16的 方向上流动。具有与固定层16的磁化方向相同的极化的电子能够流过隧道层14并且进 入固定层16。相反地，具有与固定层16的磁化不同的极化的电子将通过固定层16被反射 (阻挡)，并且将累积在自由层12中。最终，自由层12的磁化变为与固定层16的磁化反向 平行，并且MTJ器件10将处于高阻抗状态。由电流12引起的相应电子注入被称为次要注 入。为了消除MRAM单元的寄生负荷，当MRAM单元被集成在MRAM阵列中时，字线选择 器被用于使未选择的MRAM单元(在其上不执行操作)与源极线电隔离。例如，图2示出了 包括连接至字线选择器20的MTJ器件10的MRAM单元，其由字线22控制。当MTJ器件10 被选择用于写入或读取时，字线22被设置为逻辑高，使得写入/读取电流I可以通过MTJ 器件10。对于未选择的行，字线22被施加有逻辑低电压。然而，字线选择器20的增加限制 了可以流过MTJ器件10的电流。MTJ器件10的写入电流I被字线选择器20的电流提供能 力限制。为了有效地和可靠地对MTJ器件10进行编程，写入电流I需要非常高。然而，这要求字线选择器20很大。字线选择器20的尺寸的增大导致MRAM单元所要求的芯片面积 使用的增加。增加字线选择器20的尺寸的要求与增加MRAM阵列的密度的要求冲突。从而
需要一种解决方案。
发明内容
根据本发明的一个方面，一种操作磁阻性随机存取存储器(MRAM)单元的方法包 括设置MRAM单元，该MRAM单元包括磁性隧道结(MTJ)器件和具有串联至MTJ器件的 源_漏路径的字线选择器。负偏压被连接至字线选择器的主体，以增加字线选择器的驱动 电流。根据本发明的另一方面，一种操作MRAM单元的方法包括设置MRAM单元，该MRAM 单元包括MTJ器件和具有串联至MTJ器件的源-漏路径的字线选择器。该方法进一步包 括将负偏压连接至字线选择器的主体；接通字线选择器；以及在施加负偏压的一段时间 内，施加流过字线选择器的源-漏路径的写入电流。根据本发明还有的又一方面，一种集成电路包括MRAM单元，该MRAM单元包括MTJ 器件和具有串联至MTJ器件的源-漏路径的字线选择器。电源连接至字线选择器的主体并 且被配置成提供负偏压给字线选择器的主体。根据本发明还有的又一方面，一种集成电路包括MRAM单元，该MRAM单元包括MTJ 器件和具有串联至MTJ器件的源-漏路径的字线选择器。字线选择器具有小于约0. 2V的 阈值电压。本发明的有利特征包括在不要求增加字线选择器的尺寸的情况下，增加字线选择 器的驱动能力。
为了更全面地理解本发明及其优点，现在将结合附图所进行的以下描述作为参 考，其中图1示出了磁性隧道结(MTJ)单元的截面图；图2示出了由字线选择器控制的MRAM单元；图3示出了 MRAM阵列；图4A示意性地示出了 MRAM单元和提供负偏压给MRAM单元的字线选择器和附加 NM0S器件的主体的负电源；图4B示意性地示出了 MRAM单元和提供负偏压给MRAM单元的字线选择器的主体 的负电源，其中，附加NM0S器件的主体施加有与负偏压不同的电压；图5A示出了图4A中所示的字线选择器和附加NM0S器件的截面图；图5B示出了图4B中所示的字线选择器和附加NM0S器件的截面图。
具体实施例方式以下将详细描述本发明的实施例的制造和使用。然而，应该想到，实施例提供可以 在多种特定环境中具体化的多个可应用发明思想。上述特定实施例仅表示制造和使用本发 明的特定方式，而不用于限制本发明的范围。
提供了新的磁阻性随机存取存储器(MRAM)电路。描述实施例的改变和操作。遍 及本发明的多个视图和示意性实施例，相似的参考标号被用于表示相似的元件。图3示出了一个实施例，其包括设置在多个行(被标记为行0、行1、行2等)和多 列(被标记为列0、列1、列2等)中的多个MRAM单元30。位线BL (被标记为BL0、BL1、BL2 等)和源线SL(被标记为SLO、SLl等)在列方向延伸。字线WL(被标记为WLO、WLl、WL2 等)和源线源极线SL(被标记为SLO、SLl等)在行方向延伸。应该想到，行方向和列方向 可以互换，这取决于观看MRAM阵列100的方向。MRAM单元30中的每个均连接于位线BL之一和源极线SL之一之间。MRAM单元30 中的每个均包括磁性隧道结(MTJ)32和字线选择器(还被称为字线驱动器)40，其可以为N 型金属氧化物半导体(MOS)器件(晶体管)。字线选择器40具有串联至同一 MRAM单元中 的相应MTJ器件32的源-漏路径，从而当切断时，字线选择器可以使MTJ器件32与相应的 源极线SL隔离或者将MTJ器件32连接至相应的源极线SL。当执行对MRAM单元30之一的 读取或写入操作时，相应的字线选择器40被接通，使得读取或写入电流I可以流过MRAM单 元30。虽然图3示出了字线选择器40相对于相应的位线BL离相应的源极线SL更近，但是 字线选择器40还可以放置成更接近相应的位线BL。
图4A示意性地示出了半导体芯片50，其中，形成图3中示出的MRAM阵列100。为 了清楚地示出，仅示出了在MRAM阵列100中的MRAM单元30之一。然而，关于所示的MRAM 单元30的教导适用于MRAM阵列100中的其他所有的MRAM单元30。负偏压电源52提供负 衬底偏压Vsb给字线选择器40的主体42 (还在图5A中示出)。在一个实施例中，负衬底偏 压Vsb低于约-0. 5V，但是还可以使用更高的负电压。由于负衬底偏压Vsb，字线选择器40 的驱动电流增大了。应该意识到，除了 MRAM阵列100之外，在芯片50上存在诸如逻辑电路(例如，MRAM 阵列100的控制电路)的其他集成电路，其包括逻辑NMOS器件和逻辑PMOS器件。图4A中 示出了示例性逻辑NMOS器件140。在一个实施例中，逻辑MOS器件140直接形成在ρ型衬 底中，从而其主体142为相应衬底的一部分。从而，负衬底偏压Vsb可以被直接施加至芯片 50的衬底56(在图4Α中未示出，参考图5Α)。图5Α示出了图4Α中所示的电路的截面图。 可以看出，器件40和140共享公共衬底56，从而当负衬底偏压Vsb被施加至衬底56时，相 同的负衬底偏压Vsb还被施加至MOS器件140的主体142。在可选实施例中，如图4Β和图5Β中所示，字线选择器40的主体可以与MOS器件 140的主体电隔离，从而可以施加不同的主体电压。例如，图4Β示出了字线选择器40的主 体42被施加有负衬底偏压Vsb，同时MOS器件140的主体142被施加有不同电压，该不同电 压可以高于，等于或低于负衬底偏压Vsb。在示例性实施例中，MOS器件140的主体142接 地。图5B示出了图4B中所示的电路的示例性截面图。在一个实施例中，字线选择器 40可以形成在P-阱60中，其可以通过深N-阱58与ρ型衬底56电绝缘。从而，负衬底偏 压Vsb可以被施加至字线选择器40的主体42，但是不施加至同一芯片中的其他MOS器件中 的一些的主体，诸如MOS器件140。在可选实施例(未示出)中，MOS器件140可以形成在 与衬底56电绝缘的P-阱60中，同时MOS器件40直接形成在衬底56中。类似地，利用该 结构，主体42和142还可以被施加有不同电压。
在一个实施例中，当对MRAM单元30执行写入操作时仅施加负衬底偏压Vsb。当不 对任何MRAM单元30执行写入操作时，例如，执行读取操作，或者不执行操作，字线选择器40 的主体可以连接至其他电压，例如，电接地。在图4B和图5B中所示的实施例中，负衬底偏压 Vsb还可以仅被施加至被选择用于写入操作的MRAM单元，同时其他未选择的单元或未选择 的行和未选择的列中的单元被施加有不同于负衬底偏压Vsb的电压(例如，电接地(0V))。 为了实现该功能，负偏压电源52(图4A和图4B)可以包括多个输出，每个均连接至字线选 择器40的一行或一列的主体。应该想到，可以存在关于如何在所选择/未选择的MRAM单 元、所选择/未选择的行、和/或所选择/未选择的列之间区分主体偏压的多种改变，该改 变仍然在本发明的实施例的范围内。为了进一步增加字线选择器40的驱动电流，可以减小字线选择器40的阈值电压。 如现有技术中已知的，M0S晶体管的驱动电流与(Vgs-Vt)相关，其中，Vgs为栅-源电压，以 及Vt为阈值电压。特别地，当在饱和区中操作时，M0S晶体管的驱动电流与(Vgs-Vt)的平 方成比例。从而，字线选择器40的阈值电压Vt的减小导致其驱动电流增加。在一个实施 例中，字线选择器40的阈值电压Vt低于约0. 2V，或者甚至低于约0. IV。 参考图5A和图5B，在一个实施例中，阈值电压Vt的减小可以通过减小沟道区62 中的P型杂质浓度来实现，在Vt调节掺杂步骤中引入p型杂质。增大沟道区62中的p型 杂质浓度可以使得阈值电压Vt增大，同时减小沟道区62中的p型掺杂浓度可以使得阈值 电压Vt减小。从而，需要减小沟道区62中的p型掺杂浓度。换句话说，对于芯片50上的 其他器件，可能需要更高的阈值电压。例如，M0S器件140的阈值电压可以高于约0. 4V，这 可以通过相比于沟道区62使沟道区162更重地掺杂p型杂质来实现。本发明的实施例具有多个有利特征。通过利用负电压对字线选择器的主体进行偏 置和/或减小字线选择器40的主体中的掺杂浓度，可以在不要求增加芯片区域利用的情况 下，增大字线选择器40的驱动电流。从而，可以形成具有改进的可靠性和改进的写入速度 的高密度MRAM阵列。尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要 求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范 围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施 例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本 发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材 料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的 工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实 施例，并且多个权利要求和实施例的组合在本发明的范围内。
权利要求
一种操作磁阻性随机存取存储器(MRAM)单元的方法，所述方法包括设置所述MRAM单元，所述MRAM单元包括磁性隧道结(MTJ)器件；以及字线选择器，包括串联至所述MTJ器件的源-漏路径；以及将负衬底偏压连接至所述字线选择器的主体。
2.根据权利要求1所述的方法，其中，所述负衬底偏压低于约0.5V。
3.根据权利要求1所述的方法，其中，在所述MRAM单元的写入操作期间，所述负衬底偏 压连接至所述字线选择器的主体。
4.一种操作磁阻性随机存取存储器(MRAM)单元的方法，所述方法包括 设置所述MRAM单元，所述MRAM单元包括磁性隧道结(MTJ)器件；以及 字线选择器，包括串联至所述MTJ器件的源-漏路径； 将负衬底偏压连接至所述字线选择器的主体； 接通所述字线选择器；以及在施加所述负衬底偏压期间，施加流过所述字线选择器的所述源-漏路径的写入电流。
5.根据权利要求4所述的方法，其中，所述负衬底偏压低于约0.5V，并且所述方法进一 步包括在所述MRAM单元的读取操作期间，将非负电压连接至所述字线选择器的主体，其 中，所述非负电压为电接地电压。
6.根据权利要求4所述的方法，其中，所述字线选择器的主体包括P-阱，其中，深N-阱 将所述P-阱与P型衬底分离，并且其中，所述方法进一步包括使所述P型衬底接地；或者所述字线选择器具有低于约0. 2V的阈值电压。
7.一种集成电路，包括磁阻性随机存取存储器(MRAM)单元，包括 磁性隧道结(MTJ)器件；以及字线选择器，包括串联至所述MTJ器件的源-漏路径；以及电源，连接至所述字线选择器的主体并且用于提供负衬底偏压给所述字线选择器的主体。
8.根据权利要求7所述的集成电路，其中，所述负衬底偏压低于约0.IV ；或者 所述字线选择器的主体为P型衬底的一部分；或者所述字线选择器具有低于约0. 2V的阈值电压。
9.根据权利要求7所述的集成电路，进一步包括 P型衬底；在所述P型衬底上方的深N-阱；在所述深N-阱上方的P-阱，其中，所述P-阱通过所述深N-阱与所述p型衬底电绝缘， 并且其中，所述字线选择器的主体为所述P-阱的一部分；以及与所述字线选择器在同一芯片上的NM0S器件，其中，在所述NM0S器件和所述p型衬底 之间没有阱区。
10.根据权利要求9所述的集成电路，其中，所述p型衬底接地；或者所述字线选择器具有低于所述NMOS器件的阈值电压的阈值电压。
11.一种集成电路，包括磁阻性随机存取存储器(MRAM)单元，包括 磁性隧道结(MTJ)器件；以及字线选择器，包括串联至所述MTJ器件的源-漏路径，其中，所述字线选择器具有低于 约0. 2V的阈值电压。
12.根据权利要求11所述的集成电路，进一步包括连接至所述字线选择器的主体并且 用于 将负衬底偏压提供给所述字线选择器的主体，其中，所述负衬底偏压低于约-0. 5V。
全文摘要
一种操作磁阻性随机存取存储器(MRAM)单元的方法包括设置MRAM单元，该MRAM单元包括磁性隧道结(MTJ)器件和具有串联至MTJ器件的源-漏路径的字线选择器。负衬底偏压连接至字线选择器的主体，以增大字线选择器的驱动电流。还减小字线选择器的阈值电压。本发明还公开了一种通过施加P-衬底偏压和调节阈值电压提高磁性隧道结的编程电流的方法。
文档编号H01L43/00GK101867015SQ201010148508
公开日2010年10月20日 申请日期2010年4月14日 优先权日2009年4月16日
发明者庄建祥, 林春荣, 王郁仁, 钟道文 申请人:台湾积体电路制造股份有限公司