专利名称：鳍式fet及其形成方法
技术领域：
本发明总的来说涉及半导体器件领域，更具体地，涉及鳍式场效应晶体管 (FinFET)及其形成方法。
背景技术：
半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步已经产生 多代IC，每一代都比前一代具有更小且更复杂的电路。例如，半导体工业非常努力地减小存 储单元的尺寸。已经采用的一种策略包括多栅极晶体管(也称作FinFET)的使用。传统的 FinFET器件使用从半导体衬底(substrate，也称基板)开始升高的硅鳍来制造。在鳍中形 成器件的沟道，并在鳍的上方(例如，围绕)设置栅极，例如，与鳍的顶部和侧壁接触。围绕 沟道(例如，鳍)的栅极的优点在于，允许从三个侧面控制沟道。在鳍的两端形成源极/漏 极区域。包括源极/漏极区域的鳍与衬底接触。
当阅读时，从以下结合附图的详细描述中可以更好地理解本发明。需要强调的是， 根据工业的标准实践，各种部件不需要按比例绘制，而仅仅是为了说明的目的。实际上，为 了讨论的清楚，各个部件的尺寸可以任意增加或减小。图1是示出示例性FinFET的示意性3D图。图2是示出另一个示例性FinFET的示意性3D图。图3A至图3H是示出用于形成FinFET的示例性方法的示意性3D图。图4是示出用于形成使鳍与衬底绝缘的至少一个氧化物包含层的示例性处理的 示意图。
具体实施例方式应该明白，以下公开提供了多种不同的实施例或实例，用于实现本发明的不同部 件。以下描述了组件和配置的特定实例以简化本发明的公开。当然，这些仅是实例并且不 旨在限制本发明。例如，以下描述中在第二部件之上或上形成第一部件可以包括以直接接 触方式形成第一和第二部件的多个实施例，而且还可以包括在第一和第二部件之间可以形 成附加部件使得第一和第二部件可以不直接接触的多个实施例。此外，本公开可以在各个 实例中重复参考标号和/或字母。这种重复使用用于简化和清楚的目的，其本身并不表明 多个实施例和/或上述配置之间的关系。如上所述，传统的FinFET具有与衬底接触的源极/漏极区域。发现在FinFET的 操作期间，在鳍的源极/漏极区域与衬底之间发现泄露路径。还发现具有使栅极与衬底绝 缘的浅沟槽隔离(STI)的传统FinFET会经受蚀刻负载效应。蚀刻负载效应引起鳍高度变 化。为了解决泄露问题，已经提出了在绝缘体上硅(SOI)衬底上形成FinFET。然而，用于在SOI衬底上形成FinFET的工艺由于使用SOI衬底的成本而十分昂贵。本发明的实施例涉及器件以及用于通过形成至少一个气隙或至少一个氧化物包 含材料以使鳍的源极/漏极区域与衬底绝缘来形成器件的方法。气隙或氧化物包含材料可 消除鳍和衬底之间的泄露路径，从而减小器件的漏电流。图1是示出示例性FinFET的示意性3-D图。在图1中，FinFET 100可包括通过 至少一个气隙(例如，间隙107)设置在衬底105上方的鳍110。栅极117可包括栅极电介 质120和栅电极125。栅极117可设置在鳍110的沟道部分上方。在一些实施例中，FinFET 100可包括介电层115，其被形成为使衬底105与栅极117绝缘。第一源极/漏极区域130 被设置在鳍110的一端。第二源极/漏极区域(未示出)被设置在鳍110的另一端。通过 气隙107使得源极/漏极区域与衬底105隔开。形成气隙107以使源极/漏极区域130与 衬底105绝缘，从而减小源极/漏极区域130与衬底105之间的漏电流。在一些32nm技术 的实施例中，从衬底105到鳍110的气隙107的距离“a”可大约为200nm。本领域的技术人 员可以修改距离“a”，以实现源极/漏极区域130与衬底105之间的理想电绝缘。在一些实施例中，衬底105可包括基本半导体，基本半导体包括晶体、多晶或非 晶结构的硅或锗；化合物半导体，其包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟； 合金半导体，其包括 SiGe、GaAsP, AlInAs, AlGaAs, GaInAs, GaInP 和 GaInAsP ；任何其他适 当的材料；或者它们的组合。在至少一个实施例中，合金半导体衬底可具有梯度SiGe部件， 其中，Si和Ge组分从梯度SiGe部件的一个位置处的一个比率变为另一位置处的另一比率。 在另一实施例中，合金SiGe形成在硅衬底上方。在又一实施例中，SiGe衬底发生应变。此 外，半导体衬底可以是绝缘体上半导体(诸如绝缘体上硅(SOI))或薄膜晶体管(TFT)。在 一些实例中，半导体衬底可包括掺杂外延层或埋层。在其他实例中，化合物半导体衬底可具 有多层结构，或者衬底可包括多层化合物半导体结构。在一些实施例中，鳍110可包括诸如硅、锗化硅和/或其他适当材料的半导体材 料。鳍110可包括由栅极117覆盖的FInFET 100的沟道。在一些实施例中，鳍110的两端 可被设计为FInFET 100的源极/漏极区域。在一些实施例中，鳍110的底面IlOa在介电层115的顶面115a上方。介电层115 可包括诸如氧化硅、氮化硅、氮氧化硅的介电材料、能够使衬底105与栅极117绝缘的其他 介电材料、和/或它们的组合。在一些实施例中，介电层115可包括形成在衬底105上方的 浅沟槽隔离(STI)结构(未示出)。在用于32nm技术的一些实施例中，介电层115可具有 大约1800A的厚度。栅极电介质120可形成在栅电极125下方。栅极电介质120可以是单层或多层结 构。在用于多层结构的一些实施例中，栅极电介质120可包括界面层和高k介电层。界面 层可包括诸如氧化硅、氮化硅、氮氧化硅的至少一种介电材料、另一介电材料、和/或它们 的任意组合。高k介电层可具有至少一种高k材料，包括硅酸铪、氧化铪、氧化锆、氧化铝、 二氧化铪-氧化铝(HfO2-Al2O3)合金、和/或它们的组合。在用于32nm技术的一些实施例 中，界面层可具有大约在8入和1OA之间的厚度。高k介电层可具有大约40A的厚度。在一些实施例中，栅电极125可包括诸如多晶硅、锗化硅、包括金属化合物的金属 材料(诸如Mo、Cu、W、Ti、Ta、TiN, TaN, NiSi, CoSi和/或本领域已知的其他适合的导电材 料)中的至少一种材料。在用于32nm技术的一些实施例中，栅电极125可具有大约600A
5的厚度。在一些实施例中，FinFET 100可在鳍110的侧壁上包括隔离物。图2是示出另一示例性FinFET的示意性3-D图。在图2中，FinFET 200可包括衬 底205上方的鳍210。栅极217可包括栅极电介质220和栅电极225。栅极217可处于鳍 210的沟道部分上方。源极/漏极区域230可设置在鳍210的一端。另一源极/漏极区域 (未示出)被设置在鳍210的另一端。至少一个氧化物包含层(例如，氧化物包含层209) 可设置在FinFET 200的源极/漏极区域和衬底205之间。在一些实施例中，可通过利用含 氧气体来氧化多孔硅来形成氧化物包含层209。形成氧化物包含层209，以使FinFET 200 的源极/漏极区域与衬底205绝缘，从而减小它们之间的漏电流。在一些实施例中，鳍210 和氧化物包含层209之间的界面211是基本平坦的。在一些实施例中，FinFET 200可包括 被形成以使衬底205与栅极217绝缘的介电层215。图2中与图1中相同或相似的部分由 相同的参考标号来表示，只是号码增加了 100。FinFET 100和/或200可形成在一个封装内，该封装可以物理和电地与印刷布线 板或印刷电路板(PCB)连接以形成电子组件。电子组件可以是电气系统(诸如计算机、无 线通信设备、计算机相关外围设备、娱乐设备等)的一部分。以下描述用于形成FinFET的示例性方法。在一些实施例中，用于形成FinFET的 方法可包括在鳍和衬底之间形成多孔硅部分。在鳍的沟道部件上方形成栅极。可以在鳍的 第一端形成源极区域。可在鳍的第二端形成漏极区域。在一些实施例中，可去除多孔硅部 分以形成至少一个气隙，从而使鳍与衬底绝缘。在其他实施例中，可以氧化多孔硅部分以形 成氧化物包含材料，从而使鳍与衬底绝缘。图3A至图3H是示出用于形成FinFET的示例性方法的示意性3-D图。在图3A中， 通过离子注入301在衬底305上方形成P-型掺杂层305a。在一些实施例中，离子注入301 可使用诸如硼(B)的P型掺杂物用于注入。P-型掺杂层305a可具有大约lE15cnT2或以上 的掺杂浓度。在用于32nm技术的一些实施例中，P-型掺杂层305a可具有大约200nm的厚度。在图3B中，可对P-型掺杂层305a(在图3A中示出)进行阳极氧化处理，以形成 多孔硅层305b。在一些实施例中，P-型掺杂层305a可被浸入稀释的氢氟化物(HF)溶液中 用于阳极氧化处理。稀释的HF溶液可具有大约在100 1或以上的H2O与HF的比率。在 一些实施例中，P-型掺杂层305a可在稀释的HF溶液中以大约15mA/cm2的电流密度进行大 约30秒的阳极氧化处理。本领域的技术人员能够选择理想的溶液和/或调整电流密度和 时间，以实现理想的多孔硅层305b。在使用P-型衬底的一些实施例中，如果P-型衬底可以提供理想量的电子_空穴 对用于阳极氧化，则可以避免离子注入301。在使用N-型衬底的一些实施例中，可以衬底 305暴露至光源，用于生成理想量的电子-空穴对而无须阳极氧化衬底305。例如，光源可 以是紫外线(UV)光源、红外线(IR)光源、可见光光源、激光光源、电致发光光源、声致发光 光源、摩擦发光光源、辐射源、其他适当的光源、和/或它们的组合。在一些实施例中，可通 过阳极氧化处理来执行暴露。在一些其他实施例中，暴露时间可根据阳极氧化处理的化学 物(例如，HF)的浓度、阳极氧化处理的电流、阳极氧化处理的理想深度、其他因素和/或它 们的组合来改变。在使用大约20mA的阳极氧化电流和具有100 5HF溶液的阳极氧化溶 液用于形成20nm深的阳极氧化深度的一些实施例中，时间大约为60秒。光源的强度可从大约400坎德拉(CD)到大约700CD。如上所述，本领域的技术人员能够选择衬底305的 类型，并因此修改用于阳极氧化衬底305的处理。本申请的范围不限于此。在图3C中，可以在多孔硅层305b上方形成鳍层310。鳍层310被设置为在多孔硅 层305b上方形成至少一个鳍。在一些实施例中，鳍层310可包括诸如硅、锗、化合物半导体 (碳化硅、砷化镓、砷化铟或磷化铟)、其他半导体材料、和/或它们的组合中的至少一种材 料。在一些实施例中，鳍层310可通过外延处理、CVD处理、能够形成鳍层310的其他方法、 和/或它们的组合来形成。在用于32nm技术的一些实施例中，鳍层310可具有大约600nm 的厚度。在图3D中，提供去除鳍层310和多孔硅层305b (如图3C所示)的多个部分的处 理，以限定至少一个鳍层310a和多孔硅部分305c。在一些实施例中，处理可包括诸如光刻、 湿蚀刻、干蚀刻(例如，反应离子蚀刻(RIE))、等离子体蚀刻、和/或其他适当的处理。在一 些实施例中，处理可蚀刻通过多孔硅层305b以去除衬底305的一部分。在一些实施例中， 限定鳍层310a和多孔硅部分305c的处理可被称为STI蚀刻处理。在图3E中，介电层315可形成在衬底305上方并与多孔硅部分305c相邻。介电 层315的顶面可以在鳍310a的底面下方。在用于形成多个鳍310a的一些实施例中，隔离 部件(未示出)可以充分填充鳍之间的区域。隔离部件可提供器件的基本平坦的顶面。例 如，隔离部件的顶面和多个鳍的顶面可以共面，并在衬底上提供单个平坦表面。隔离部件可 通过用绝缘材料填充鳍之间的区域并执行化学机械抛光(CMP)处理以使表面平坦化来形 成。隔离部件可被称为浅沟槽隔离(STI)部件。隔离部件可包括绝缘材料。绝缘材料的实 例包括氧化硅、氮化硅、氮氧化硅、掺杂氟化物的硅酸盐玻璃(FSG)、低_k介电材料、和/或 其他适当的合成物。在一些实施例中，可去除隔离部件的多个部分以形成介电层315。可使 用湿蚀刻、干蚀刻、等离子体蚀刻、和/或其他适当的处理来去除隔离部件。用于形成介电 层315的处理可被称为间隙填充处理。在图3F中，可在图3E所示的结构上方形成栅极电介质320。栅极电介质320可包 括单层或多层结构。在用于形成多层结构的一些实施例中，栅极电介质320可包括界面介 电层和高_k介电层。界面介电层可通过任何适当的处理形成并具有任何适当的厚度。例 如，界面介电层可包括诸如氧化硅、氮化硅、氮氧化硅、其他栅极介电材料、和/或它们的组 合中的至少一种材料。界面介电层可通过热处理、CVD处理、ALD处理、外延处理和/或它们 的组合来形成。在一些实施例中，高_k介电层可形成在界面层上方。高_k介电层可包括高_k介 电材料，诸如Hf02、HfSiO、HfSiON、HfTaO, HfTiO, Hf7r0、其他适当的高_k介电材料、和/ 或它们的组合。可进一步从金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡 金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氧化硅、氮化 硅、氮氧化硅、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝合金、其他适当的材料、和/或它 们的组合中选择高_k材料。高_k介电层可通过任何适当的处理形成，诸如ALD、CVD、PVD、 RPCVD, PECVD、MOCVD、溅射、电镀、其他适当的处理、和/或它们的组合。在图3G中，可在鳍310a和介电层315上方形成栅极327，其中栅极327包括栅极 介电层320a上方的栅电极325。在一些实施例中，栅电极325可包括诸如Ti、TiN、TaN、Ta、 TaC、TaSiN、W、WN、MoN、Mo0N、Ru02、和/或其他适当材料的金属材料。栅电极325可包括通过物理汽相沉积(PVD)、CVD、ALD、电镀、和/或其他适当处理形成的一层或多层。在至少一 个实施例中，栅电极325包括功函数金属层，使其提供金属栅极的N-金属功函数或P-金属 功函数。P-型功函数材料包括诸如钌、钯、钼、钴、镍和导电金属氧化物、和/或其他适当材 料的合成物。N-型金属材料包括诸如铪、锆、钛、钽、铝、金属碳化物(例如，碳化铪、碳化锆、 碳化钛、碳化铝)、铝化物、和/或其他适当材料的合成物。再次参照图3G，可根据理想的晶体管结构注入ρ-型或η-型掺杂物来形成源极 /漏极区域330。在用于形成NM0SFET的一些实施例中，η+注入形成与晶体管相关联的源 极/漏极区域330。注入可包括诸如磷、砷、锑、或其他适当掺杂物的η+注入。在用于形成 PM0SFET的一些实施例中，ρ+注入形成与晶体管相关联的源极/漏极区域330。注入可包 括诸如硼(B)或其他适当掺杂物的ρ+注入。在图3Η中，可去除多孔硅部分305c (如图3G所示)，以在鳍310a和衬底305之 间形成至少一个气隙，例如气隙337。去除处理可包括湿蚀刻和/或干蚀刻处理，对多孔硅 部分305c来说，相对于多孔硅部分305c周围的其他材料具有的蚀刻选择性。在一些实施 例中，可通过使用稀释的HF溶液(H2O与HF的比率为500 1或以上)、氢氧化氨-过氧化 氢_水混合物(APM)、可理想地去除多孔硅部分305c的其他溶液、和/或它们的组合来去除 多孔硅部分305c。如图3G所示，在一些实施例中，露出多孔硅部分305c的侧壁的至少一部 分。蚀刻溶液可到达多孔硅部分305c，基本上去除多孔硅部分305c。注意，气隙337可使 源极/漏极区域330与衬底305绝缘，消除源极/漏极区域330与衬底305之间的泄露路 径。图4是示出用于形成使鳍与衬底绝缘的氧化物包含层的示例性处理的示意图。在 图4中，与图3A至图3G中相同或相似的部分由相同的参考标号来表示，只是号码增加了 100。这些部分可通过上面结合图3A至图3G所描述的处理来形成。在一些实施例中，在形 成多孔硅部分305c (如图3G所示)之后，可执行处理435，以通过使多孔硅部分305c与诸 如氧的含氧气体反应来形成氧化物包含材料439。例如，处理435可包括快速热氧化(RTO) 处理、热处理、可理想地形成氧化物包含层的其他处理、和/或它们的组合。由于多孔硅部 分305c的多孔性，含氧气体可理想地流入栅极327下方多孔硅部分305c的区域。栅极327 下方的含氧气体的量可基本等于源极/漏极区域330下方的量。栅极327下方的多孔硅部 分305c可被同时氧化。在氧化之后，氧化物包含层439和鳍430a之间的界面基本上可以 是平坦的，并且基本上不在界面处形成任何尖端。注意，氧化物包含材料439使衬底405与 源极/漏极区域330绝缘。氧化物包含材料439可消除衬底405与源极/漏极区域330之 间的泄露路径。注意，可以调整氧化多孔硅部分305c的处理435。在至少一个实施例中，可在限定 鳍410a(可被称为上面参照图3D描述的鳍310a的限定)之后执行处理435。在另一实施 例中，可在形成介电层415 (可被称为上面参照图3E描述的介电层315的形成)之后执行 处理435。在又一实施例中，可在形成栅极介电层(可被称为上面参照图3F描述的栅极电 介质320的形成)之后执行处理435。本领域的技术人员能够调整氧化处理435，以获得理 想的氧化物包含层439。上面概述了若干实施例，使得本领域的技术人员能够更好地理解本发明的各个方 面。本领域的技术人员应该理解，可以容易地使用本公开作为用于设计或修改实现与在此介绍的实施例相同目的和/或实现相同优点的其他处理和结构的基础。本领域技术人员还 应该认识到，这样的等价结构不脱离本公开的精神和范围，并且在不脱离本公开的精神和 范围的情况下，可以进行多种改变、替换、以及更改。
权利要求
一种鳍式场效应晶体管(FinFET)，包括鳍，设置在衬底上方；栅极，设置在所述鳍的沟道部分上方；源极区域，设置在所述鳍的第一端；以及漏极区域，设置在所述鳍的第二端，其中，所述源极区域和所述漏极区域通过至少一个间隙与所述衬底隔开。
2.根据权利要求1所述的FinFET，还包括介电层，使所述栅极与所述衬底绝缘。
3.根据权利要求2所述的FinFET，其中，所述鳍的底面在所述介电层的顶面上方。
4.根据权利要求1所述的FinFET，还包括在所述衬底和所述鳍之间的多孔硅区域。
5.一种鳍式场效应晶体管(FinFET)，包括 鳍，在衬底上方；栅极，在所述鳍的沟道部分上方； 源极区域，在所述鳍的第一端； 漏极区域，在所述鳍的第二端；以及至少一个氧化物包含层，使所述源极区域和所述漏极区域与所述衬底隔开，其中，所述 氧化物包含层通过使多孔硅与含氧气体反应来形成。
6.根据权利要求5所述的FinFET，还包括介电层，使所述栅极与所述衬底绝缘。
7.根据权利要求6所述的FinFET，其中，所述鳍的底面在所述介电层的顶面上方。
8.根据权利要求5所述的FinFET，其中，所述氧化物包含层和所述鳍之间的界面基本 上是平坦的。
9.一种用于形成FinFET的方法，包括 在鳍和衬底之间形成多孔硅部分； 在所述鳍的沟道部分上方形成栅极； 在所述鳍的第一端形成源极区域；以及 在所述鳍的第二端形成漏极区域。
10.根据权利要求9所述的方法，其中，形成所述多孔硅部分包括 对所述衬底进行阳极氧化，以形成多孔硅层；在所述多孔硅层上方形成鳍层；以及去除所述鳍层和所述多孔硅层的多个部分，以在所述鳍和所述衬底之间形成所述多孔 硅部分。
11.根据权利要求10所述的方法，其中，形成所述多孔硅层包括 对所述衬底的P-型硅层进行阳极氧化，以形成所述多孔硅层。
12.根据权利要求11所述的方法，其中，去除所述鳍层的多个部分露出了所述鳍的侧 壁的至少一部分；形成P-型掺杂硅层包括将P-型掺杂物注入所述衬底。
13.根据权利要求10所述的方法，还包括去除所述多孔硅部分，以形成使所述鳍与所 述衬底绝缘的至少一个气隙。
14.根据权利要求9所述的方法，还包括用含氧气体氧化所述多孔硅部分，以形成使 所述鳍与所述衬底绝缘的氧化物层。
15.根据权利要求9所述的方法，其中，形成所述多孔硅部分包括 使所述衬底暴露至光源，同时对所述衬底进行阳极氧化以形成多孔硅层； 在所述多孔硅层上方形成鳍层；以及去除所述鳍层和所述多孔硅层的多个部分，以在所述鳍和所述衬底之间形成多孔硅部
全文摘要
本发明提供了一种鳍式FET及其制造方法。鳍式场效应晶体管包括设置在衬底上方的鳍。栅极设置在鳍的沟道部分上方。源极区域设置在鳍的第一端。漏极区域设置在鳍的第二端。源极区域和漏极区域通过至少一个气隙与衬底隔开。
文档编号H01L29/06GK101924133SQ201010148509
公开日2010年12月22日 申请日期2010年4月14日 优先权日2009年4月14日
发明者余振华, 叶震南, 许育荣 申请人:台湾积体电路制造股份有限公司