成膜方法以及等离子体成膜装置的制作方法

专利名称：成膜方法以及等离子体成膜装置的制作方法
技术领域：
本发明涉及一种成膜方法以及等离子体成膜装置，尤其涉及在半导体晶片等被处 理体的表面形成阻挡层等薄膜的成膜方法以及等离子体成膜装置。
背景技术：
通常，为了制造半导体器件，对半导体晶片反复进行成膜处理、蚀刻处理、退火处 理、氧化扩散处理等各种处理来制造所希望的器件。另外，作为半导体器件的制造工序的中 途的布线材料、埋入材料，以往主要利用铝(A1)合金，但最近由于线宽和孔径日益被细微 化，且期望动作速度的高速化，所以也有利用钨(W)、铜(Cu)等的趋势。此外，将上述Al、W、Cu等金属材料作为布线材料、用于触点的孔的埋入材料使用 时，防止在例如氧化硅膜(Si02)等绝缘材料和上述金属材料之间产生硅的扩散，或者因提 高膜的附着性的目的，或者因提高在孔的底部接触的下层的电极和布线层等导电层之间的 附着性等的目的，进行使阻挡层介于上述绝缘层和下层的导电层之间的边界部分。此外，作 为上述阻挡层，Ta膜、TaN膜、Ti膜、TiN膜等已被公知(专利文献1 5)。对于这一点，参 照图13进行说明。图13是表示半导体晶片的表面的凹部的埋入时的成膜方法的工序图。如图13(A) 所示，在作为被处理体例如由硅基板等构成的半导体晶片W的表面形成成为例如布线层等 的导电层2，以覆盖该导电层2的方式在半导体晶片W的整个表面以规定的厚度形成例如由 Si02膜等构成的绝缘层4。上述导电层2例如由掺入了杂质的硅层构成，具体来说，还存在 与晶体管或电容等电极对应的情况，尤其针对晶体管的触点的情况下由NiSi (镍硅)等形 成。此外，在上述绝缘层4形成有用于对上述导电层2实现电接触的透孔或通孔等的 触点用的凹部6。此外，还存在作为上述凹部6形成细长的沟槽(槽)的情况。变为在该凹 部6的底部上述导电层2的表面露出的状态。此外，为了在包含该凹部6内的底面和侧面 的半导体晶片W的整个表面、即绝缘层4的表面和导电层2的表面形成具有如上所述的功 能的阻挡层，如图13(B)所示，在还包含凹部6内的整个表面(内面)地在晶片的整个表面 上形成例如Ti膜8，进而在该Ti膜8上如图13 (C)所示形成TiN膜10，形成由上述Ti膜 8和TiN膜10的双层构造构成的阻挡层12。此外，然后为了使上述TiN膜10变得稳定，通 过在NH3气体环境中对其加热，来实施氮化处理。另外，还存在不形成TiN膜10而仅由Ti膜8构成阻挡层12的情况。上述Ti膜 8是例如通过溅射成膜处理或利用TiC14的等离子体CVD (Chemical Vapor Deposition 化 学气相沉积)法形成，上述TiN膜10例如通过利用TiCl4气体等的热CVD法或使原料气体 和氮化气体交替流动的SFD(Sequential Flow D印osition 连续流体沉积)法形成。这样 一来如果形成阻挡层12则对凹部6内用钨等导电材料埋入，然后，通过蚀刻等削去多余的 导电材料。专利文献
专利文献1 日本特开平11-186197号公报专利文献2 日本特开2004-232080号公报专利文献3 日本特开2003-142425号公报专利文献4 日本特开2006-148074号公报专利文献5 日本特表平10-501100号公报但是，上述这样的阻挡层12的形成方法，在线宽和孔径没有那么严格设计基准宽 松的以往的情况下，不会产生那样的问题。但是，若细微化趋势进一步发展线宽和孔径变得 更小设计基准变得严格，则会产生如下问题。即，如上所述为了使Ti膜成膜，利用等离子体 CVD法进行成膜处理，但此时，相对于原料气体例如打(14气体，大量供给还原气体例如吐气 体，但若线宽和孔径变得更小，另外纵宽比还增加，则上述原料气体难以充分侵入到凹部6 内，阶梯覆盖(st印coverage)降低。其结果，存在堆积到凹部6的底部和凹部内的侧壁的 Ti膜的膜厚变得不充分，尤其是如果堆积到底部的Ti膜的膜厚不充分，则接触电阻会增加 的问题。例如，在图13(B)中，堆积到晶片W的表面的Ti膜8的膜厚HI变得足够厚，相对 于此，堆积到凹部6内的底面的Ti膜8的膜厚H2变得非常薄，阶梯覆盖下降。尤其，由于 更细微化的要求，若上述这样的凹部的孔径在60nm以下，则上述这样的问题变得显著，存 在阶梯覆盖大幅下降这样的问题。另外，这种问题不仅Ti膜的成膜时，在TiN膜的成膜时 也同样发生。

发明内容
本发明着眼于以上这样的问题点，是为了有效解决其而发明的。本发明的目的在 于，即使在被处理体的表面所形成的凹部的内径、宽度小，或者凹部的纵宽比变大，也能提 高薄膜的成膜时的阶梯覆盖的成膜方法以及等离子体成膜装置。本发明人等对由等离子体CVD法成膜Ti膜、TiN膜等进行努力研究的结果，得到 以下想法，即以成膜时的反应为原料气体的反应决速(rate determining)的状态的方式设 定各气体的流量从而改善阶梯覆盖，由此得到本发明。技术方案1的本发明是一种成膜方法，向可被抽真空的处理容器内收容具有凹部 的绝缘层被形成在表面的被处理体，并且向上述处理容器内供给包含钛的原料气体和还原 气体，利用等离子体CVD法使上述气体反应而在上述被处理体上形成包含钛的薄膜，其特 征在于，以上述反应成为上述原料气体的反应决速的反应状态的方式设定上述原料气体和 上述还原气体各自的流量。这样，在向可被抽真空的处理容器内收容具有凹部的绝缘层被形成在表面的被处 理体，并且向处理容器内供给包含钛的原料气体和还原气体，利用等离子体CVD法使气体 反应而在被处理体上形成包含钛的薄膜的成膜方法中，以上述反应成为上述原料气体的反 应决速的反应状态的方式设定上述原料气体和上述还原气体各自的流量，所以，即使形成 在被处理体表面的凹部的内径和宽度变小、或者凹部的纵宽比变大，也能够提高薄膜成膜 时的阶梯覆盖。技术方案2的发明根据技术方案1所述的发明，其特征在于，上述原料气体为包含 氯的气体，上述还原气体为包含氢的气体。
技术方案3的发明.根据技术方案2所述的发明，其特征在于，以使上述处理容器 内的环境气体的氯原子数和氢原子数之比即C1/H比在0. 5 1. 5的范围内的方式设定上 述原料气体和上述还原气体各自的流量。技术方案4的发明是根据技术方案2所述的发明，其特征在于，以使上述处理容器 内的环境气体的氯原子数和氢原子数之比即C1/H比在0. 7 1. 3的范围内的方式设定上 述原料气体和上述还原气体各自的流量。技术方案5的发明根据技术方案1 4中任一项所述的发明，其特征在于，向上述 处理容器内供给有氮化气体。技术方案6的发明根据技术方案5所述的发明，其特征在于，上述氮化气体为氮气。技术方案7的发明根据技术方案1 6中任一项所述的发明，其特征在于，上述凹 部的内径或者宽度在60nm以下。技术方案8的发明根据技术方案1 7中任一项所述的发明，其特征在于，上述原 料气体为TiCl4气体，上述还原气体为H2气体。技术方案9的发明是一种等离子体成膜装置，在具有凹部的绝缘层被形成在表面 的被处理体上形成包含钛的薄膜，其特征在于，包括处理容器，其可被抽真空；载置台，其 在上述处理容器内载置上述被处理体并且作为下部电极发挥作用；加热机构，其对上述被 处理体进行加热；气体导入机构，其向上述处理容器内导入必要的包含原料气体的各种气 体并且作为上部电极发挥作用；气体供给机构，其向上述气体导入机构供给上述各种气体； 等离子体形成机构，其在上述载置台和上述气体导入机构之间形成等离子体；控制部，其进 行控制来实施权利要求1 8中任一项所述的成膜方法。技术方案10的发明是一种存储介质，其特征在于，存储计算机可读取的程序，该 程序在利用等离子体成膜装置在被处理体的表面形成包含钛的薄膜时，控制上述等离子体 成膜装置来实施技术方案1 7中任一项所述的成膜方法，上述等离子体成膜装置包括处 理容器，其可被抽真空；载置台，其在上述处理容器内载置具有凹部的绝缘层被形成在表面 的被处理体并且作为下部电极发挥作用；加热机构，其对上述被处理体进行加热；气体导 入机构，其向上述处理容器内导入必要的包含原料气体的各种气体并且作为上部电极发挥 作用；气体供给机构，其向上述气体导入机构供给上述各种气体；等离子体形成机构，其在 上述载置台和上述气体导入机构之间形成等离子体；控制部，控制整个装置。根据本发明的成膜方法以及等离子体成膜装置，能够发挥下述这样出色的作用效果。由于在向可被抽真空的处理容器内收容具有凹部的绝缘层被形成在表面的被处 理体，并且向上述处理容器内供给包含钛的原料气体和还原气体，利用等离子体CVD法使 气体反应而在被处理体上形成包含钛的薄膜的成膜方法中，以反应成为原料气体的反应决 速的反应状态的方式设定原料气体和还原气体各自的流量，所以，即使形成在被处理体表 面的凹部的内径和宽度变小、或者凹部的纵宽比变大，也能够提高薄膜成膜时的阶梯覆盖。


图1是表示实施本发明方法的等离子体成膜装置的一例的概略构成图。
图2是表示在半导体晶片上实施成膜处理时的被处理体的上表面状态的一例的 图。图3是用于说明本发明方法中的原料气体和还原气体的各流量的最佳范围的曲 线图。图4是表示H2流量非常多的以往的成膜方法中的H2流量和成膜速率的关系的曲 线图。图5是表示将H2流量变得非常少时的H2流量和成膜速率的关系的曲线图。图6是将图5中的一部分放大显示的曲线图。图7是表示将H2流量进行了各种变更时的TiCl4流量和成膜速率的关系的曲线 图。图8是表示对H2流量进行了各种变更时的氯和氢的原子数比(C1/H比)和成膜 速率的关系的曲线图。图9是表示凹部内的各位置的膜厚的测定值的曲线图。图10是示意地表示凹部内的膜厚的测定部位的图。图11是用SEM(电子显微镜)拍摄了凹部内的成膜状态的代替附图用照片。图12是示意地表示图11中的特定部分的放大照片。图13是表示半导体晶片表面的凹部的埋入时的成膜方法的工序图。附图标记说明2导电层；4绝缘层；6凹部；8Ti膜；lOTiN膜；12阻挡层；20等离子体成膜装置； 22处理容器；28真空排气系统；32真空泵；36载置台；38加热机构；40喷头(气体导入机 构)；56TiCl4气源；58H2气源；70高频电源；74等离子体形成机构；82控制部；84存储介 质；W半导体晶片(被处理体)。
具体实施例方式以下，基于附图对本发明的成膜方法以及等离子体成膜装置的优选的一实施例进 行详述。图1是表示实施本发明方法的等离子体成膜装置的一例的概略构成图。如图所示， 本发明的等离子体成膜装置20具有例如由铝、铝合金、不锈钢等成形为圆筒体状的处理容 器22，该处理容器22接地。在该处理容器22的底部24设有用于排出容器内的环境空气的排气口 26，该排气 口 26连接着真空排气系统28。该真空排气系统28具有与上述排气口 26连接的排气通路 29，在该排气通路29中为了从其上游侧向下游侧进行压力调整而依次设有可调整阀开度 的压力调整阀30以及真空泵32。由此，能够对处理容器22内从底部周边部起均勻地抽真空。在该处理容器22内，经由导电材料构成的支柱34设有圆板状的载置台36，其上能 够载置作为被处理体的例如硅基板等半导体晶片W。具体来说，该载置台36由A1N等陶瓷 构成，其表面由导电材料包复，并兼用作等离子体用电极的一个即下部电极，并且该下部电 极接地。在该载置台36上载置有例如直径为300mm的半导体晶片W。此外，还存在作为上 述下部电极在载置台36内埋入网状的导电部件的情况。在该载置台36内埋入有例如由电阻加热器等构成的加热机构38，加热半导体晶片W，并且能够将其维持在所希望的温度。另外，在该载置台36上设置有按压半导体晶片W 的周边部而将其固定在载置台36上的未图示的夹紧环、和在搬入搬出半导体晶片W时顶住 半导体晶片W使之升降的未图示的升降销。上述处理容器22的顶部设有兼作等离子体用电极的另一个即上部电极的作为气 体导入机构的喷头40，该喷头40与顶板42成为一体。另外，该顶板42的周边部，相对于容 器侧壁的上端部，经绝缘材料44气密地被安装。该喷头40通过例如铝或铝合金等导电材 料形成。该喷头40以覆盖形成为圆形的上述载置台36的上表面的大致整个面的方式与载 置台36对置地设置，并在喷头40与载置台36之间形成处理空间S。该喷头40将各种气体 淋浴状地导入到处理空间S，在喷头40的下表面的喷射面形成用于喷射气体的多个喷射孔 46。另外，在该喷头40的上部设有向头内导入气体的气体导入口 48，并且安装有向该 气体导入口 48供给各种气体的气体供给机构50。该气体供给机构50具有与上述气体导入 口 48连接的供给通路52。在该供给通路52上连接有多个分支管54，各分支管54分别连接有贮存作为包含 成膜用的钛的原料气体的例如TiCl4气体的TiCl4气源56、贮存作为还原气体的例如H2气 体的H2气源58、贮存作为等离子体气体的或者稀释气体的Ar气体的Ar气源60、贮存作为 氮化气体的例如氨的NH3气源62以及贮存作为净化气体等的例如N2气体的N2气源64。此 外，还存在将N2气体用作氮化气体的情况。此外，各气体的流量由设置于各自的分支管54 上的例如质量流量控制器(mass flowcontroller)这样的流量控制器66控制。另外，在各 分支管54的流量控制器66的上游侧和下游侧根据需要设有进行上述各气体的供给和供给 停止的开闭阀68。另外，在此，示出将各种气体在一个供给通路52内以混合状态供给的情况，但不 限定于此，也可以将一部分气体或者全部气体供给到分别不同的供给通路内，在喷头40内 使之混合。另外，根据所供给的气体种类，也可以利用不在供给通路52内或喷头40内混合， 而在处理空间S内混合各气体(所谓的后混合(Post-Mix))的气体输送方式。另外，在处理容器22内的上述喷头40的外周和处理容器22的内壁之间，设有例 如由石英等构成的环状的绝缘部件69，并且其下表面被设定成与喷头40的喷射面同样水 平级别，等离子体不会不均勻。另外，在上述喷头40的上表面侧设有头加热器72，能够将喷 头40调整到所希望的温度。另外，在该处理容器22中具有在上述载置台36和喷头40之间的处理空间S内形 成等离子体的等离子体形成机构74。具体来说，该等离子体形成机构74具有与上述喷头 40的上部连接的导线76，该导线76上中途连接有经由匹配电路78连接着例如450kHz的 作为等离子体发生用电源的高频电源70。在此，利用高频电源70，可改变输出电力以便能够输出任意大小的电力。另外，在 处理容器22的侧壁，形成使晶片W通过的开口 79，在该开口 79设有在搬入搬出半导体晶片 W时可气密地进行开闭的闸阀80。此外，为了控制该等离子体成膜装置20的整体的动作，具有由例如计算机等构成 的控制部82，进行例如用于工艺压力、工艺温度、各气体供给量的控制的指示、包含高频电力的通断的供给电力的指示等。此外，上述控制部82具有存储上述控制所需的计算机程序 的存储介质84。该存储介质84例如由软盘、⑶(Compact Disc)、硬盘、闪存或者DVD等构 成。[成膜方法的说明]然后，还参照图1至图3说明利用以上这样构成的等离子体成膜装置进行的本发 明的成膜方法。图2是表示在半导体晶片上实施成膜处理时的被处理体的上表面的状态的 一例的图，图3是用于说明本发明方法中的原料气体和还原气体各自的流量的最佳范围的 曲线图。在此，以作成用等离子体处理方法形成的包含钛的膜来形成Ti(钛)膜的情况为 例进行说明，但在此说明的工艺条件如后所述，也大致同样地适用于对用等离子体处理方 法形成的TiN膜(氮化钛膜)进行成膜的情况。首先，在处理容器22的载置台36上例如载置直径为300mm的半导体晶片W。该半 导体晶片W的上表面的成膜状况，例如图2(A)所示，在晶片W的表面形成有凹部6。该半导 体晶片W的构造与以图13(A)说明的构造相同。S卩，在半导体晶片W的表面例如形成有成为布线层等的导电层2，以覆盖该导电层 2的方式在半导体晶片W的整个表面以规定厚度形成例如由SiO2膜等构成的绝缘层4。上 述导电层2例如由掺杂了杂质的硅层构成，具体来说，还存在与晶体管、电容器等的电极等 相对应的情况，尤其在是针对晶体管的触点的情况下由NiSi (镍硅)等形成。然后，在上述绝缘层4上形成有用于针对上述导电层2实现电接触的透孔或通孔 等的用于触点的凹部6。该凹部6的内径(凹部6为槽时为宽度)例如为60nm以下，该纵 宽比(凹部的深度和孔径之比)为10 20左右。此外，还存在作为上述凹部6形成细长 的沟槽(槽)的情况。在该凹部6的底部为上述导电层2的表面露出的状态。此外，在包 含了该凹部6内的底面和侧面的半导体晶片W的整个表面、即绝缘层4和导电层2的表面 形成具有如上所述功能的阻挡层。首先，从气体供给机构50使包含钛的原料气体即TiCl4气体和还原气体的H2气 体、等离子体用气体(稀释气体)的Ar气体分别以规定的流量流到作为气体导入机构的喷 头40，并且将这些各种气体从喷头40导入到处理容器22内，且由真空排气系统28的真空 泵32将处理容器22内抽真空，并维持在规定的压力。与此同时，利用等离子体形成机构74的高频电源70，向作为上部电极的喷头40施 加450kHz的高频，向喷头40和作为下部电极的载置台36之间施加高频电场以投入电力。 由此，Ar气体被等离子体化，使TiCl4气体和H2气体进行反应，在半导体晶片W的表面如图 2 (B)所示对作为薄膜的Ti膜8利用等离子体CVD法进行成膜。半导体晶片W的温度，利用埋入载置台36的由电阻加热器构成的加热机构38加 热维持到规定的温度。由此，不仅半导体晶片W的上表面，在凹部6内的底面和侧面也会堆 积Ti膜8。此时，在本发明方法中，以使得成膜时的反应为原料气体的反应决速的反应状态 的方式设定上述原料气体和还原气体各自的流量。由此，不仅在半导体晶片W的上表面，在凹部6内的底面和侧面也会堆积Ti膜8。 即，如后所述当以往的成膜方法时，供给与作为原料气体的TiCl4气体的流量例如12SCCm 相比多很多的流量例如为4000sCCm的还原气体即H2气体，以变成原料气体的供给决速的 反应状态来进行成膜处理。这样，大量供给还原气体的理由在于担心堆积的膜中有引起膜特性的劣化的Cl原子数残留。这样，在按原料气体的供给决速的反应状态进行成膜处理时，若TiCl4气体到达晶 片W的上表面则直接与大量存在的H2气体反应，在晶片W的上表面侧容易堆积薄膜，在晶片 W的上表面TiCl4气体会被消耗使TiCl4气体难以侵入凹部内。其结果，能够认为在凹部内 的底面和侧壁上难以堆积薄膜，阶梯覆盖下降。对此，如本发明这样，与以往的成膜方法相比大幅减少作为还原气体的H2气体的 流量而如上所述按原料气体的反应决速的反应状态进行成膜处理，由此消除了因H2气体的 存在变少所以仅晶片W的上表面部分TiCl4气体就被耗尽了的现象，其结果，TiCl4气体容 易侵入到凹部6内的内部。其结果，在凹部6内的底面和侧壁上也充分地堆积薄膜，能够使 阶梯覆盖提高。本发明方法中针对原料气体和还原气体的流量的工艺条件，如图3所示在表示横 轴为TiCl4气体的流量和纵轴为H2气体的流量的关系的曲线图中，是直线Ll下方的斜线所 示的区域。此外，直线Ll如后所述，是连接图3中的点Al和点A2的直线，设坐标为(TiCl4 气体流量sccm，H2气体流量sccm)时，Al为(12，50)，A2为(20，100)。该直线Ll下方的区 域如后所述，是成为原料气体的反应决速的反应状态的区域。优选所供给的TiCl4气体和H2 气体的Cl原子数和H原子数的原子数比即Cl/Η比为“ 1. 5”的直线L2与Cl/Η比为“0. 5” 的直线L3包围的区域，更优选Cl/Η比为“1. 3”的直线L4和Cl/Η比为“0. 7”的直线L5包 围的区域。对于这一点后述。另外，工艺温度和工艺压力，都与以往的成膜方法大致相同，工艺温度例如在 400 700°C的范围内，工艺压力例如在133 1333Pa的范围内。[达到工艺条件的最佳比的过程的说明]然后，对求出达到图3所示的曲线图这样的工艺条件的最佳的范围的过程进行说 明。图4是表示H2流量非常多的以往的成膜方法的H2流量和成膜速率的关系的曲线图，图 5是表示将流量变得非常少时的H2流量和成膜速率的关系的曲线图，图6是将图5中的一 部分放大表示的曲线图，是放大显示成膜速率为峰值的附近的曲线图。图7是表示对H2流 量进行了各种变更时的TiCl4流量和成膜速率的关系的曲线图，图8是表示对H2流量进行 了各种变更时的氯和氢的原子数比(Cl/Η比)和成膜速率的关系的曲线图。对于此后说明 的Ti膜的成膜处理，利用图1说明的等离子体成膜装置。首先，验证在使用以往的成膜方法最初对Ti膜进行成膜时H2流量和成膜速率的 关系。对于此时的工艺条件，意图使现有的成膜方法中膜中的Cl浓度降低，相对于11(14气 体的流量大量供给H2气体的流量，这里TiCl4气体为12sCCm，对此使H2气体的流量在500 4000sCCm的范围变化。另外，将作为等离子体用气体的Ar气体的流量设定为1600sccm。而且工艺压力设定为667Pa、工艺温度设定为550°C、高频电力设定为800W(瓦)， 另外成膜时间为30sec。在此的膜厚的测定不是测定晶片W的凹部内的底面，而是测定堆积 到晶片的上表面的薄膜的厚度。这点在以后的曲线图中表示的成膜速率中也同样。如图4所示，可认为成膜速率与H2流量的增加成比例地大致直线状增加。这样与 TiCl4气体的流量相比在大幅供给H2气体的条件下，Ti膜的成膜反应为TiCl4气体的供给 决速反应，因此在晶片的上表面附近引起成膜反应，于是TiCl4气体会被消耗。由此，侵入 到孔等凹部内的TiCl4气体变得非常少，其结果，堆积到凹部内的底面、侧壁上的Ti膜相对于晶片表面的膜厚变得非常薄，阶梯覆盖恶化。因此，与以往的成膜方法相比较，研究将H2气体流量变得非常少的区域内的成膜 速率。在此，工艺温度、工艺压力、成膜时间、高频电力与图4所示的情况分别相同。另外使 TiCl4气体的流量为12sccm和20sccm两种，使吐气体流量在30 500sccm(Ar = 2000sccm) 的范围内变化。此时的结果在图5以及图6示出。如图5以及图6所示，对于成膜速率，能 够确认在H2气体流量极少的流量区域、例如50 lOOsccm左右的流量区域中产生峰值。该 峰值在TiCl4流量为12sccm时是H2流量为50sccm时的点Al，TiCl4流量为20sccm时是H2 流量为IOOsccm时的点A2。S卩，可认为从H2流量少的状态增加到峰值位置时，成膜速率随着H2流量的增加急 剧增加，超过峰值位置之后，即使H2流量增加成膜速率也为大致一定或变为一点点地减少 的倾向。该理由是因为在图5以及图6中以峰值位置为界在峰值位置右侧的H2流量多的 区域，为TiCl4气体的供给决速的反应区域。在峰值位置左侧的H2流量少的区域中为TiCl4 气体的反应决速的区域。在此图6中的点Al与图3中的点Al相对应，图6中的点A2与图 3中的点A2相对应。然后，关于成膜速率，对TiCl4气体流量的依赖性进行研究。在此对H2气体流量进 行各种变更的同时的H2气体流量与TiCl4气体流量和成膜速率的关系进行研究。对于工 艺条件，工艺温度、工艺压力、成膜时间、高频电力分别与图4所示的情况相同。另外，设H2 气体流量为30sccm、40sccm、50sccm(Ar在任何情况下都为2000sccm)和作为以往方法的标 准的4000sccm(Ar = 1600sccm)四种，使TiCl4气体流量在4 20sccm的范围内变化。此 时的结果在图7以及图8中示出。图8是对于图7所示的结果，以TiCl4和H2的各气体流 量中的原子数比(ClAUk)为横轴，改写而成的图。在此例如“Cl/Η比=1”是指若换算为 TiCl4和H2的流量比，则为"TiCl4流量/H2流量=1/2的关系”。如图7以及图8所示，表示以往的成膜方法的“标准(H2 :4000sccm) ”的情况下，随 着增加TiCl4气体的流量，成膜速率仅直线地增加。这是由于在上述气体供给量的整个区 域上处于TiCl4气体的供给决速的反应状态。相对于此，在H2气体流量为30 50sCCm的情况下，成膜速率随着TiCl4气体的流 量增加而逐渐增加，当气体流量为12 20sCCm左右的时候，成为峰值然后逐渐降低。此外， 在H2气体流量为40sCCm以及50sCCm的情况下，虽然在曲线图中没有表示，但可以认为与 H2气体流量为30sCCm时的曲线图的趋势同样地成膜速率在经过了峰值后下降。此时，在图 7所示的情况下，峰值位置依赖于H2气体流量并一点一点地向左右方向(TiCl4气体的流量 方向)移动，但如图8所示，在以横轴为Cl/Η比的曲线图中，不仅H2气体流量，Cl/Η比为大 致“1”的位置为峰值，由此随着其向右方的区域前进而逐渐减少。在此“Cl”表示成膜时的TiCl4气体流量中所含的全部Cl原子数，“H”表示成膜时 的H2气体流量中所含的全部H原子数。此外，Cl/Η比=1如上所述为TiCl4和H2的流量比 "TiCl4 流量 /H2 流量” =“1/2”。这样，在图7中，是仅在H2气体流量少的情况(30 50sCCm)下，相对于11(14流 量产生成膜速率的峰值的结果，在以往的H2气体流量多的成膜方法中在晶片上表面附近会 消耗TiCl4气体导致侵入到接触孔等凹部内的TiCl4气体的量减少。相反，即使是H2气体 流量少的情况在打(14气体流量少的区域，虽然在晶片上表面附近TiCl4气体同样也会被消耗，但在成膜速率具有峰值附近的区域，在晶片W的上表面附近没有耗尽TiCl4气体而能够 存在剩余的打(14气体，因此，该剩余的TiCl4气体侵入到凹部内产生成膜，能够期待阶梯覆
盖的改善。另外，在成膜时的等离子体中因TiCl4气体(原料气体)的Cl原子和因吐气体的 H原子成为HCl (气体)并被排出，但在图8中，成膜速率以Cl/Η比=大致1的部分为峰值， 表示为了还原一个Cl原子必须有一个H原子，在具有成膜时产生的Cl原子没有过剩不足 而恰好能够使Cl原子除去的H原子的量的情况下成膜反应成为反应决速区域，可以说阶梯 覆盖也变好。因此，如上所述可知，也可以以TiCl4气体(原料气体)的反应决速的反应状态的 方式设定原料气体和还原气体各种的流量，尤其为了成为“Cl/Η比=1”的附近改善阶梯覆 盖而优选。此时，处理容器内的环境气体中的Cl/Η比优选地在0. 5 1. 5的范围内，更优 选地在0. 7 1. 3的范围内，若脱离上述范围，则从图8可知成膜速率降低所以不优选。因此，首先参照图3进行说明，原料气体和还原气体的工艺条件是在图3中直线Ll 下方的区域、即原料气体的反应决速的反应状态的区域，优选由所供给的TiCl4气体和吐气 体的Cl原子数和H原子数的原子数比即Cl/Η比为“1. 5”的直线L2与Cl/Η比为“0. 5”的 直线L3包围的区域，更优选由Cl/Η比为“1. 3”的直线L4和Cl/Η比为“0. 7”的直线L5包 围的区域。在此，图7以及图8中的点Pl与图3中的点Pl相对应，图7以及图8中的点P2 与图3中的点P2相对应。这样，如本发明，与以往的成膜方法相比大幅减少作为还原气体的H2气体的流量， 如上所述以原料气体的反应决速的反应状态进行成膜处理，由此不会有因H2气体的存在变 少所以仅晶片W的上表面部分就消尽TiCl4气体的现象，其结果，TiCl4气体容易侵入到凹 部6内的内部。其结果，在凹部6内的底面和侧壁上也充分地堆积薄膜，能够使阶梯覆盖提
尚ο[实际的成膜处理的评价]然后，由于对由硅基板构成的半导体晶片W利用以往的成膜方法和本发明的成膜 方法实际地进行了 Ti膜的成膜处理，所以对其评价结果进行说明。成膜时的工艺条件，在以往的成膜方法时，工艺温度为550°C、工艺压力为667Pa、 对于各气体流量为TiCl4/Ar/H2 = 12/1600/4000sccmo接通的高频电力为800W，成膜时间 为 30seco另外，在本发明方法的情况下，作为代表针对图3、图7以及图8中的点P2 进行。即，工艺温度为550 °C、工艺压力为667Pa、对于各气体流量为TiCl4/Ar/H2 = 20/2000/40sCCm。接通的高频电力为800W，成膜时间为30sec。即，相对于以往的成膜方法， 仅TiCl4气体和H2气体的流量不同。另外，形成在硅基板上的孔状的凹部的直径为60nm、 纵宽比为10。图9是表示凹部内的各位置的膜厚的测定值的曲线图，图10是示意地表示凹部内 的膜厚的测定部位的图，图11是用SEM(电子显微镜)拍摄凹部内的成膜的状态的代替附 图用照片，图12是表示图11中的特定部分的放大照片。如图9以及图10所示，图9中的 “顶部”表示晶片W的上表面上的膜厚，所谓底部表示凹部6内的底面上的膜厚。另外，侧面 (顶部)、侧面(中间)以及侧面(底部)分别表示凹部内的侧壁的上段、中段以及下段的膜厚。如图9所示，以往的成膜方法中按顶部、底部、侧面(顶板)、侧面(中间)、侧面 (底部)的顺序，分别为12. 4nm、8. 5nm、3. 9nm、l. 8nm、0. 8nm。相对于此，本发明方法中按上 述顺序分别为 10. InmUl. 7nm、3. 9nm、4. 0nm、3. 7nm。因此，阶梯覆盖[(各位置的膜厚/顶部的膜厚)X 100]在以往的成膜方法中，按 底部、侧面(顶部)、侧面(中间)、侧面(底部)的顺序，分别为68.7%、31.8%、14.4%、 6. 6%。相对于此，本发明方法中，按上述顺序分别为116. 1 %、39. 2 %、39. 6 %、36. 9 %。根 据其结果，可知凹部内的底面中的阶梯覆盖在以往的成膜方法中为68. 7%，但在本发明方 法中为116. 1%，可知能够大幅改善。另外，关于凹部内的侧壁，在以往的成膜方法的情况下，在侧面(顶部)和侧 面(底部)之间具有25.2nm( = 31.8-6.6)的膜厚之差，但在本发明方法的情况下，为 2. 3nm( = 39.2-36.9)的膜厚之差，与以往的成膜方法相比在侧壁上不仅能够使膜厚均勻 地成膜，还能够使膜厚足够厚地成膜，从这点可知改善了阶梯覆盖。此外，在上述实施方式中，作为等离子体用气体利用Ar气体，但不限于此，也可以 利用He、Ne等其他稀有气体。另外，在此作为原料气体利用TiCl4气体，但不限于此，也可以 用 TDMAT (Ti [N(CH3)J4 四(二甲氨基)钛)气体或 TDEAT (Ti [N(C2H5)2]4 四(二乙氨基) 钛)气体等。另外，在上述实施例中以作为利用等离子体CVD法成膜的包含Ti的薄膜形成Ti 膜的情况为例进行说明，但不限于此，还能够将本发明应用于对TiN膜成膜的情况。此时， 用本发明方法说明的Ti膜的成膜时作为氮化气体追加例如氮气(N2)使之流动由此能够形 成上述Ti膜。另外作为该氮化气体不限于N2气体，也可以利用NH3气体、胼(H2N-NH2)气 体、甲基胼(CH3-NH-NH2)气体等。另外，在此作为被处理体以半导体晶片为例进行了说明，但该半导体晶片也包括 硅基板和GaAs、SiC、GaN等化合物半导体基板，而且不限于这些基板，还能够将本发明应用 于液晶显示装置所使用的玻璃基板或陶瓷基板等。
权利要求
一种成膜方法，向可被抽真空的处理容器内收容具有凹部的绝缘层被形成在表面的被处理体，并且向上述处理容器内供给包含钛的原料气体和还原气体，利用等离子体CVD法使上述气体反应而在上述被处理体上形成包含钛的薄膜，其特征在于，以上述反应成为上述原料气体的反应决速的反应状态的方式设定上述原料气体和上述还原气体各自的流量。
2.根据权利要求1所述的成膜方法，其特征在于，上述原料气体为包含氯的气体，上述 还原气体为包含氢的气体。
3.根据权利要求2所述的成膜方法，其特征在于，以使上述处理容器内的环境气体的 氯原子数和氢原子数之比即Cl/Η比在0. 5 1. 5的范围内的方式设定上述原料气体和上 述还原气体各自的流量。
4.根据权利要求2所述的成膜方法，其特征在于，以使上述处理容器内的环境气体的 氯原子数和氢原子数之比即Cl/Η比在0. 7 1. 3的范围内的方式设定上述原料气体和上 述还原气体各自的流量。
5.根据权利要求1 4中任一项所述的成膜方法，其特征在于，向上述处理容器内供给 有氮化气体。
6.根据权利要求5所述的成膜方法，其特征在于，上述氮化气体为氮气。
7.根据权利要求1 6中任一项所述的成膜方法，其特征在于，上述凹部的内径或者宽 度在60nm以下。
8.根据权利要求1 7中任一项所述的成膜方法，其特征在于，上述原料气体为TiCl4 气体，上述还原气体为H2气体。
9.一种等离子体成膜装置，在具有凹部的绝缘层被形成在表面的被处理体上形成包含 钛的薄膜，其特征在于，包括处理容器，其可被抽真空；载置台，其在上述处理容器内载置上述被处理体并且作为下部电极发挥作用；加热机构，其对上述被处理体进行加热；气体导入机构，其向上述处理容器内导入必要的包含原料气体的各种气体并且作为上 部电极发挥作用；气体供给机构，其向上述气体导入机构供给上述各种气体；等离子体形成机构，其在上述载置台和上述气体导入机构之间形成等离子体；控制部，其进行控制来实施权利要求1 8中任一项所述的成膜方法。
10.一种存储介质，其特征在于，存储计算机可读取的程序，该程序在利用等离子体成 膜装置在被处理体的表面形成包含钛的薄膜时，控制上述等离子体成膜装置来实施权利要 求1 8中任一项所述的成膜方法，上述等离子体成膜装置包括处理容器，其可被抽真空；载置台，其在上述处理容器内载置具有凹部的绝缘层被形成在表面的被处理体并且作 为下部电极发挥作用；加热机构，其对上述被处理体进行加热；气体导入机构，其向上述处理容器内导入必要的包含原料气体的各种气体并且作为上部电极发挥作用；气体供给机构，其向上述气体导入机构供给上述各种气体； 等离子体形成机构，其在上述载置台和上述气体导入机构之间形成等离子体； 控制部，控制整个装置。
全文摘要
本发明提供成膜方法以及等离子体成膜装置。利用该成膜方法，即使形成在被处理体的表面的凹部的内径、宽度小，也能够提高薄膜成膜时的阶梯覆盖。在向可被抽真空的处理容器(22)内收容具有凹部(6)的绝缘层(4)被形成在表面的被处理体(W)，并且向处理容器内供给包含钛的原料气体和还原气体，利用等离子体CVD法使气体反应而在被处理体上形成包含钛的薄膜的成膜方法中，以使反应为原料气体的反应决速的反应状态的方式设定原料气体和还原气体各自的流量。由此，即使形成在被处理体表面的凹部的内径和宽度变小、或者凹部的纵宽比变大，也能够提高薄膜成膜时的阶梯覆盖。
文档编号H01L21/3205GK101880869SQ20101017452
公开日2010年11月10日 申请日期2010年5月10日 优先权日2009年5月8日
发明者小堆正人, 山崎英亮, 布重裕 申请人:东京毅力科创株式会社