薄膜晶体管阵列面板的制作方法

专利名称：薄膜晶体管阵列面板的制作方法
技术领域：
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术：
液晶显示器(IXD)是使用最为广泛的平板显示器之一。IXD包括设置有场致电极 (field-generating electrode)的两个面板和夹置在两个面板之间的液晶(LC)层。通过 向场致电极施加电压以在LC层中产生电场，LCD显示图像，该电场确定LC层中的LC分子 的方向，以调节入射光的偏振。包括各个面板上的场致电极的IXD中，多个呈矩阵排列的像素电极设置在面板 上，并且设置覆盖另一面板的整个表面的共电极。通过向各个像素电极施加单独的电压完 成IXD的图像显示。为了施加单独的电压，将多个三端子薄膜晶体管(TFT)连接至各个像 素电极，并且在面板上设置多条栅极线，以传输用于控制TFT的信号，并在该面板上设置多 条数据线，以传输向像素电极施加的电压。此外，在面板上还设置多个存储电极，与像素电 极重叠以形成储能电容器。通常，需要若干光刻步骤，用于制造IXD面板。由于光刻步骤的增加而导致生产成 本增加，所以优选地，减少光刻步骤。为了降低生产成本，使用具有中等厚度部分的光刻胶 作为蚀刻掩模，将数据线和半导体层图样化。然而，在这种制造方法中，由于在连接至像素电极的导体下残留有半导体层并且 该半导体与存储电极重叠，所以产生屏幕上的闪烁和残留图像，由此降低了 LCD的特性。

发明内容
本发明提供了一种薄膜晶体管阵列面板，其包括栅极线；数据线，与栅极线交 叉；存储电极，与栅极线和数据线分离；薄膜晶体管，连接至栅极线和数据线并具有漏电 极；像素电极，连接至漏电极；第一绝缘层，覆盖薄膜晶体管并设置在像素电极下；以及第 二绝缘层，设置在第一绝缘层上，并且具有开口，用于露出存储电极上的第一绝缘层。第一绝缘层可由无机材料制成，并且第二绝缘层可由有机材料制成。第二绝缘层 可包括滤色器。存储电极可与栅极线相同的层形成，并且接触孔设置在开口中，以连接像素 电极和漏电极。薄膜晶体管阵列面板可进一步包括屏蔽电极，其由与像素电极相同的层形成，并 且屏蔽电极和像素电极可设置在第一和第二绝缘层上。存储电极可由与屏蔽电极相同的层形成，并且从屏蔽电极伸出。存储电极可与漏电极重叠，其可延伸至数据线，并且可完全覆 盖数据线的边界。屏蔽电极至少可与栅极线的部分重叠，并且可延伸至数据线和栅极线。屏蔽电极 的宽度可以大于数据线的宽度并小于栅极线的宽度。像素电极可具有切口，并且可包括第一像素电极和与第一像素电极耦合的第二像 素电极。薄膜晶体管阵列面板可进一步包括耦合电极，其连接至漏电极并与第二像素电极 重叠，其中，耦合电极仅通过第一绝缘层与第二像素电极重叠。本发明提供了一种薄膜晶体管阵列面板，其包括栅极绝缘层，位于栅极线上；第 一半导体，位于栅极绝缘层上；数据线和漏电极，形成在第一半导体上并彼此分离；存储导 体，形成在栅极绝缘层上；第一钝化层，形成在存储导体、数据线和漏电极上；第二钝化层， 形成在第一钝化层上并具有开口，用于露出对应于存储导体的第一钝化层；以及像素电极， 连接至第二钝化层上的漏电极并通过开口与存储导体重叠。第一钝化层可比第二钝化层薄，并且可包括无机材料，或者第二钝化层可包括有 机材料。薄膜晶体管阵列面板可进一步包括第二半导体，其与第一半导体位于同一层并设 置在存储导体下。除位于数据线和漏电极之间的部分之外，第一半导体可具有与数据线和 漏电极相同的平面形状。第一半导体可由非晶硅制成。薄膜晶体管阵列面板可进一步包括屏蔽电极，其形成在第二钝化层上，并至少与 栅极线和数据线的部分重叠。第一和第二钝化层可具有用于露出存储导体的接触孔，并且存储导体通过接触孔 连接至屏蔽电极。本发明提供了一种薄膜晶体管阵列面板的制造方法，其包括在绝缘基板上形成 栅极线；形成用于覆盖栅极线的栅极绝缘层；在栅极绝缘层上形成半导体；在半导体上形 成欧姆接触层；在欧姆接触层上形成数据线、与数据线分离的漏电极、以及存储导体；形成 用于覆盖数据线、漏电极和存储导体的第一钝化层和第二钝化层；蚀刻第一和第二钝化层， 以形成用于露出漏电极的接触孔和用于露出对应于存储导体的第一钝化层的接触孔；以及 形成像素电极，该像素电极通过接触孔连接至漏电极并通过开口与存储导体重叠。半导体、数据线、漏电极以及存储导体可通过使用光刻胶膜作为蚀刻掩模的光刻 法来形成。


通过参照附图详细描述优选实施例，本发明的上述和其它优点将变得显而易见， 在附图中图1是用于根据本发明实施例的LCD的TFT阵列面板的布局图；图2和3是分别沿II-II和III-III线截取的图1所示TFT阵列面板的截面图；图4是在根据本发明实施例的制造方法第一步骤中图1-3所示TFT阵列面板的布 局图；图5A和5B是分别沿VA-VA和VB-VB线截取的图4所示TFT阵列面板的截面图6A和6B是分别沿VA-VA和VB-VB线截取的图4所示TFT阵列面板的截面图， 并示出了图5A和5B所示步骤之后的步骤；图7A和7B是分别沿VA-VA和VB-VB线截取的图4所示TFT阵列面板的截面图， 并示出图6A和6B所示步骤之后的步骤；图8是图7A和7B所示步骤之后步骤中的TFT阵列面板的布局图；图9A和9B是分别沿IXA-IXA和IXB-IXB线截取的图8所示TFT阵列面板的截面 图；图10是图9A和9B所示步骤之后步骤中的TFT阵列面板的布局图；图IlA和IlB是分别沿XIA-XIA和XIB-XIB线截取的图10所示TFT阵列面板的 截面图；图12是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图13是根据本发明实施例的LCD的共电极面板的布局图；图14是包括图12中所示TFT阵列面板以及图13中所示共电极面板的IXD的布 局图；图15是沿XV-XV线截取的图14所示的IXD的截面图；图16是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图17是根据本发明另一实施例的LCD的共电极面板的布局图；图18是包括图16中所示TFT阵列面板以及图17中所示共电极面板的IXD的布 局图；图19和20是沿XIX-XIX和XX-XX线截取的图18所示的IXD的截面图；图21是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图22是根据本发明另一实施例的LCD的共电极面板的布局图；图23是包括图21中所示TFT阵列面板以及图22中所示共电极面板的IXD的布 局图；图24是沿XXIV-XXIV线截取的图23所示的IXD的截面图；图25是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图26是根据本发明另一实施例的LCD的共电极面板的布局图；图27是包括图25中所示TFT阵列面板以及图26中所示共电极面板的IXD的布 局图；图28和29是沿XXVIII-XXVIII和XXIX-XXIX线截取的图27所示LCD的截面图； 以及图30是图25-29中所示IXD的等效电路图。
具体实施例方式下面，将参照附图更加完全地说明本发明，其中，示出了本发明的优选实施例。然 而，本发明可包括在不同形式中并且不应该将本发明限制在所述实施例内。在附图中，为了清楚起见，扩大了层、膜、以及区域的厚度。相同的标号始终表示相 同的元件。应当理解，当提到诸如层、膜、区域、基板或面板的元件“位于”另一个元件上时， 是指其直接位于另一个元件上，或者也可能存在介于其间的元件。相反，当某个元件被提到“直接位于”另一个元件上时，意味着不存在介于其间的元件。下面，将参照图1至3详细描述用于IXD的TFT阵列面板。图1是根据本发明实施例的用于LCD的TFT阵列面板的布局图，图2和图3是分 别沿图1所示的II-II和III-III线截取的TFT阵列面板的剖面图。多条栅极线121和多条存储电极线131形成在诸如透明玻璃的绝缘基板110上。栅极线121基本上横向延伸，彼此分离并传输栅极信号。每条栅极线121均包括 用于形成多个栅电极124的多个突起和端部129，该端部具有用于接触另一层或外部驱动 电路的大区域。可以延伸栅极线121以连接至可集成在绝缘基板110上的驱动电路。与栅极线121分离的每条存储电极线131基本上横向延伸并设置在两条相邻栅极 线121之间。存储电极线131被提供有预定电压，例如另一面板(未示出)的共电压。栅极线121和存储电极线131优选地由诸如Al或Al合金的含Al金属、诸如Ag 或Ag合金的含Ag金属、诸如Cu或Cu合金的含Cu金属、例如Mo或Mo合金的含Mo金属、 诸如Cr或Cr合金的含Cr金属、诸如Ti或Ti合金的含Ti金属、或者诸如Ta或Ta合金的 含Ta金属制成。如图2所示，栅极线121包括两个具有不同物理特性的膜，S卩，下部膜121p 和上部膜121q。上部膜121q优选地由包括诸如Al或Al合金的含Al金属的低电阻金属制 成，用于降低栅极线121中的信号延迟或电压降，并且具有1000-3000 A范围内的厚度。另 一方面，下部膜121p优选地由诸如Cr、Mo和/或Mo合金的材料制成，该材料具有与诸如氧 化铟锡(ITO)或氧化铟锌(IZO)的其它材料一致的良好的物理、化学和电接触特性，并且具 有100-1000 A范围内的厚度。下部膜材料与上部膜材料的一个良好的示例性组合是Mo和 Al-Nd合金，并且它们的位置可以互换。在图2和3中，栅电极124的下部膜和上部膜分别 由参考标号124p和124q表示；端部129的下部膜和上部膜分别由参考标号129p和129q 表示；并且存储电极线131的下部膜和上部膜分别由参考标号131p和131q表示。可去除 栅极线121的端部129的上部膜129q的部分，以露出下部膜129p的下层部分。此外，上部膜121q、124q、129q 和 131q 以及下部膜 121p、124p、129p、和 131p 的侧 面是楔形的，并且其相对于基板Iio表面的倾斜角在约30-80度之间。优选地由氮化硅(SiNx)制成的栅极绝缘层140形成在栅极线121上。优选地由氢化非晶硅(缩写为“a-Si”)制成的多个半导体带151形成在栅极绝缘 层140上。每个半导体带151基本上纵向延伸，并具有多个向栅电极124伸出的突起154。优选地由硅化物或重掺杂有η型杂质的η+氢化a_Si制成的多个欧姆接触带和岛 161和165形成在半导体带151上。每个欧姆接触带161具有多个突起163，并且突起163 和欧姆接触岛165成对地位于半导体带151的突起154上。半导体带151和欧姆接触部161、165的侧面是楔形的，并且其倾斜角优选地优选 地在约30-80度之间的范围内。多条数据线171以及多个漏电极175形成在欧姆接触部161、165上。用于传输数据电压的数据线171基本上纵向延伸并与栅极线121和存储电极线 131交叉。每条数据线171具有端部179，该端部具有用于接触另一层和外部装置的大区域。每个漏电极175包括具有用于与另一层接触的大区域的端部以及设置在栅电极 124上并对应于源电极173的另一端部。漏电极175在存储电极线131之上延伸并与存储 电极线131的部分重叠。
向漏极175突出的每条数据线171的多个分支(branch)形成多个源电极173。每 对源电极173和漏电极175彼此分离，并且相对于栅电极124彼此相对。栅电极124、源电 极173、和漏电极175、以及半导体带151的突起154形成具有沟道的TFT，该沟道形成在源 电极173和漏电极175之间的突起154中。数据线171和漏电极175优选地也可诸如Al或Al合金的含Al金属、诸如Ag或 Ag合金的含Ag金属、诸如Cu或Cu合金的含Cu金属、例如Mo或Mo合金的含Mo金属、诸如 Cr或Cr合金的含Cr金属、诸如Ti或Ti合金的含Ti金属、或者诸如Ta或Ta合金的含Ta 金属制成，并且可具有单层或者多层的结构。组合的良好的实例为下部Mo膜、中间Al膜和 上部Mo膜，也可以为上述栅极线121中的上部膜和下部膜的组合。与栅极线121 —样，数据线171和漏电极175具有楔形侧面，并且其倾斜角在约 30-80度之间的范围内。欧姆接触部161和165分别夹置在下层半导体带151与上覆(overlying)数据线 171之间以及下层突起154与上覆漏电极175之间，并且减小其间的接触电阻。同样地，根 据本发明实施例的TFT阵列面板的半导体带151具有与数据线171、漏电极175以及下层欧 姆接触部161、165几乎相同的平面形状。然而，半导体带151的突起154包括一些未被数 据线171和漏电极175覆盖的露出部分，例如位于源电极173和漏电极175之间的部分。在数据线171、漏电极175、以及半导体带151的露出部分上形成钝化层180。钝化 层180优选地由诸如氮化硅或氧化硅的无机绝缘体、具有良好平面特性的感光有机材料、 或通过等离子增强型化学汽相沉积(PECVD)形成的诸如a-Si:C:0和a_Si :0:F的低介电性 绝缘材料制成。钝化层180具有双层结构，该双层结构包括下部钝化层180p和上部钝化层180q。 下部钝化层180p优选地由氮化硅或氧化硅制成并形成在数据线171、漏电极175和半导体 带151的露出部分上。上部钝化层180q具有良好的平面特性并优选地由有机材料制成。下 部钝化层180p防止半导体带151的露出部分接触有机材料，并且上部钝化层180q可以是 滤色器，其呈现出诸如红、绿、蓝的原色中的一种。钝化层180具有多个接触孔185p和182，用于分别露出漏电极175的端部和数据 线171的端部179。钝化层180和栅极绝缘层140具有多个接触孔181，用于露出栅极线121 的端部129。这里，用于露出漏电极175的端部的接触孔185p仅设置在下部钝化层180p 中，并且上部钝化层180q具有多个开口 185q，用于露出在存储电极线131的较大部分区域 上的下部钝化层180p。用于露出漏电极175的端部以及用于露出漏电极175的端部的垂直 边界的接触孔185p位于开口 185q的内部。优选地，减小或最小化漏电极175的区域，特别 地位于存储电极线131之上的漏电极175的区域，以使在漏电极175下的剩余非晶硅最小 化。优选地由IZO或ITO制成的多个像素电极190和多个接触辅助部(contact assistant)81和82形成在钝化层180上。像素电极190通过接触孔185物理并电连接至漏电极175，从而接收来自漏电极 175的数据电压。再次参照图2，提供有数据电压的像素电极190与另一面板(未示出)上的共电极 一起产生电场，该电场使其间的液晶层中的液晶分子重新定向。
如上所述，像素电极190和共电极形成液晶电容器，该液晶电容器储存TFT Q关闭 后施加的电压。设置被称为“存储电容器”的电容器，其与液晶电容器并联，用于提高电压 的储存容量。通过将像素电极190与邻近的栅极线121(称为“前栅极线”)或存储电极线 131重叠，形成存储电容器。在根据本发明的实施例中，由于仅将通过开口露出的作为存储电容器的电介质的 栅极绝缘层140和下部钝化层180p设置在像素电极190与存储电极线131之间，所以可提 供一致的储存容量，并且可使在最佳区域中的存储容量最大化。由此，可以防止屏幕上的闪 烁以及残留图像，从而提高了 IXD的特性。可选地，可以通过将像素电极190与相邻的栅极线121重叠以形成存储电容器，将 上部钝化层180q的开口 185q设置在前栅极线121上，该开口露出下部钝化层180p。这时， 栅极线121可以为覆盖像素电极190的扩张部(expansion)。进一步可选地，当上部钝化层180q包括滤色器时，可去除焊盘区域中的滤色器， 在该区域中，设置有端部129和179。可选地，像素电极190与栅极线121和数据线171重叠，以提高开口率。接触辅助部81和82分别通过接触孔181和182连接到栅极线121的露出端部129 和数据线171的露出端部179。接触辅助部81和82并不是必不可少的，但是是优选地，以 保护露出的部分129和179，从而补充露出部分129和179与外部装置之间的粘附性。根据本发明的另一实施例，像素电极190由透明导电聚合物制成。对于反射型 IXD，像素电极190由不透明反射金属制成。在这样情况下，接触辅助部81和82可由不同 于像素电极190的金属制成，例如IZO或ΙΤ0。以下将参照图4至图IlB以及图1至图3详细描述图1至3中所示的根据本发明 实施例的TFT阵列面板的制造方法。图4是在根据本发明实施例的其制造方法的第一步中，图1-3所示的TFT阵列面 板的布局图；图5A和5B是分别沿VA-VA和VB-VB线截取的图4所示TFT阵列面板的截面 图；图6A和6B是分别沿VA-VA和VB-VB线截取的图4所示TFT阵列面板的截面图，并且示 出图5A和5B所示步骤之后的步骤；图7A和7B是分别沿VA-VA和VB-VB线截取的图4所 示TFT阵列面板的截面图，并示出图6A和6B所示步骤之后的步骤；图8是在图7A和7B所 示步骤之后的步骤中的TFT阵列面板的布局图；图9A和9B是分别沿IXA-IXA和IXB-IXB 线截取的图8所示TFT阵列面板的截面图；图10是在图9A和9B所示步骤之后的步骤中 的TFT阵列面板的布局图；图IlA和IlB是分别沿XIA-XIA和XIB-XIB线截取的图10所示 TFT阵列面板的截面图。两个导电膜，即下部导电膜和上部导电膜，被顺序地溅射在由诸如透明玻璃的材 料制成的绝缘基板110上。下部导电膜优选地由诸如Al或者Al合金的材料制成，并且优 选地具有约1000-3000 A范围内的厚度。上部导电膜优选地由诸如Mo或者Mo合金的材料 制成，并且优选地具有在约500-1000人范围内的厚度。参照图4、图5A和5B，在上部导电膜上形成光刻胶之后，使用光刻胶作为蚀刻掩 模，按顺序地将上部导电膜和下部导电膜图样化，以形成多条包括栅电极124的栅极线121 以及多条存储电极线131，随后去除光刻胶。在一个实例中，使用包括CH3C00H、HNO3、H3PO3和H2O的Al蚀刻剂，通过湿蚀刻进行上部膜121q和131q以及下部膜121p和131p的图样化，该蚀刻剂可以通过倾斜蚀刻面蚀 刻Al和Mo。参照图6A和6B，通过CVD顺序地沉积栅极绝缘层140、本征a_Si层150以及 非本征a-Si层160，从而层140、150、160分别具有约1500-5000 A、约500-2000 A和约 300-600 A的厚度。通过溅射来沉积导电层170，并且将厚度约1-2微米的光刻胶涂布在导 电层170上。光刻胶通过曝光掩模(未示出)曝光并显影，以形成光刻胶膜52和54。光刻胶膜52和54具有由位置决定(position-d印endent)的厚度。图6A、6B中 所示的光刻胶包括多个具有顺次递减的厚度的第一至第三部分。位于区域A上的第一部分 和位于区域C上的第二部分分别由参考标号52和54表示，并且由于区域B上的第三部分 厚度基本上为零厚度以露出导电层170的下层部分，所以第三部分没有分配参考标号。根 据后续工艺步骤中的工艺条件调节第二部分54与第一部分52的厚度比。优选地，第二部 分54的厚度等于或小于第一部分52厚度的一半，具体地，等于或小于4000入。区域A对应 于数据线171和漏电极175，区域C对应于源电极173与漏电极175之间的部分以及存储电 极线131，区域B为除区域A和B以外的剩余区域。光刻胶膜的由位置决定的厚度可通过几种技术获得，例如，在曝光掩模上设置半 透明区域、透光区域以及遮光不透明区域。半透明区域可具有狭缝图样、网格图样，或者为 具有中间透射率或中间厚度的薄膜。当使用狭缝图样时，优选地，狭缝的宽度或狭缝之间的 距离要小于用于光刻的曝光器的分辨率。光刻胶膜52和54的不同厚度使得在适当的工艺条件下选择地蚀刻下层。因此， 通过一系列的蚀刻步骤，可以获得如图8、9A和9B所示的包括多个源电极173的多条数据 线171、多个漏电极175、包括多个突起163的多个欧姆接触带161、多个欧姆接触岛165、以 及包括多个突起154的多个半导体带151和半导体岛157。为了说明的目的，导电层170、非本征a-Si层160以及本征a_Si层150位于区域 A上的部分被称为第一部分，导电层170、非本征a-Si层160以及本征a_Si层150位于区 域C上的部分被称为第二部分，并且导电层170、非本征a-Si层160以及本征a_Si层150 位于区域B上的部分被称为第三部分。形成这种结构的示例性顺序如下(1)去除位于区域B上的导电层170、非本征a-Si层160、以及本征a_Si层150的 第三部分。(2)去除位于沟道区域C上的光刻胶的第二部分54 ；(3)去除位于沟道区域C上的导电层170和非本征a-Si层160的第二部分；以及(4)去除光刻胶的第一部分52 ；另一示例性顺序如下(1)去除导电层170的第三部分；(2)去除光刻胶的第二部分54 ；(3)去除非本征a-Si层160和本征a-Si层150的第三部分；(4)去除导电层170的第二部分；(5)去除光刻胶的第一部分52 ；以及(6)去除非本征a-Si层160的第二部分。
下面，将详细描述第二实例。参照图7A和7B，通过湿蚀刻或干蚀刻去除位于剩余区域B上的导体层170露出的 第三部分，以露出非本征a-Si层160的下层第三部分。优选地，湿蚀刻含Al的金属膜，而 可通过干蚀刻和湿蚀刻来蚀刻含Mo的金属膜。在相同的蚀刻条件下可同时蚀刻包括Al和 Mo的双层。接下来，优选地通过干蚀刻去除位于区域B上的非本征a-Si层160和本征a_Si 层150的第三部分，并且去除光刻胶的第二部分54，以露出导体174的第二部分。在去除非 本征a-Si层160和本征a-Si层150的第三部分的同时，或单独地去除进行光刻胶的第二 部分54的去除。通过抛光(ash)去除残留在区域C上的光刻胶第二部分的剩余部分。在该步骤中形成半导体带151，并且参考标号164和167表示包括彼此相连并设置 在存储电极线131上的欧姆接触带161和欧姆接触岛165的非本征a-Si层160的部分，该 部分被称为“非本征半导体带”。参考标号174表示导电层170的导体，其包括彼此连接的数据线171和漏电极 175。在光刻胶膜52和54下过蚀刻(over-ecthed)导体174，从而形成凹割(under-cut)结构。参照图8、9A和9B，去除区域C上的导体174的第二部分、非本征a_Si带164以及 光刻胶的第一部分52。如图9B所示，可去除在区域C上的本征半导体带151的突起154的顶部，以降低 厚度，并且将光刻胶的第一部分52蚀刻至预定的厚度。这样，将每个导体174分成将形成的数据线171和多个漏电极175，并且将每个外 部半导体带164分成将形成的欧姆接触带161和多个欧姆接触岛165。参照图10、IlA和11B，通过氮化硅的CVD沉积下部钝化层180p，并且上部钝化层 180q涂布有丙烯酸有机绝缘材料。随后，光刻钝化层180和栅极绝缘层140，以形成多个接 触孔181、182、和185p、以及开口 185q。这时，当使用适当的工艺条件时，将包括不同厚度 的光刻胶用在形成数据线175和半导体带151的形成中，以选择性地蚀刻上部钝化层180q 和下部钝化层180p，该钝化层具有彼此不同的平面形状。当上部钝化层180q包括滤色器 时，使用单独的光刻工艺形成滤色器，并且在用于形成滤色器的光刻工艺中，形成用于露出 下部钝化层180p的开口 185q。最后，如图1至3所示，通过溅射500-1500 A的厚度并光刻ITO层或IZO层，在钝 化层180上形成多个像素电极190、多个接触辅助部81和82。IZO膜的蚀刻可包括使用诸 如HNO3/(NH4)2Ce (NO3)6M2O的Cr蚀刻剂的湿蚀刻，该蚀刻剂不会通过接触孔182、181、和 185侵蚀栅极线121、数据线171、以及漏电极175的露出Al部分。由于根据本发明实施例的TFT阵列面板的制造方法可仅使用一个光刻工艺，同时 形成数据线171、漏电极175、半导体151和154、欧姆接触部161和165，通过省略光刻步骤，
简化生产工艺。在根据本发明的制造方法中，由于通过开口露出作为存储电容器的电介质的栅极 绝缘层140和下部钝化层180p仅位于像素电极190与存储电极线131之间，所以可提供一 致的储存容量，并且可使在最佳区域中的存储容量最大化。由此，可防止屏幕上的闪烁或者 残留图像，从而提高了 IXD的特性。
另一方面，可通过场致电极中的切口(cutout)和场致电极上的突起实现IXD的宽 视角。由于切口和突起可以确定LC分子的倾斜方向，所以可使用切口和突起将倾斜方向沿 多个方向分布，从而扩大了视角。下面，将参照图12至15详细描述根据本发明另一实施例的IXD。图12是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图13是根据本 发明实施例的LCD的共电极面板的布局图；图14是包括图12中所示TFT阵列面板以及图 13中所示共电极面板的LCD的布局图；图15是沿XV-XV线截取的图14所示的LCD的截面图。根据本发明实施例的IXD包括TFT阵列面板100、共电极面板200和夹置在面板 100与200之间的液晶层3，该液晶层包括多个基本上垂直于面板100和200的表面排列的 液晶分子310。如图12至15所示，根据本实施例的IXD的TFT阵列面板的分层结构与图1至3 所示的几乎相同。也就是说，包括多个栅电极124的多条栅极线121和多条存储电极线131形成在 基板110上，并在其上顺序地形成栅极绝缘层140、包括多个突起154的多个半导体带151、 包括多个突起163的多个欧姆接触带161以及多个欧姆接触岛165。包括多个源电极173 的多条数据线171和多个漏电极175形成在欧姆接触部161和165上，并且其上形成有钝 化层180。多个接触孔182、185和181设置在钝化层180和/或栅极绝缘层140，并且多个 像素电极190以及多个接触辅助部81和82形成在钝化层180上。与图1至3中所示的TFT阵列面板不同，根据本实施例的TFT阵列面板设置了多 条栅极线121，其包括多个形成栅电极124的突起；以及多条存储电极线131，其具有多个形 成存储电极135的突起。每个漏电极175从一个端部向上/下延伸并包括扩张部，其具有用于与另一层接 触的大区域，并且弯曲每个源电极173，以部分地包围漏电极175的端部。漏电极175的扩 张部与存储电极135重叠，并小于存储电极135的区域。上部钝化层由多个滤色器230形成，该滤色器形成在下部钝化层180p上并可呈现 出原色(即，红、绿、蓝)中的一种颜色。滤色器具有多个开口 235，用于露出存储电极135 上的下部钝化层180p的较大部分。滤色器230可基本上沿像素电极190纵向延伸，并且优 选地相对于数据线171设置在不同区域中的滤色器呈现出不同的颜色，并顺序地呈现出红 色、绿色和蓝色。此时，通过滤色器230的开口 235露出的作为存储电容器的电介质的栅极绝缘层 140和下部钝化层180p仅设置在连接至漏电极175的像素电极190与存储电极线135之 间。将每个像素电极190在其左角被斜切，并且像素电极190的削边与栅极线121成 约45度角。每个像素电极190具有下部切口 92a、中心切口 91、以及上部切口 92b，它们将像素 电极190分隔为多个部分。切口 91-92b相对于与像素电极190相交的虚横线基本上镜面 对称。下部切口 92a和上部切口 92b从像素电极190接近右上角和右下角的右边向像素电极190左边的大约中心的位置倾斜地延伸。下部切口 92a和上部切口 92b分别设置在像 素电极190的下半部分和上半部分，这两部分可由虚横线分割而成。下部切口 92a和上部 切口 92b对于栅极线121形成45度角，并且它们基本上彼此垂直。中心切口 91沿虚横线延伸并具有来自像素电极190右边的入口(inlet)，该中心 切口具有一对分别基本平行于下部切口 92a和上部切口 92b的斜边。由此，通过下部切口 92a将像素电极190的下半部分分成两个下部，并且通过上部 切口 92b将像素电极190的上半部分分成两个上部。部分的数量或切口的数量根据设计 因素而变化，例如像素的大小、像素的横向边与纵向边的比、以及液晶层3的类型和特性等寸。下面，将参照图13至15描述共电极面板200。被称为黑色矩阵的遮光件220形成在由诸如透明玻璃的材料制成的绝缘基板 210 (如图15所示)上，以防止光泄漏。遮光件220可包括多个面向像素电极190的开口，并且可具有与像素电极190基 本上相同的形状。此外，遮光件220可包括对应数据线171的线性部分和其它对应TFT的 部分。覆盖层250形成在遮光件220上，用于提供平面。优选地由诸如IZO或ITO的透明导电材料制成的共电极270形成在覆盖层250上。 此时，可省略覆盖层250。共电极270具有多组切口 71_72b。一组切口 71_72b面向像素电极190并包括下部切口 72a、中心切口 71和上部切 口 72b。切口 71-72b中的每个切口均设置在像素电极190的相邻切口 91_92b之间，或者设 置在下部切口 92a或上部切口 92b与像素电极190的削边之间。此外，切口 71_72b中的每 个切口均具有至少一个平行于像素电极190的下部切口 92a或上部切口 92b延伸的倾斜部 分，并且彼此平行的相邻两个切口 71-72b与91-92b之间，其倾斜部分之间、倾边之间以及 像素电极190的削边之间的距离基本上相等。切口 71-72b相对于与像素电极190相交的 上述横线基本上镜面对称。下部切口 72a和上部切口 72b中的每一个均包括倾斜部分，其大约从像素电极190 的左边向大约像素电极190的下边或上边延伸；以及横向和纵向部分，其从倾斜部分的各 个端部沿像素电极190的边缘延伸，与像素电极190的边缘重叠，并与倾斜部分成钝角。中心切口 71包括中心横向部分，其大约从像素电极190的左边的中心延伸；一对 倾斜部分，其从中心横向部分的端部大约向像素电极的右边延伸，并与中心横向部分成钝 角；以及一对末端纵向部分，其从各个倾斜部分的端部沿像素电极190的右边延伸，与像素 电极190的右边重叠，并与各个倾斜部分成钝角。切口 71_72b的数量可以根据设计因素而改变，并且遮光件220也可与切口 71_72b 重叠，以遮挡通过切口 71-72b的光泄漏。可垂直的定向层(alignment layer) 11和21可涂布在面板100和200的内表面 上，并且在面板100和200的外表面上设置偏光器12和22，从而它们的偏光轴可以交叉，并 且透光轴中的一条可平行于栅极线121。当IXD为反射型IXD时，可省略偏光器中的一个。LCD可进一步包括至少一个延迟膜(retardation film，未示出)，用于补偿LC层3的延迟。延迟膜具有双折射，并且提供与LC层3所提供的相反的延迟。延迟膜可包括单 轴光学补偿膜或双轴光学补偿膜，特别是负单轴补偿膜。IXD可进一步包括背光单元(未示出)，用于将光通过偏光器12和22、延迟膜、面 板100和200提供至LC层3。优选地，LC层3具有负的各向异性并且被垂直定向，其中，将LC层3中的LC分子 310定向，以使它们的长轴在没有电场存在的情况下基本上垂直于面板100和200。如图14所示，一组切口(cutout)91_92b和71_72b将像素电极190分成多个子区 域，并且每个子区域具有两个主边(majoredge)。依靠向共电极270施加共电压并向像素电极190施加数据电压，产生基本上垂直 于面板100和200表面的电场。LC分子310响应于电场而倾向于改变方向，从而它们的长 轴开始垂直于电场的方向。电极190和270的切口 91_92b和71_72b以及像素电极190的边缘破坏了电场， 以具有基本上垂直于电极190和270的切口 91-92b和71_72b以及像素电极190的边缘的 水平分量。由此，每个子区域上的LC分子均向该水平分量的方向倾斜，并且倾斜方向的方 位分布限定在四个方向，从而增大了 LCD的视角。切口 91_92b和71_72b中的至少一个可以被突起(未示出)或凹陷(未示出)所 代替。优选地，突起由有机或无机材料制成并设置在场致电极190或270上或设置在其下， 并且优选地，突起的宽度在5-10 μ m的范围内。由于所有区域的倾斜方向与栅极线121成45度角，栅极线平行或垂直于面板100 和200的边缘，并且倾斜方向和偏光器12、22的透光轴交叉成45度提供了最大的透光率， 可附着有偏光器12和22，从而偏光器12和22的透光轴平行或垂直于面板100和200的边 缘，降低了生产成本。可以修改切口 91_92b和71_72b的形状和布置。根据前一实施例的IXD的许多上述特征可适用于图12至15所示的TFT阵列面板。下面，将参照图16至20详细描述根据本发明另一实施例的IXD。图16是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图17是根据本 发明实施例的LCD的共电极面板的布局图；图18是包括图16中所示TFT阵列面板以及图 17中所示的共电极面板的LCD的布局图；图19和20是分别沿XIX-XIX和XX-XX线截取的 图18所示的LCD的截面图。参照图16至20，根据本实施例的IXD还包括TFT阵列面板100、共电极面板200、 位于面板100和200之间的LC层3以及一对附着到面板100和200外表面的偏光器12和 22。根据本发明的面板100和200的分层结构与图12至15所示的分层结构基本相同。对于TFT阵列面板100，多条包括栅电极124和端部129的栅极线121形成在基板 110上，并且在其上顺序地形成栅极绝缘层140、多个包括突起154的半导体带151、多个包 括突起163的欧姆接触带161以及多个欧姆接触岛165。多条包括源电极173和端部179 的数据线171以及多个漏电极175形成在欧姆接触部161和165上，并且在其上形成钝化 层180。在钝化层180和栅极绝缘层140设置多个接触孔181、182和185。多个像素电极 190和多个接触辅助部81、82形成在钝化层180上，并且在其上涂布定向层11。
与前一实施例不同，省略了附加的存储电极线。多个半导体岛157形成在栅极绝缘层140上，该半导体岛设置在相邻两条栅极线 121之间大约中心的位置并由与半导体带151相同的层制成，并且多个欧姆接触岛167形成 在其上。源电极173为“U”形并包围了漏电极175的端部。多个存储导体177形成在欧姆 接触岛167上并由数据线171形成。钝化层180具有多个用于露出存储导体177的部分的接触孔189，并且上部钝化 层180q具有多个开口 187，该开口设置在存储导体177上并露出下部钝化层180p。接触孔 181、182、185和189以及开口 187具有倾斜的侧壁，特别地，接触孔181、182、185和189以 及开口 187的上部侧面由上部钝化层180q形成，倾斜的角度相对于基板110的表面约为 30-80度的范围内。每个像素电极190具有四个形成斜边的削角，并且它们与开口 187中的存储导体 177重叠。每个像素电极190具有下部切口 93a、94a、95a、中心切口 91、92以及上部切口 93b、94b、95b，它们将像素电极190分隔为多个部分。切口 91_95b相对于与像素电极190
相交的虚横线基本上镜面对称。下部切口和上部切口 93a_95b分别从靠近左上角和左下角的像素电极190的左边 向像素电极190右边的大约中心位置倾斜地延伸。下部切口和上部切口 93a-95b分别设置 在像素电极190的下半部分和上半部分，上半部分和下半部分可通过虚横线分割而成。下 部切口和上部切口 93a-95b对于栅极线121成45度角，并且它们基本上彼此垂直。中心切口 91沿虚横线延伸并具有来自像素电极190左边的入口，该中心切口具有 一对分别基本上平行于下部和上部切口 93a-95b的倾斜边。中心切口 91设置在接触孔189 附近。中心切口 92包括中心横向部分，大约从像素电极190右边的中心伸出；以及一对倾 斜部分，沿中心横向部分的末端大约向像素电极的左边延伸并与中心横向部分成钝角。一 对倾斜部分对于栅极线121成45度角。部分的数量或切口的数量根据设计因素而变化，例如像素的大小、像素的横向边 到纵向边的比、以及液晶层3的类型或特性等等。多个屏蔽电极88与像素电极190形成在同一层。屏蔽电极88具有多个沿栅极线121延伸的水平部分和多个沿数据线171延伸的 纵向部分。水平部分比栅极线121窄，并且水平部分的边界设置在栅极线121上，纵向部分 比数据线171宽并且完全覆盖数据线171。屏蔽电极88的纵向部分具有多个突起89，其通 过接触孔189连接至存储导体177。被施加有共电压的屏蔽电极88可阻止在像素电极190与数据线171之间以及共 电极270与数据线171之间产生电场，从而降低像素电极190的电压失真和由数据线171 传输的数据电压的信号延迟。此外，由于像素电极190需要与屏蔽电极88分离，以防止其间的短路，所以像素电 极190更加远离数据线171，从而减小了它们之间的寄生电容。此外，由于液晶层3的介电 常数大于钝化层180的介电常熟，与在数据线171与共电极270之间没有屏蔽电极88相比， 减小了数据线171与屏蔽电极88之间的寄生电容。
提供有来自屏蔽电极88的共电压的存储导体177通过下部钝化层180p与像素电 极190形成存储电容器。如上所述，像素电极191与存储导体177仅通过由无机材料制成的下部钝化层 180p彼此重叠，从而在栅极线121同一层不存在存储电极情况下，具有足够的存储容量。因 此，可以通过去除像素电极191与存储导体177之间的非晶硅来形成稳定的存储电容器。结 果，可防止屏幕上闪烁以及残留图像，从而提高了 IXD的特性。下面将参照图17-19描述共电极面板200。对于共电极面板200，如同前一实施例，在绝缘基板210上形成遮光件220、覆盖层 250、共电极270、以及定向层21。遮光件包括多个面向数据线171的纵向部分221和多个面向TFT的四边形部分 223，从而遮光件220防止像素电极190之间的光泄漏并限定像素电极190所面对的开放区 _ (open area)。多个滤色器230形成在基板210和遮光件220上，基本设置在由遮光件220限定 的开放区域中。设置在两条相邻数据线171并纵向排列的滤色器230可彼此连接，以形成 带。每个滤色器230可呈现出诸如红色、绿色、蓝色的三原色中的一种。优选地由有机材料制成的覆盖层250形成在滤色器230和遮光件220上。覆盖层 250保护滤色器230并提供平坦的顶面。共电极270具有多组切口 71_75b。一组切口 71_75b面向像素电极190并包括下部切口 73a、74a、75a、中心切口 71、 72、和上部切口 73b、74b、75b。每个切口 71_75b均设置在像素电极190的相邻切口 91_95b 之间，或者下部切口 95a或上部切口 95b与像素电极190的削边之间。此外，每个切口 71-75b具有至少一个倾斜部分，其平行于像素电极190的下部切口 93a、94a、95a、或上部切 Π 93b、94b、95b。下部切口 74a、75a和上部切口 74b、75b中的每一个均包括倾斜部分，其大约从像 素电极190的左边向大约像素电极190的下边或上边延伸；以及横向部分和纵向部分，其从 倾斜部分的各个端部沿像素电极190的边缘延伸，与像素电极190的边缘重叠，并与倾斜部 分成钝角。下部切口和上部切口 73a和73b中的每一个均包括倾斜部分，其大约从像素电极 190的左边向大约像素电极190的下边或上边延伸；以及一对纵向部分，其从倾斜部分的各 个端部沿像素电极190的边缘延伸，与像素电极190的左右两边重叠，并与倾斜部分成钝中心切口 71和72包括中心横向部分，其大约从像素电极190右边的中心伸出；一 对倾斜部分，其从中心横向部分的端部大约向像素电极190的左边延伸，并与中心横向部 分成钝角；以及一对末端纵向部分，其从各个倾斜部分的端部沿像素电极190的左边伸出， 与像素电极190的左边重叠，并与各个倾斜部分成钝角。图21是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图22是根据本 发明实施例的LCD的共电极面板的布局图；图23是包括图21中所示的TFT阵列面板以及 图22中所示的共电极面板的LCD的布局图；图24是沿XXIV-XXIV截取线的图23所示的 IXD的截面图。
参照图21至24，根据本实施例的IXD也包括TFT阵列面板100、共电极面板200、 夹置在面板100和200之间的LC层3、以及一对分别附着在面板100和200外表面上的偏 光器12和22。根据本发明的面板100和200的分层结构与图12至15所示的分层结构几乎相同。对于TFT阵列面板100，多条包括栅电极124和端部129的栅极线121形成在基 板110上，并且在其上顺序地形成栅极绝缘层140、多个包括突起154的半导体带151、多个 包括突起163的欧姆接触带161以及多个欧姆接触岛165。包括多个源电极173和多个端 部179的多条数据线171以及多个漏电极175形成在欧姆接触部161和165上，并且在其 上形成有包括下部钝化层180p的钝化层180以及多个滤色器230。多个接触孔181、182、 185设置在下部钝化层180p和栅极绝缘层140。滤色器230具有多个用于露出下部钝化层 180p和接触孔185的开口 235，并且多个像素电极190和多个接触辅助部81和82形成在 钝化层180上，并且定向层11涂布在其上。对于共电极面板200，如同前一实施例，在绝缘基板210上形成遮光件220、覆盖层 250、共电极270和定向层21。与前一实施例不同，漏电极174具有多个横向扩张至像素电极190中心的扩张部， 并且开口 235露出漏电极175的扩张部。开口 235可延伸至接触孔185以连接像素电极 190和漏电极175，也可不延伸至接触孔185。每个像素电极190均具有四个削角，用于形成斜边，并且多个像素电极88与像素 电极190形成在同一层。屏蔽电极88具有多个存储电极部分85，其设置在像素电极190的凹入部分中并通 过滤色器230的开口 235与漏电极175重叠。此时，提供有像素电压的漏电极175与存储 电极部分85重叠，以在没有存储电极线的情况下在栅极线121的同一层形成存储电容器。 此时，因为漏电极175与存储电容器的存储电极部分85仅通过下部钝化层180p彼此重叠， 所以存储电容可以被充分地提供有最小的区域。此外，可使不透明漏电极175的区域最小 化，从而可使像素的开口率最大化。可改变屏蔽电极88的存储电极部分、滤色器230的开 口、以及漏电极175的扩张部的形状，以提高液晶器件的特性。根据前一实施例的IXD的上述许多特征可适用于图21至24所示的TFT阵列面板。图25是根据本发明另一实施例的LCD的TFT阵列面板的布局图；图26是根据本 发明实施例的LCD的共电极面板的布局图；图27是包括图25所示的TFT阵列面板以及图 26所示的共电极面板的IXD的布局图；图28和29是分别沿XXVIII-XXVIII和XXIX-XXIX 截取线的图27所示的LCD的截面图，并且图30是图25至29所示的LCD的等效电路图。参照图25至29，根据本实施例的IXD也包括TFT阵列面板100、共电极面板200、 和夹置在面板100和200之间的LC层3。根据本发明的面板100和200的分层结构与图21至24所示的分层结构几乎相同。对于TFT阵列面板100，多条包括栅电极124和端部129的栅极线121形成在基板 110上，并且在其上顺序地形成栅极绝缘层140、多个包括突起154的半导体带151、多个包 括突起163的欧姆接触带161以及多个欧姆接触岛165。包括多个源电极173和端部179 的多条数据线171以及多个漏电极175形成在欧姆接触部161和165上，并且在其上形成 钝化层180。在钝化层180和栅极绝缘层140设置多个接触孔181和182。多个第一像素电极190a和第二像素电极190b以及多个接触辅助部81、82形成在钝化层180上，并且在 其上涂布定向层11。对于共电极面板200，如同前一实施例，在绝缘基板210上形成遮光件220、覆盖层 250、共电极270和定向层21。与图21至24中的前一实施例不同，多条存储电极线131a和131b形成在基板110 上，与栅极线121位于同一层。每条存储电极线131a和131b基本上沿横向延伸并设置在相邻两条栅极线121之 间，并且分别接近这两条栅极线121。每条存储电极线131a和131b包括多个用于形成存储 电极135a和135b的突起。存储电极135a和135b扩张成大于其它部分，并且存储电极线 131a和131b相对于与第一像素电极190a和第二像素电极190b相交的虚横线基本上镜面 对称。每个漏电极175均包括多个扩张部175a和175b，其分别与存储电极135a和135b 重叠并具有矩形形状。优选地，将漏电极175的扩张部175a和175b的区域最小化，以使存 储电极135a和135b未被扩张部175a和175b覆盖的区域最大化，并且扩张部175a和175b 相对于与第一像素电极190a和第二像素电极190b相交的虚横线基本上镜面对称。同样地，每个漏电极175包括耦合电极176，其设置在由栅极线121和数据线171 包围的中心部分中；以及多个连接部177a和177b，分别连接耦合电极176与扩张部175a和 175b。下部钝化层180p具有多个接触孔185a和185b，用于分别露出漏电极175的扩张 部 175a 和 175b。作为上部钝化层的滤色器230具有多个开口 235a和235b，用于分别露出存储电 极135a和135b上的下部钝化层180p和漏电极175的扩张部175a和175b ；以及多个开口 176，用于分别露出耦合电极176上的下部钝化层180p。一对第一像素电极190a和第二像素电极190b彼此接合，夹置有包括切口 93a和 93b的缺口。第一像素电极190a通过接触孔185a和185b分别连接至扩张部175a和175b， 并直接接收来自漏电极175的数据电压。第二像素电极190b与漏电极175的耦合电极176 重叠，并通过与第一子像素190a耦合来间接地接收数据电压。此时，由于用于耦合容量的 耦合电极176和第二像素电极190b仅通过下部钝化层180p在滤色器230的开口 236中彼 此重叠，所以存储电容可以被充分地提供有最小的区域，从而可使像素的开口率最大化。此 外，由于第一像素电极190a与存储电容器的存储电极135a和135b仅通过由无机材料制成 的下部钝化层180p和栅极绝缘层140穿过滤色器230的开口 235a和235b彼此重叠，该滤 色器大于漏电极175，所以存储电容可以被充分地提供有最小的区域，从而可使像素的开口 率最大化。一对第一和第二像素电极190a和190b占据由栅极线121和数据线171包围的较 大的区域，并且它们的外边界形状基本为矩形。第一电极190a包括彼此分离并相对于第二电极190b设置在上部位置和下部位置 的上半部分和下半部分。像素电极190a的下半部分和上半部分通过接触孔185a和185b分 别连接至漏电极175的下部扩张部和上部扩张部175a和175b。缺口 93a和93b将第一电 极190a分成第一半部分和第二半部分，第二像素电极190b与栅极线121成约45度角，并且相对于与第一像素电极190a和第二像素电极190b相交的虚横中心线基本上镜面对称。 由此，第二像素电极190b位于像素电极190a的第一半部分和第二半部分之间，并且第一和 第二像素电极190a和190b相对于与第一像素电极190a和第二像素电极190b相交的虚横 中心线基本上镜面对称。如上所述，第二像素电极190b与第一像素电极190a电耦合。参照图30，将提供至 数据线171的数据电压通过TFT Q直接施加至第一像素电极190a的两个部分，而可改变与 第一像素电极190a耦合的第二像素电极190b的电压。在本实施例中，第二像素电极190b 的电压的绝对值总小于第一像素电极190a的电压的绝对值，并且下面将进行详细的描述。参照图30，IXD的像素包括TFT Q ；第一子像素，其包括第一电容器Clca和第一 存储电容器Cst ；第二子像素，其包括第二液晶电容器Clcb和耦合电容器Ccp。第一 LC电容器Clca包括第一像素电极190a作为一个端子；与其对应的共电极 270的部分作为另一端子；以及夹置在其间的LC层3的部分作为电介质。类似地，第二 LC 电容器Clcb包括第二像素电极190b作为一个端子；与其对应的共电极270的部分作为另 一端子；以及设置在其上的LC层3的部分作为电介质。存储电极Cst包括漏电极175的下部扩张部175a和上部扩张部175b以及第一像 素电极190a作为一个端子；下部存储电极135a和上部存储电极135b作为另一端子；以及 位于其间的栅极绝缘层140与下部钝化层180p的部分作为电介质。耦合电容器Ccp包括 第二像素电极190b作为一个端子；耦合电极176作为另一个端子；位于其间的下部钝化层 180p的部分作为电介质。第一 LC电容器Clca和存储电容器Cst并联至TFT Q的漏极。耦合电容器Ccp连 接在TFT Q的漏极与第二 LC电容器Clcb之间。共电极270被提供有共电压Vcom，并且存 储电极线131a和131b可提供有共电压Vcom。TFT Q响应于来自栅极线121的栅极信号，将数据电压从数据线171施加至第一 LC电容器Clca和耦合电容器Ccp，并且耦合电容器Ccp将具有修正大小的数据电压传输至 第二 LC电容器Clcb。如果存储电极线131a和131b被提供有共电压Vcom并且每个电容器Clca，Cst, Clcb,and Ccp以及它们的电容由相同的参考符号表示，穿过第二 LC电容器Clcb所充电的 电压Vb为Vb = VaX [Ccp/(Ccp+Clcb)]其中，Va表示第一 LC电容器Clca的电压。由于条件Ccp/(Ccp+Clcb)小于1，所以第二 LC电容器Clcb的电压Vb大于第一 LC电容器Clca的电压。在存储电极线131a和131b的电压不等于共电压Vcom的情况下， 也会出现这种不相等。当在第一 LC电容器Clca或第二 LC电容器Clcb两端产生电压差时，在LC层3中 产生基本上垂直于面板100与200的电场，第一像素电极190a和第二像素电极190b以及 共电极190均被称为下文中的场致电极。随后，LC层3中的LC分子响应于电场而倾斜，从 而它们的长轴垂直于电场方向。LC分子的倾斜程度决定射到LC层3上的光偏振的变化，并 且将光线偏振的变化通过偏光器12和22转变成透光率的变化。由此，IXD显示图像。LC分子的倾斜角度取决于电场的强度。由于第一 LC电容器Clca的电压Va和第二 LC电容器Clcb的电压Vb彼此不同，第一子像素中LC分子的倾斜方向不同于第二子像 素中LC分子的倾斜方向，由此两个子像素的亮度不同。因此，当将两个子像素的平均亮度 维持在目标亮度范围内时，可以调节第一子像素和第二子像素的电压Va和Vb，以使从侧面 观察的图像最接近从正面看到的图像，从而改进侧面可视度。可以通过改变耦合电容器Ccp的电容来调节电压Va和Vb的比率，并且可以通过 改变耦合电极176与第二像素电极190b之间的重叠区域和耦合电极176与第二像素电极 190b之间之间的距离来改变耦合电容Ccp。例如，当将耦合电极176移至栅极线121的位 置时，耦合电极176和第二像素电极190b之间的距离变大。优选地，第二 LC电容器Clcb 的电压Vb为第一 LC电容器Clca的电压Va的约0. 6至约0. 8倍。第二 LC电容器Clcb所充的电压Vb可大于第一 LC电容器Clca的电压Va。这可 以通过预先将第二 LC电容器Clcb充有诸如共电压Vcom的预定电压来实现。优选地，第一像素电极190a和第二像素电极190b的面积从约1 0. 85至约 1 1.15，并且可改变与第一像素电极190a耦合的第二像素电极的数量。如上所述，本发明通过使用具有中间厚度的光刻胶进行单一的光刻工艺使层图样 化，简化了制造工艺。同样，由于仅通过去除像素电极和存储电极线之间的半导体材料设置作为存储电 极的电介质的无机绝缘层，所以可以提供相同的储存容量，并且可使在最佳区域中的存储 容量最大化。由此，可以提高IXD的特性，并且可以增大像素的开口率。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
一种薄膜晶体管阵列面板，其包括栅极线；数据线，与所述栅极线交叉；存储电极，与所述栅极线和所述数据线分离；薄膜晶体管，连接至所述栅极线和所述数据线并具有漏电极；像素电极，连接到所述漏电极；第一绝缘层，位于所述薄膜晶体管之上并设置在所述像素电极下；以及第二绝缘层，设置在所述第一绝缘层上，具有开口，用于露出所述存储电极上的所述第一绝缘层。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述第一绝缘层由无机材料制成。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中，所述第二绝缘层由有机材料制成。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中，所述第二绝缘层包括滤色器。
5.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述存储电极由与所述栅极线 相同的层形成。
6.根据权利要求1所述的薄膜晶体管，其中，用于连接所述像素电极和所述漏电极的 接触孔被设置在所述开口中。
7.根据权利要求1所述的薄膜晶体管阵列面板，其进一步包括 屏蔽电极，由与所述像素电极相同的层形成。
8.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述屏蔽电极和所述像素电极 被设置在所述第一绝缘层和所述第二绝缘层上。
9.根据权利要求8所述的薄膜晶体管阵列面板，其中，所述存储电极由所述屏蔽电极 形成，并且从所述屏蔽电极伸出。
10.根据权利要求9所述的薄膜晶体管阵列面板，其中，所述存储电极与所述漏电极重叠。
11.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述屏蔽电极被延伸至所述数 据线。
12.根据权利要求11所述的薄膜晶体管阵列面板，其中，所述屏蔽电极完全覆盖所述 数据线的边界。
13.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述屏蔽电极覆盖所述栅极线 的至少一部分。
14.根据权利要求13所述的薄膜晶体管阵列面板，其中，所述屏蔽电极被延伸至所述 数据线和所述栅极线。
15.根据权利要求14所述的薄膜晶体管阵列面板，其中，所述屏蔽电极的宽度大于所 述数据线的宽度并小于所述栅极线的宽度。
16.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述像素电极具有切口。
17.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述像素电极包括第一像素电 极和耦合至所述第一像素电极的第二像素电极。
18.根据权利要求17所述的薄膜晶体管阵列面板，进一步包括 耦合电极，连接至所述漏电极并与所述第二像素电极重叠， 其中，所述耦合电极仅通过所述第一绝缘层与所述第二像素电极重叠。
全文摘要
本发明提供了一种薄膜晶体管阵列面板，其包括栅极线、与栅极线交叉的数据线、与栅极线和数据线分离的存储电极、连接至栅极线和数据线并具有漏电极的薄膜晶体管、连接至漏电极的像素电极、位于薄膜晶体管之上并设置在像素电极下的第一绝缘层、以及设置在第一绝缘层上并具有用于露出存储电极上第一绝缘层的开口的第二绝缘层。
文档编号H01L27/12GK101881914SQ20101021044
公开日2010年11月10日 申请日期2006年2月27日 优先权日2005年2月25日
发明者吴旼锡, 崔熙焕, 秦洪基, 金彰洙, 金时烈, 金湘甲 申请人:三星电子株式会社