专利名称：一种基于soi衬底的高介电常数材料栅结构及其制备方法
技术领域：
本发明涉及一种基于SOI衬底的高介电常数材料栅结构及其制备方法，属于微电 子与固体电子学技术领域。
背景技术：
随着微电子技术的迅猛发展，高性能、高集成度、多功能IC的研发对材料的要求 越来越苛刻，绝缘体上的硅(Silicon-on-insulator SOI)材料是新型硅基集成电路材料， 被誉为“21世纪的新型硅基集成电路技术”，与体硅相比，SOI具有无闩锁、高速、低压、低功 耗和抗辐照等优点。另外伴随着器件特征尺寸的不断减小，为保证栅对沟道有很好的控制 能力，SiO2栅介质层的厚度会越来越薄，此时栅与沟道间的直接隧穿电流将变得非常显著， 由此带来了栅对沟道控制的减弱和器件功耗的增加；除此以外，超薄Si02栅介质层还存在 长期可靠性、硼穿透以及均勻性等限制。克服这些限制的有效方法之一是采用高介电常数 的新型绝缘介质材料(high-k材料)。采用high-k材料以后，在保证对沟道有相同控制能 力的条件下，栅绝缘介质介电常数的增加将使栅介质层的物理厚度增大，从而可以很有效 的克服这些限制。然而，high-k栅氧化物与硅形成的界面尚不能和SiO2比拟，一般态密度 要比SiO2( lO^ycm2)高两个数量级。这将直接导致沟道载流子迁移率的降低。另一个不 可忽视的问题在于high-k栅氧化物与金属电极之间的扩散问题，金属电极元素的扩散会 导致high-k栅氧化物的介电性能大为降低。中国专利200310108275. 9揭示了一种高介电常数材料栅结构及其制备工艺。在 硅片表面氧化生长一非常薄的氮氧化硅层作为高介电常数材料与硅衬底之间的界面缓冲 区，以便有效隔离高介电常数材料中的杂质元素与硅衬底间的扩散；，在高介电常数材料 表面利用CVD的方法或进行氮化处理使其表面形成一薄层氮化硅将高介电常数材料覆盖 住，并作为高介电常数材料与多晶硅的界面层，同时阻挡来自P+多晶的硼穿透。但是，其用的衬底是Si，它不具备利用SOI衬底的上述优点，另外，该专利是在衬 底上直接生长SiON，在高介电常数材料层之上生长的一层SiN。中国专利200310108275. 9 使用的是多晶硅栅电极，多晶硅栅电极与高介电常数材料之间容易产生大量缺陷，还会降 低器件电子迁移率。而本发明采用SOI衬底材料，先以O2等离子体对顶层硅进行处理，生成一层超薄 的SiO2层，因此可以拥有良好的Si02/Si界面层，众所周知，Si02/Si之间的界面态好过中 国专利200310108275. 9使用的Si0N/Si的界面态；本发明在SiO2层上生长的Si3N4层可以 有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层 在后期热处理过程中的再生长。本发明直接对最上层的高介电常数材料进行适当氮化，以 便生成高介电常数材料的氮氧化合物，通常高介电常数材料的氮氧化合物的介电常数是高 于SiN的。通过对high-k栅氧化物的氮化处理形成的氮氧化合物将有效阻止金属栅电极 与高介电常数材料层之间的元素扩散。
发明内容
本发明的目的在于提供一种高介电常数材料栅结构及其制备方法，以便有效的解 决以下问题(1)高介电常数材料与SOI衬底之间的界面态问题.(2)高介电常数材料层中 的杂质元素与SOI顶层硅之间的扩散，以及SiO2层在后期热处理过程中的再生长问题。(3) 金属栅电极杂质元素向高介电常数材料层中的扩散问题。为解决上述技术问题，本发明采用如下技术方案一种基于SOI衬底的高介电常 数材料栅结构，该结构包括位于SOI衬底上的SiO2层、位于SiO2层上的Si3N4层、位于Si3N4 上的高介电常数氧化物层、以及位于高介电常数氧化物层上的高介电常数氮氧化合物层以 及位于高介电常数氮氧化合物层上的金属栅电极6。本发明制备的栅结构为多层材料结构，其中，金属栅电极下为高介电常数的氮氧 化合物层，厚度约为2 5埃，中间高介电常数材料层厚度为3 40埃，再下一层的Si3N4 层厚度为3 5埃，最底层SiO2厚度2 3埃。本发明还涉及一种基于SOI衬底的高介电常数材料栅结构的制备方法，该方法依 次包括包括以下步骤1)采用PEALD系统中的O2等离子体工艺对SOI衬底进行预处理，去除其表面吸附 的杂质气体，并且生成一层SiO2层；2)采用ALD工艺在SiO2层上沉积一层Si3N4层；3)采用ALD工艺在Si3N4层上沉积一层高介电常数氧化物层；4)在生长高介电常数氧化物层后通入N源，生长出高介电常数氮氧化合物层；5)溅射生长金属栅电极。本发明通过对清洁的SOI衬底表面进行O2等离子体处理，从而在衬底表面形成一 层超薄SiO2,接着在其上生长一层超薄的Si3N4，这层Si3N4将有效隔离高介电常数层中的杂 质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接 着在Si3N4上沉积一层高介电常数材料，并对高介电常数材料进行适当的氮化处理，使得高 介电常数材料上层形成一层高介电常数材料的氮氧化合物，这层氮氧化合物将有效阻止金 属栅电极与高介电常数材料层之间的扩散。
附图1为此多层材料的高介电常数栅结构示意图。其中，1是SOI衬底，2是SiO2 层，3是Si3N4层，4是高介电常数氧化物层，5是高介电常数氮氧化合物层，6是金属栅电极
具体实施例方式实施例1请参照图I所示，一种基于SOI衬底的高介电常数材料栅结构该结构包括位于SOI 衬底1上的SiO2层2、位于SiO2层上的Si3N4层3、位于Si3N4上的高介电常数氧化物层4、 以及位于高介电常数氧化物层上的高介电常数氮氧化合物层5以及位于高介电常数氮氧 化合物层上的金属栅电极6。一种基于SOI衬底的高介电常数材料栅结构的制备方法，该方法包括以下步骤步骤1，清洗并干燥，将切割好的SOI衬底放入第一溶液中超声清洗15分钟去除衬底表面的金属污染物，接着用去离子水漂洗，然后将衬底放入稀释的第二溶液中(体积比 为HF H2O = 1 50)20秒左右去除表面氧化物。最后用干燥的氮气将其吹干。所述第 一溶液组分为体积比为2 1 7的NH4OH H2O2 H2O溶液。步骤2，在PEALD系统中以O2等离子体对衬底进行预处理，去除表面吸附的杂质气 体，并且生成一层约为的2 3埃SiO2层。Jt^,PEALD(Plasma Enhanced Atomic Layer Deposition) i才皆 畠 ±曾
层沉积，其是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法。该技术是 本领域的公知常识，在此不再赘述。步骤3，利用ALD方法在SiO2层上沉积一层3 5埃的Si3N4层。具体的做法是首先硅源以氩气(该载气也可以为氮气)携带下脉冲进入反应腔， 化学吸附在衬底表面，脉冲时间大约为1. 5秒，然后用氩气吹走剩余的硅源，氩气吹洗时间 为2. 5秒，接着NH3在氩气的携带下脉冲进入反应腔并与已经化学吸附的硅源发生反应，过 量的NH3以及反应生成的副产物由氩气吹洗带出反应腔。ALD(Atomic Layer Deposition) 是指原子层沉积。步骤4，利用ALD方法在Si3N4层上沉积一层3 40埃高介电常数材料层。高介 电常数材料可以为氧化铪(HfO2)、氧化铝(AL2O3)、氧化镧(La2O3)、氧化锆(ZrO3)、氧化钽 (Ta2O5)、氧化钆(Gd2O3)等。具体的做法是首先金属源(例如Hf、AL、La、Zr、Ta、Gd等等，)以氩气携带下脉 冲进入反应腔，化学吸附在衬底表面，脉冲时间大约为1. 5秒，然后用氩气吹走剩余的金属 源，氩气吹洗时间为2. 5秒，接着H2O或O3在氩气的携带下脉冲进入反应腔并与已经化学吸 附的金属源发生反应，过量的H2O或O3以及反应生成的副产物由氩气吹洗带出反应腔。步骤5，利用ALD方法在生长高介电常数氧化物后期通入N源，从而生长出厚度 2 5埃的高介电常数氮氧化合物。(该工艺为本领域公知技术，在此不再赘述)高介电常 数氮氧化合物材料可以为氮氧化铪(HfOxNy)、氮氧化铝(AlOxNy)、氮氧化镧(LaOxNy)、氮氧化 锆(&0xNy)、氮氧化钽(TaOxNy)、氮氧化钆(GdOxNy)等。步骤5中X，y的取值说明如下对于Hf(Zr)是 +4 价，那么 x，y 应该是 l<x<4;l<y<4 ； x+y 彡 4。对于Al (La，Gd)是 +3 价，那么 x，y 应该是 l<x<3;l<y<3 ； x+y 彡 3。对于Ta，是+5 价，那么 X，y 应该是 l<x<5;l<y<5 ； x+y 彡 5。步骤6溅射生长金属栅电极。实施例2本实施例中也可以不清洗或干燥(省略步骤1)，直接将切割好的SOI衬底采用 PEALD工艺中进行步骤2的处理，然后采用ALD工艺进行步骤3-5的处理。本实施例中的其 他工艺步骤与实施例1相同。上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉 此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发 明的权利保护范围，应如权利要求书所列。
权利要求
一种基于SOI衬底的高介电常数材料栅结构，其特征在于该结构包括位于SOI衬底(1)上的SiO2层(2)、位于SiO2层上的Si3N4层(3)、位于Si3N4上的高介电常数氧化物层(4)、以及位于高介电常数氧化物层上的高介电常数氮氧化合物层(5)以及位于高介电常数氮氧化合物层上的金属栅电极(6)。
2.如权利要求1所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在于所 述高介电常数氮氧化合物层(5)的厚度为2 5埃。
3.如权利要求1所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在于所 述高介电常数氧化物层的厚度为3 40埃。
4.如权利要求1所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在于所 述Si3N4层的厚度为3 5埃。
5.如权利要求1所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在于所 述SiO2-的厚度为2 3埃。
6.一种基于SOI衬底的高介电常数材料栅结构的制备方法，其特征在于，该方法依次 包括以下步骤1)采用PEALD系统中的O2等离子体工艺对SOI衬底进行预处理，去除其表面吸附的杂 质气体，并且生成一层SiO2层；2)采用ALD工艺在SiO2层上沉积一层Si3N4层；3)采用ALD工艺在Si3N4层上沉积一层高介电常数氧化物层；4)在生长高介电常数氧化物层后通入N源，生长出高介电常数氮氧化合物层；5)溅射生长金属栅电极。
7.如权利要求6所述的一种基于SOI衬底的高介电常数材料栅结构的制备方法，其特 征在于，在进行步骤1)之前还包括以下步骤将切割好的SOI衬底放入第一溶液中超声清 洗去除衬底表面的金属污染物，接着用去离子水漂洗，然后将SOI衬底放入稀释的第二溶 液中去除表面氧化物，最后用干燥的氮气将其吹干；所述第一溶液为体积比为2 1 7的 NH4OH H2O2 H2O溶液，所述第二溶液为体积比为1 50的HF H2O溶液。
8.如权利要求1或6所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在于 所述高介电常数氧化物层的材料为氧化铪HfO2、氧化铝AL2O3、氧化镧La2O3、氧化锆&03、氧 化钽Ta205、以及氧化钆Gd2O3中的一种。
9.如权利要求1或6所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在于 所述高介电常数氮氧化合物层的材料为氮氧化铪HfOxNy或氮氧化锆&0xNy中的一种，其中， l<x<4;l<y<4 ； x+y 彡 4。
10.如权利要求1或6所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在 于所述高介电常数氮氧化合物层的材料为氮氧化铝AlOxNy、氮氧化镧LaOxNy或氮氧化钆 GdOxNy 中的一种，其中，1 <x<3;l<y<3 ； x+y ( 3。
11.如权利要求1或6所述的一种基于SOI衬底的高介电常数材料栅结构，其特征在 于所述高介电常数氮氧化合物层的材料为氮氧化钽TaOxNy，其中，1 < x<5;l<y<5; x+y ^ 5o
全文摘要
本发明介绍了一种在SOI材料上制备多层高介电常数材料栅结构的方法。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的Si3N4，这层Si3N4将有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在Si3N4上沉积一层高介电常数材料，并对高介电常数材料进行适当的氮化处理，使得高介电常数材料上层形成一层高介电常数的氮氧化合物，这层氮氧化合物将有效阻止金属栅电极与高介电常数材料层之间的元素扩散。最后溅射生长金属电极。
文档编号H01L29/51GK101950758SQ20101022569
公开日2011年1月19日 申请日期2010年7月13日 优先权日2010年7月13日
发明者何大伟, 俞跃辉, 宋朝瑞, 徐大伟, 王中健, 程新红 申请人:中国科学院上海微系统与信息技术研究所