专利名称：具有bts结构的soimos器件及其制作方法
技术领域：
本发明涉及一种MOS(Metal Oxide Semiconductor)结构的制作方法，尤其是一种 具有改进的BTS结构的SOIMOS器件及其制作方法，属于半导体制造技术领域。
背景技术：
SOKSilicon On Insulator)是指绝缘体上硅技术。在SOI技术中，器件仅制造 于表层很薄的硅膜中，器件与衬底之间由一层隐埋氧化层隔开，正是这种结构使得SOI技 术具有了体硅无法比拟的优点。寄生电容小，使得SOI器件拥有高速度和低功耗。S0ICM0S 器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技 术集成密度高以及抗辐照特性好。SOI技术广泛应用于射频、高压、抗辐照等领域。随着器 件尺寸的不断缩小，SOI技术极有可能替代体硅成为Si技术的首选。SOI MOS根据有源体区是否耗尽分为部分耗尽SOI MOS(PDSOI)和全耗尽SOI MOS (FDSOI)。一般来说全耗尽SOI MOS顶层硅膜会比较薄，薄膜SOI硅片成本高，另一方面 全耗尽SOI MOS阈值电压不易控制。因此目前普遍采用的还是部分耗尽SOI MOS0部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产 生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏 端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累， 从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致器件的输出特性 曲线IdVd有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性 产生诸多不利的影响，在器件设计时应尽量抑制。对SOI PM0S，由于空穴的电离率比较低， 碰撞电离产生的电子_空穴对远低于SOI匪0S，因此SOI PMOS中的Kink效应不明显。为了解决部分耗尽SOI NM0S，通常采用体接触(body contact)的方法将“体”接 固定电位(源端或地)，如图Ia-Ib所示，为传统T型栅结构体接触，在T型栅的一端形成的 P+注入区与栅下面的P型体区相连，MOS器件工作时，体区积累的载流子通过P+通道泄放， 达到降低体区电势的目的，负面作用是造成工艺流程复杂化，寄生效应增加，降低了部分电 学性能并且增大了器件面积。为此有人提出了 BTS(B0dy-Tied-t0-S0Urce)结构，即源端体 引出结构。该BTS结构能有效抑制浮体效应并且不增加芯片面积，但是BTS结构使得MOS 器件不对称，另一个缺点是现有的BTS结构会降低器件的有效沟道宽度。鉴于此，本发明为了抑制SOI MOS器件中的浮体效应，在现有的BTS结构的基础上 提出了一种改进的BTS结构，新型的BTS结构能有效抑制SOI MOS器件的浮体效应且不减 小器件的有效沟道宽度，工艺简单易行与集成电路工艺相兼容。
发明内容
本发明要解决的技术问题在于提供一种具有BTS结构的S0IM0S器件及其制作方 法，通过改进其BTS结构，可有效抑制SOI浮体效应。为了解决上述技术问题，本发明采用如下技术方案
4
一种具有BTS结构的SOIMOS器件，包括衬底、位于所述衬底之上的绝缘埋层、位 于所述绝缘埋层之上的有源区、以及位于所述有源区周围的浅沟槽隔离结构；所述有源区包括栅区、位于所述栅区之下的体区、位于所述体区两端的N型源区 和N型漏区；在所述栅区周围设有侧墙隔离结构；所述N型源区包括两个重掺杂N型区、位于所述两个重掺杂N型区之间的重掺杂 P型区、位于所述两个重掺杂N型区和重掺杂P型区之上并与它们相接触的硅化物、以及与 所述硅化物相连的浅N型区；所述重掺杂P型区与所述两个重掺杂N型区、浅沟槽隔离结 构、体区以及其上的硅化物相接触。较佳的，所述硅化物选自硅化钴、硅化钛中的一种。所述体区采用P型的Si材料。 所述绝缘埋层采用氧化硅或氮化硅材料。一种具有BTS结构的SOIMOS器件的制作方法，包括以下步骤步骤一、在具有绝缘埋层的Si材料上制作浅沟槽隔离结构，隔离出部分Si材料， 并在该部分Si材料上制作栅区；步骤二、进行源区轻掺杂和漏区轻掺杂，形成轻掺杂N型源区和轻掺杂N型漏区；步骤三、在栅区周围制作侧墙隔离结构，所述侧墙隔离结构将轻掺杂N型源区和 轻掺杂N型漏区的部分表面覆盖，然后进行源区和漏区离子注入，形成N型Si材料源区和 N型漏区，在所述N型Si材料源区和N型漏区之间形成体区；所述N型Si材料源区由侧墙 隔离结构下方的浅N型区和重掺杂的N型区域组成；步骤四、通过离子注入的方法，从N型Si材料源区未被侧墙隔离结构覆盖的表面 向下注入离子，在其重掺杂的N型区域的中部形成重掺杂P型区，该重掺杂P型区将所述重 掺杂的N型区域分成两个重掺杂N型区；步骤五、在重掺杂P型区以及两个重掺杂N型区的表面形成一层金属，然后通过热 处理使该金属与其下的Si材料反应生成硅化物，使该硅化物与所述重掺杂P型区及两个重 掺杂N型区接触，生成的硅化物和重掺杂P型区、两个重掺杂N型区及浅N型区构成N型源 区，最终完成MOS器件结构。较佳的，步骤一中，在制作所述栅区之前先对隔离出的部分Si材料进行P离子注 入。步骤二中，所述源区轻掺杂和漏区轻掺杂注入剂量达到lel5/cm2的量级，所述轻掺杂N 型源区和轻掺杂N型漏区的浓度达到lel9/cm3的量级。步骤四中，采用一道在所述重掺杂 的N型区域中部的位置设有开口，且该开口与侧墙隔离结构边缘对齐的掩膜版，经由该掩 膜版垂直地进行重掺杂P离子注入，从而形成重掺杂P型区。步骤五中，所述金属选自Co、 Ti中的一种；所述的热处理采用炉管退火工艺；所述的热处理的温度为700-900°C，时间为 50-70 秒。本发明公开的具有BTS结构的SOIMOS器件及其制作方法，其有益效果在于该 SOIMOS器件具有改进的BTS结构，其源区的重掺杂N型区一分为二，重掺杂的P型区位于 它们之间，在它们上面还设有硅化物。该重掺杂P型区与其上的硅化物形成欧姆接触，释放 SOI MOS器件在体区积累的空穴，从而抑制SOI MOS器件的浮体效应。并且该硅化物还覆盖 源区的两个重掺杂N型区，使本发明在有效抑制浮体效应的同时，还可不增加芯片面积，消 除了传统BTS结构降低有效沟道宽度的缺点。其制造工艺简单易行与常规CMOS工艺相兼 容。
图Ia为背景技术中采用体接触方法抑制浮体效应的MOS结构俯视示意图；图Ib为背景技术中采用体接触方法抑制浮体效应的MOS结构剖面示意图；图2a_2d为本发明具有BTS结构的SOIMOS器件结构示意图，图2a为俯视图，图 2b、2c、2d分别为图2a中AA’、BB，、CC，三个方向的剖视图，其中图2a为了示出方便没有将 硅化物画出；图3a_3f为利用本发明方法制备MOS器件结构的工艺流程示意图。
具体实施例方式下面结合附图进一步说明本发明，为了示出的方便附图并未按照比例绘制。如图2a_2d所示，本发明具有BTS结构的SOIMOS器件包括衬底10、位于所述衬 底10之上的绝缘埋层20、位于所述绝缘埋层20之上的有源区、以及位于所述有源区周围的 浅沟槽隔离(STI)结构30 ；所述有源区包括栅区、位于所述栅区之下的体区70、位于所述体区70两端的N 型源区和N型漏区40，所述N型源区和N型漏区40分别位于所述栅区的两侧；所述N型源区包括两个重掺杂N型区52、53、位于所述两个重掺杂N型区52、53 之间的重掺杂P型区60、位于所述两个重掺杂N型区52、53和重掺杂P型区60之上并与它 们相接触的硅化物51、以及与所述硅化物51相连的浅N型区54 ；所述重掺杂P型区60与 所述两个重掺杂N型区52、53、浅沟槽隔离结构30以及体区70相接触，并与其上的硅化物 51形成欧姆接触。其中，所述栅区包括栅介质层81和位于所述栅介质层81上的栅电极82。在所述 栅区周围还设有侧墙隔离结构90。有源区主要采用Si材料。其中体区70可采用P型的 Si材料。N型漏区40采用N型的Si材料。绝缘埋层20可采用二氧化硅或氮化硅材料，在 本发明一具体例子中可采用二氧化硅，即为埋层氧化层(BOX)。硅化物51可以是任何导电 的硅化物(例如硅化钴，硅化钛)，使其可以与下方的重掺杂P型区60形成欧姆接触，用于 释放SOI MOS器件在体区积累的空穴，从而抑制SOI MOS器件的浮体效应。并且该硅化物 51还覆盖源区的两个重掺杂N型区52、53，使本发明在有效抑制浮体效应的同时，还可不增 加芯片面积，消除了传统BTS结构降低有效沟道宽度的缺点。由于浮体效应导致的Kink效 应在SOI PMOS中不明显，因此本发明的方案主要是针对SOI NMOS器件。上述具有BTS结构的SOIMOS器件的制作方法，如图3a_3f所示，包括以下步骤步骤一、如图3a，在具有绝缘埋层20的Si材料(SOI)上制作浅沟槽隔离结构30， 隔离出部分Si材料700，并在该部分Si材料700上制作栅区，即在该部分Si材料700上依 次制作栅介质层81、栅电极82，其中栅电极82可采用多晶硅材料。在制作栅区之前可以先 对有源区进行P离子注入用于调节阈值电压。步骤二、如图3b，进行较高剂量的源区轻掺杂(LDS)和漏区轻掺杂(LDD)，在这 一步骤中，与传统的LDD/LDS不同之处在于本发明实际的轻掺杂源漏N型注入剂量达到 Iel5/cm2的量级，所以可以称之为高掺杂源漏了，由此形成的轻掺杂N型源区500和轻掺杂 N型漏区400具有较高的掺杂浓度，它们实际的浓度达到Iel9/cm3。然而为了与源漏注入
6区别，这道工艺还是援引业界一直采用的名称LDD/LDS。步骤三、如图3c，采用氧化硅或氮化硅等材料在栅区周围制作侧墙隔离结构 (Spacer) 90，所述侧墙隔离结构90将轻掺杂N型源区500和轻掺杂N型漏区400的部分表 面覆盖。然后进行一次源区和漏区离子注入，形成N型Si材料源区50和N型漏区40，在所 述N型Si材料源区50和N型漏区40之间形成体区70 ；所述N型Si材料源区50由侧墙 隔离结构90下方的浅N型区和重掺杂的N型区域组成。步骤四、如图2d，通过离子注入的方法，从N型Si材料源区50未被侧墙隔离结构 90覆盖的表面向下注入离子，在其重掺杂的N型区域的中部形成重掺杂P型区60，该重掺 杂P型区60将所述重掺杂的N型区域分成两个重掺杂N型区52、53，如图3e所示。在一具 体实施例中，该步骤可以采用一道在所述重掺杂的N型区域中部的位置设有开口，且该开 口与侧墙隔离结构90边缘对齐的掩膜版，经由该掩膜版垂直地进行重掺杂P离子注入，从 而形成重掺杂P型区60步骤五、在重掺杂P型区60以及两个重掺杂N型区52、53的表面形成一层金属，， 例如Co、Ti，然后通过热处理使该金属与其下的Si材料反应生成硅化物51，使该硅化物51 与所述重掺杂P型区60及两个重掺杂N型区52、53接触，生成的硅化物51和重掺杂P型区 60、两个重掺杂N型区52、53及浅N型区54构成N型源区，最终完成如图3f所示的MOS器 件结构。其中，热处理可以采用炉管退火工艺；温度为700-900°C，优选800°C，时间为50-70 秒，优选1分钟。Co与Si反应生成的硅化物51为硅化钴，Ti与Si反应生成硅化钛。制得的MOS器件结构经后续半导体工艺加工即可得到完整的MOS器件。该制造工 艺简单易行与常规CMOS工艺相兼容。本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述 实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的7技术方 案均应涵盖在本发明的专利申请范围当中。
权利要求
一种具有BTS结构的SOIMOS器件，其特征在于，包括衬底、位于所述衬底之上的绝缘埋层、位于所述绝缘埋层之上的有源区、以及位于所述有源区周围的浅沟槽隔离结构；所述有源区包括栅区、位于所述栅区之下的体区、位于所述体区两端的N型源区和N型漏区；在所述栅区周围设有侧墙隔离结构；所述N型源区包括两个重掺杂N型区、位于所述两个重掺杂N型区之间的重掺杂P型区、位于所述两个重掺杂N型区和重掺杂P型区之上并与它们相接触的硅化物、以及与所述硅化物相连的浅N型区；所述重掺杂P型区与所述两个重掺杂N型区、浅沟槽隔离结构、体区以及其上的硅化物相接触。
2.根据权利要求1所述具有BTS结构的SOIMOS器件，其特征在于所述硅化物选自硅 化钴、硅化钛中的一种。
3.根据权利要求1所述具有BTS结构的SOIMOS器件，其特征在于所述体区采用P型 的Si材料。
4.一种具有BTS结构的SOIMOS器件的制作方法，其特征在于，包括以下步骤步骤一、在具有绝缘埋层的Si材料上制作浅沟槽隔离结构，隔离出部分Si材料，并在该部分Si材料上制作栅区；步骤二、进行源区轻掺杂和漏区轻掺杂，形成轻掺杂N型源区和轻掺杂N型漏区；步骤三、在栅区周围制作侧墙隔离结构，所述侧墙隔离结构将轻掺杂N型源区和轻掺 杂N型漏区的部分表面覆盖，然后进行源区和漏区离子注入，形成N型Si材料源区和N型 漏区，在所述N型Si材料源区和N型漏区之间形成体区；所述N型Si材料源区由侧墙隔离 结构下方的浅N型区和重掺杂的N型区域组成；步骤四、通过离子注入的方法，从N型Si材料源区未被侧墙隔离结构覆盖的表面向下 注入离子，在其重掺杂的N型区域的中部形成重掺杂P型区，该重掺杂P型区将所述重掺杂 的N型区域分成两个重掺杂N型区；步骤五、在重掺杂P型区以及两个重掺杂N型区的表面形成一层金属，然后通过热处理 使该金属与其下的Si材料反应生成硅化物，使该硅化物与所述重掺杂P型区及两个重掺杂 N型区接触，生成的硅化物和重掺杂P型区、两个重掺杂N型区及浅N型区构成N型源区，最 终完成MOS器件结构。
5.根据权利要求4所述具有BTS结构的SOIMOS器件的制作方法，其特征在于步骤一 中，在制作所述栅区之前先对隔离出的部分Si材料进行P离子注入。
6.根据权利要求4所述具有BTS结构的SOIMOS器件的制作方法，其特征在于步骤二 中，所述源区轻掺杂和漏区轻掺杂注入剂量达到lel5/cm2的量级，所述轻掺杂N型源区和 轻掺杂N型漏区的浓度达到lel9/cm3的量级。
7.根据权利要求4所述具有BTS结构的SOIMOS器件的制作方法，其特征在于步骤四 中，采用一道在所述重掺杂的N型区域中部的位置设有开口，且该开口与侧墙隔离结构边 缘对齐的掩膜版，经由该掩膜版垂直地进行重掺杂P离子注入，从而形成重掺杂P型区。
8.根据权利要求4所述具有BTS结构的SOIMOS器件的制作方法，其特征在于步骤五， 所述金属选自Co、Ti中的一种。
9.根据权利要求4所述具有BTS结构的SOIMOS器件的制作方法，其特征在于步骤五 中，所述热处理采用炉管退火工艺。
10.根据权利要求4所述具有BTS结构的SOIMOS器件的制作方法，其特征在于步骤 五中，所述热处理的温度为700-900°C，时间为50-70秒。
全文摘要
本发明公开了一种具有BTS结构的SOIMOS器件及其制作方法。该SOIMOS器件的源区包括两个重掺杂N型区、位于两个重掺杂N型区之间的重掺杂P型区、位于两个重掺杂N型区和重掺杂P型区之上的硅化物、以及与该硅化物相连的浅N型区；该重掺杂P型区与其上的硅化物形成欧姆接触，释放SOIMOS器件在体区积累的空穴，从而有效抑制SOIMOS器件的浮体效应，不增加芯片面积，并消除了传统BTS结构降低有效沟道宽度的缺点。制作时先通过离子注入的方法形成重掺杂P型区，再在源区表面形成金属，通过热处理使金属与其下的Si反应生成硅化物。该制造工艺简单与常规CMOS工艺相兼容。
文档编号H01L21/336GK101916776SQ20101022562
公开日2010年12月15日 申请日期2010年7月13日 优先权日2010年7月13日
发明者伍青青, 王曦, 罗杰馨, 肖德元, 陈静 申请人:中国科学院上海微系统与信息技术研究所