专利名称：发光二极管的制作方法
技术领域：
本发明涉及ー种发光二极管。
背景技术：
发光二极管(Light-emitting Diode, LED)的寿命是一般灯泡要的50 100倍， 而其耗电量仅为一般灯泡的1/3 1/5，可望在ニi^一世纪取代现有的钨丝灯、水银灯、冷 阴极荧光灯等，成为既节能又环保的新照明光源。现有的LED结构，是将LED芯片封装后粘着于ー印刷电路板(PrintedCircuit Board,PCB)上，然后将PCB与一金属基板结合以散发LED芯片产生的热量。然而，此种LED 结构中，LED芯片产生的热量需要经过PCB才能传递至基板，热量传递的界面层较多，且PCB 的材料一般为FR-4(由环氧树脂与玻璃纤维含浸压覆而成)，其热传导性能不佳，因此LED 芯片产生的热量难以快速地传导至基板散发，导致LED芯片温度的升高，严重影响LED的发 光效率及其使用寿命，因此如何快速有效地散发LED所产生的热量，已成为影响LED品质与 寿命的关键因素。
发明内容
有鉴于此，有必要提供ー种具有良好的散热效果的发光二极管。ー种发光二极管，包括基板、设于基板上的芯片、及密封所述芯片的封装体，所述 基板为不导电陶瓷材料，基板上直接形成电路层，所述芯片直接粘结于基板上并与电路层 电性连接。与现有技术相比，本发明的发光二极管在基板上直接形成电路，芯片直接结合于 基板上，有效减小芯片与基板之间的界面层，从而芯片产生的热量能够直接传导至基板散 发，提升发光二极管的发光效率与使用寿命。
下面參照附图结合实施例对本发明作进ー步说明。图1为本发明一较佳实施例发光二极管的立体结构示意图。图2为图1所示发光二极管的剖视图。图3为发光二极管第二实施例的剖视图。图4为发光二极管第三实施例的剖视图。图5为发光二极管第四实施例的剖视图。图6为发光二极管第五实施例的剖视图。主要元件符号说明发光二极管100、300、400、500、600基板10、310、410、510、610顶面12、312
容置槽14,314
电路层16
-H-* LL 心片20
衬底22
PN结24
电极26
封装体30、330、430、530、630
外表面32,336,538
底层332,432,532
外层334、434、536
电极40
银胶350
导热膏460,560,660
中间层534
界面53具体实施例方式如图1所示，本发明第一实施例发光二极管100包括基板10、设置在基板10上的芯片20、密封芯片20的封装体30、以及用于连接外界电源(图未示)的电极40。所述基板10为不导电、高热导率、低热膨胀系数的陶瓷材料，如氮化硅(Si3N4)、碳化硅(SiC)、氧化锆(ZrO2)、碳化硼(B4C)、二硼化钛(TiB2)、氧化铝(AlxOy)、氮化铝(AlN)、 氧化铍(BeO)、赛隆(Sialon)或前述材料的混合物。请同时参阅图2，本实施例中，基板10呈方形薄板状结构。基板10的顶面12的中央位置向下凹陷形成容置槽14，基板10于对应容置槽14的底部的位置上直接形成有电路层16。所述电路层16可以是镍(Ni)、金(Au)、锡(Sn)、铍(Be)、铝(Al)、铟(In)、钛 (Ti)、钽(Ta)、银(Ag)、铜(Cu)等金属或其合金，或者是透明导电氧化物(Transparent Conductive Oxides, TC0)，如铟锡金属氧化物(Indium Tin Oxides, ITO)、镓掺杂氧化锌 (GZO)、铝掺杂氧化锌(AZO)等。形成所述电路层16的方法包括物理沉积法如溅射(Sputter)、电子束蒸发沉积(Ε-beam Evaporation D印osition)，化学沉积法如化学气相沉积(Chemical Vapor D印osition，CVD)、电镀电化学沉积等。亦可采用网印技术将材料印制于基板10上，再经过干燥、烧结、镭射等步骤形成所述电路层16。本实施例中，所述芯片20呈阵列状设置于基板10的容置槽14内。为减小芯片 20所产生的光线之间的相互影响，芯片20之间的距离以不小于500um为宜，优选的不小于 900um，更优选的不小于lOOOum。芯片20的尺寸以边长不大于350um、厚度不大于200um为宜，优选的边长不大于300um、厚度不大于150um，更优选的边长不大于250um、厚度不大于 IOOum0所述芯片20可以是磷化物(AlxInyfeia_x_y)P，其中0彡χ彡1，0彡y彡1，x+y彡1)或砷化物(AlJnyGaa_x_y)AS，其中0彡χ彡1，0彡y彡l，x+y彡1)，也可以采用具有可发射足以激发荧光材料的长波长光的半导体材料，如各种氧化物如氧化锌(ZnO)，或氮化物如氮化镓(GaN)等，或者采用可发射足以激发荧光材料的短波长光的氮化物半导体anxAlyGa(1_x_y) N，其中0彡χ彡1，0彡y彡l，x+y彡1)。本实施例中，芯片20为氮化物半导体，可发射激发荧光材料的短波长光的紫外光(UV)至红光。每一芯片20包括衬底22、PN结M、以及P型与N型电极沈。本实施例中，芯片 20与电路层16呈交错设置，芯片20的衬底22与基板10没有电路层16的部分形成直接接触，芯片20的P型与N型电极沈均形成于芯片20的出光面(顶面)上，并通过打线(Wire Bonding)的方式与电路层16相连，从而芯片20的热量传递与电流的路径相互分离，互不干扰。为弥补芯片20与基板10之间的间隙，减小两者的接触热阻，加速芯片20的热量的传递，基板10与芯片20的衬底22之间设有一层银胶(Ag印oxy)50。在其它实施例中， 也可将锡膏印刷于芯片20与基板10连接的位置再用热回焊使两者粘结，或是锡球粘着制程将芯片20粘结于基板10上。另外，还可利用共晶结合(Eutectic Bonding)的方式将芯片20粘结于基板10上降低两者之间的接触热阻，即先分别在芯片20及基板10上镀上金属层，然后将这二金属层在特定温度下烘烤通过共晶结合(Eutectic Bonding)相连，所使用的金属层的材料可以为金(Au)，锡(Sn)，铟an)，铝(Al)，银(Ag)，铋(Bi)，铍(Be)或者是前述金属的合金等。芯片20的衬底22为本征半导体(Intrinsic Semiconductor)或者是不刻意掺杂其它杂质的半导体(Unintentionally Doped Semiconductor)，如尖晶石、碳化娃(SiC)、 硅(Si)、氧化锌(ZnO)、氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、氮化铝(AlN)等，或者导热性能佳且导电性能差的材料，如钻石等。衬底22的热膨胀系数与基板10接近，从而基板10与芯片20结合后可以抗热冲击，容许较大范围的操作温度。衬底22的载子浓度 (CarrierConcentration)以不大于5 XlO6CnT3为宜，其载子浓度越低，导电率就越低，就越能够隔绝流经衬底22的电流。优选地，衬底22的载子浓度不大于2X 106cm_3。封装体30包覆芯片20及电路层16，用以隔绝芯片20和外界的水气。封装体30 的材料包含硅树脂(Silicone)、环氧树脂(Epoxy Resin)、低熔点玻璃(Low Temperature Melt Glass)、聚甲基丙烯酸甲酯(PolymethylMethacrylate，PMMA)、聚合物(Polymer)、聚碳酸酯(Polycarbonate，PC)等热固形透光材料。封装体30可以通过射出成型的方式来制成各种形状如半球形、圆顶型或方形等。本实施例中，封装体30填充于基板10的容置槽14 内，其外表面32为一与基板10的顶面12相齐平的平面。此外，为转换该芯片20出射光的波长，可以在封装体30内填充荧光材料，如硫化物(Sulfide)、铝酸盐(Aluminates)、氧化物(Oxides)、硅酸盐(Silicates)、氮化物 (Nitrides)等。电极40形成于基板10上且裸露于封装体30之外，电极40的一端与电路层16电性连接，另一端用于连接外界电源从而为芯片20提供电流。电极40的材料包含镍(Ni)， 金(Au)、锡(Sn)、铍(Be)、铝(Al)、铟(In),It (Ti)、钽(Ta)、银(Ag)、铜(Cu)等金属或其合金，或者是透明导电氧化物，如铟锡金属氧化物、镓掺杂氧化锌、铝掺杂氧化锌等。发光二极管100工作时，电极40分别与外界电源(图未示)的正、负极相连对芯片20供电，注入芯片20的操作电流不大于50mA、操作电流密度不大于50A/cm2，优选的操作电流不大于30mA、操作电流密度不大于40A/cm2，更优选的操作电流不大于20mA、操作电流密度不大于30A/cm2。当发光二极管100发光时，热量亦随之产生，由于本发明的发光二极管100的芯片 20是直接结合于基板10上，有效地减小了芯片20与基板10之间的界面层，使芯片20产生的热量能够快速直接地传导至基板10并最终经由高导热效率的基板10散发出去，提高了发光二极管100的散热效率，使芯片20维持在低温的工作状态，提升发光二极管100的性能及使用寿命。如图3所示，为本发明第二实施例发光二极管300，本实施例中，基板310上形成有多个分离的容置槽314，每一容置槽314容置一芯片20。优选地，每一容置槽314呈向外渐扩状，从而将芯片20产生的光线反射至外界。本实施例中，容置槽314底部的面积大于芯片20的面积，芯片20的衬底22通过粘着材料350粘结于基板310内，芯片20的侧面与基板310之间形成间隙，芯片20的出光面与基板310的顶面312大致齐平。封装体330密封所述芯片20，封装体330包括填充于芯片20与基板310的间隙内的底层332以及位于基板 310的顶面312上的外层334。本实施例中，外层334内分布有荧光材料，其外表面336呈平面状。如图4所示，为发光二极管400第三实施例，其与前一实施例的不同之处在于本实施例中，芯片20的衬底22与基板410之间的间隙内填充有电气绝缘的导热膏460，增加芯片20与基板410之间热传导效率。封装体430包括填充于芯片20的PN结M与基板 410之间的间隙内的底层432以及位于基板410上的外层434。如图5所示，为发光二极管500第四实施例，本实施例中，封装体530包括填充于芯片20的PN结与基板410的间隙内的底层532、粘结于基板510上的中间层534、及位于中间层534上的外层536，其中外层536内填充有荧光材料，中间层534内填充有分散剂，外层536的外表面538为外凸的曲面，外层536与中间层534的界面535为一平面。芯片20 的衬底22与基板510之间同样填充有电气绝缘的导热膏560以增加两者之间的热传导效率，加速芯片20的热量的散发。前述实施例中，芯片20完全收容于基板10(310、410、510)内，封装体30 (330、430、 530)呈一体结构包覆所有芯片20。图6所示为本发明第五实施例，与前述实施例不同的是芯片20的PN结M突出于基板610之外，芯片20的衬底22与基板610之间形成有间隙，间隙内填充有导热膏660。封装体630包括多个分离的封装单体，每一封装单体密封其中一芯片20，从而芯片20产生的光线不会相互干扰或吸收，因此芯片20的分布也不再受到距离的限制，有效提升发光二极管600的出光率。以上实施例中，芯片20的P型与N型电极沈形成于芯片20同一侧面上，芯片 20与基板10(310、410、510、610)没有电路层16的部分直接接触。在其它实施例中，芯片的P型与N型电极也可分别形成于芯片的相对两侧面，如顶面与底面上，在此种情形下， 芯片的衬底可采用高参杂浓度的半导体(Heavily Doped Semiconductor)，其载子浓度 (Carrier Concentration)越高，导电率越好，一般以不小于5 X 108cm_3为宜，优选的不小于 IX IO9CnT3，如此能够让电流流过衬底，芯片直接置于基板的电路层上，位于芯片的底面上的电极与电路层形成电连接，位于芯片顶面上的电极则可通过打线的方式与电路层连接。
可以理解地是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种像应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
权利要求
1.一种发光二极管，包括基板、设于基板上的芯片、及密封所述芯片的封装体，其特征在于所述基板为不导电陶瓷材料，基板上直接形成电路层，所述芯片直接粘结于基板上并与电路层电性连接。
2.如权利要求1所述的发光二极管，其特征在于所述基板的材料为氮化硅、碳化硅、 氧化锆、碳化硼、二硼化钛、氧化铝、氮化铝，氧化铍或赛隆。
3.如权利要求1所述的发光二极管，其特征在于所述芯片与电路层呈错开设置，芯片的电极均形成于芯片的出光面上，并通过打线与电路层连接。
4.如权利要求1所述的发光二极管，其特征在于所述芯片的电极分别形成于芯片的相对两侧面上，芯片直接置于基板的电路层上，芯片与基板相连的侧面上的一电极直接与电路层相连，芯片的另一电极通过打线与电路层连接。
5.如权利要求1所述的发光二极管，其特征在于所述基板上设有收容槽，所述芯片收容于收容槽内，所述封装体填充于收容槽内，封装体的外表面与基板的外表面共面。
6.如权利要求1所述的发光二极管，其特征在于所述基板上设有若干收容槽，每一收容槽收容一芯片，所述收容槽的尺寸大于芯片的尺寸，所述芯片包括衬底及形成于衬底上的PN结，所述衬底位于收容槽内，衬底与基板之间形成间隙，所述间隙内填充有电气绝缘的导热膏。
7.如权利要求6所述的发光二极管，其特征在于所述PN结突出于基板之外。
8.如权利要求6所述的发光二极管，其特征在于所述PN结位于容置槽内且与基板形成间隙，所述封装体包括填充于PN结与基板之间的底层以及形成于基板外的外层，所述外层内分布有荧光材料。
9.如权利要求7所述的发光二极管，其特征在于所述封装体还包括形成于底层与外层之间的中间层，所述中间层内分布有分散剂。
10.如权利要求1所述的发光二极管，其特征在于还包括形成于基板上且裸露于封装体之外的两电极，电极的一端与电路层连接，另一端用于连接外界电源。
全文摘要
一种发光二极管，包括基板、设于基板上的芯片、及密封所述芯片的封装体，所述基板为不导电陶瓷材料，基板上直接形成电路层，所述芯片直接粘结于基板上并与电路层电性连接，有效减小芯片与基板之间的界面层，芯片产生的热量能够直接传导至基板散发，提升发光二极管的发光效率与使用寿命。
文档编号H01L33/62GK102376865SQ20101026288
公开日2012年3月14日 申请日期2010年8月25日 优先权日2010年8月25日
发明者赖志铭 申请人:富士迈半导体精密工业(上海)有限公司, 沛鑫能源科技股份有限公司