专利名称：形成双镶嵌结构的方法、半导体器件的制作方法
技术领域：
本发明涉及半导体技术领域，尤其涉及形成双镶嵌结构的方法以及半导体器件。
背景技术：
随着半导体技术的发展，集成电路的集成度越来越高，器件的特征尺寸(CD)越来越小，为了减小器件的RC(电阻电容)延迟，使用的介质层的材料越来越向低k(介电常数) 材料方向发展。现有技术中，在低k介质层中形成双镶嵌结构的方法为参考图la，提供基底10，在该基底10上形成有第一介质层11，第一介质层11的材料为SiOCH(碳氧化硅)，在该第一介质层11中形成有铜互连结构111，该铜互连结构为双镶嵌结构，也可以为其他的互连结构，图中只是示意性，并没有给出完整的互连结构。参考图lb，形成铜互连结构111后，继续在铜互连结构111上层形成互连结构时， 由于铜容易扩散至介质层中影响器件的性能，因此，在第一介质层11上形成扩散阻挡层 12，覆盖铜互连结构111，防止铜扩散至之后形成的第二介质层13(结合参考图Ic)中。其中，扩散阻挡层12的材料为掺氮碳化硅，其包括两层第一掺氮碳化硅层121和第二掺氮碳化硅层122，第一掺氮碳化硅层121形成于第一介质层11上，第二掺氮碳化硅层122形成于所述第一掺氮碳化硅层121上。第一掺氮碳化硅层121的含碳量小于第二掺氮碳化硅层 122的含碳量，采用含碳量较小的第一掺氮碳化硅层121的目的是为了使扩散阻挡层12与第一介质层11具有较好的粘附性。参考图lc，之后，在第二掺氮碳化硅层122上形成第二介质层13，该第二介质层13 的材料为SiOCH，其为低k材料。形成第二介质层13后，利用光刻、刻蚀工艺刻蚀二介质层 13、扩散阻挡层12，在所述第二介质层13、扩散阻挡层12中形成互连沟槽141和互连通孔 142，在互连沟槽141和互连通孔142内填充金属铜Cu后形成双镶嵌结构15。然而，经过长期的实践，发明人发现，第二掺氮碳化硅层122容易与低k材料的第二介质层13发生层裂的问题，这将导致器件的性能下降，甚至导致器件报废，不可用。现有技术中，有许多关于形成双镶嵌结构的方法，例如，2008年9月17日公开的公开号为CN101266941A的中国专利申请公开了一种“双镶嵌制造工艺”，然而，也没有解决以上所述的技术问题。
发明内容
本发明解决的问题是第二介质层和扩散阻挡层粘附性差，容易造成第二介质层和扩散阻挡层发生层裂。为解决上述问题，本发明提供一种形成双镶嵌结构的方法，包括提供基底，所述基底上依次形成有第一介质层和掺氮碳化硅层；在所述掺氮碳化硅层上形成应力缓冲层；在所述应力缓冲层上形成第二介质层，所述第二介质层的介电常数小于3. 5 ；
刻蚀所述第二介质层、应力缓冲层、掺氮碳化硅层形成互连沟槽和互连通孔；在所述互连沟槽和互连通孔内填充金属，形成双镶嵌结构。可选的，所述应力缓冲层为氧化硅层。可选的，所述氧化硅层的厚度范围为10埃-100埃。可选的，所述掺氮碳化硅层包括第一掺氮碳化硅层和第二掺氮碳化硅层，第二掺氮碳化硅层形成于所述第一掺氮碳化硅层上，所述第一掺氮碳化硅层中碳的含量小于第二掺氮碳化硅层中碳的含量。可选的，所述形成互连沟槽和互连通孔的方法为在所述第二介质层上形成具有沟槽的硬掩膜层；在所述具有沟槽的硬掩膜层上依次形成抗反射层、光刻胶层；图形化所述光刻胶层，定义出开口图形；以所述图形化的光刻胶层为掩膜，依次刻蚀所述抗反射层、硬掩膜层以及部分第二介质层，形成开口 ；去除所述图形化的光刻胶层和抗反射层；以所述具有沟槽的硬掩膜层为刻蚀图形，继续刻蚀所述第二介质层、应力缓冲层、 掺氮氮化硅层，对应所述沟槽在所述第二介质层形成互连沟槽，对应所述开口在第二介质层、应力缓冲层、掺氮碳化硅层形成互连通孔。可选的，所述第一介质层的材料为碳氧化硅或黑钻石；所述第二介质层的材料为碳氧化硅或黑钻石。可选的，所述金属为铜。本发明还提供一种半导体器件，包括基底，所述基底上形成有第一介质层；掺氮碳化硅层，形成于所述第一介质层上；应力缓冲层，形成于所述掺氮碳化硅层上；第二介质层，形成于所述应力缓冲层上，所述第二介质层的介电常数小于3. 5 ；双镶嵌结构，形成于所述第二介质层、应力缓冲层、掺氮碳化硅层。可选的，所述应力缓冲层为氧化硅层。可选的，所述氧化硅层的厚度范围为10埃-100埃。可选的，所述掺氮碳化硅层包括第一掺氮碳化硅层和第二掺氮碳化硅层，第二掺氮碳化硅层形成于所述第一掺氮碳化硅层上，所述第一掺氮碳化硅层中碳的含量小于第二掺氮碳化硅层中碳的含量。可选的，所述第一介质层的材料为碳氧化硅或者黑钻石；所述第二介质层的材料为碳氧化硅或黑钻石。可选的，所述双镶嵌结构的材料为铜。与现有技术相比，本发明具有以下优点本发明在掺氮碳化硅层上形成一层应力缓冲层，在具体实施例中，该应力缓冲层为氧化硅层，该应力缓冲层与低k第二介质层之间的应力差较小，使得应力缓冲层和低k第二介质层间的粘附性好，而且应力缓冲层与掺氮碳化硅层的应力差较小，使得应力缓冲层与掺氮碳化硅层的粘附性好，通过这样的方法可以使低k第二介质层和掺氮碳化硅层较好的粘附在一起，因此可以改善现有技术中，由于掺氮碳化硅层与低k第二介质层的粘附性差，造成掺氮碳化硅层与低k第二介质层出现层裂，导致器件性能下降，更有甚者，可能使器件不可用的缺陷。
图Ia 图Ic是现有技术中形成双镶嵌结构的剖面结构示意图；图2为本发明具体实施方式
的形成双镶嵌结构的方法的流程图；图3a 图池为本发明具体实施例的形成双镶嵌结构的剖面结构示意图。
具体实施例方式发明人经过长时间的钻研发现，由于第二掺氮碳化硅层与低k第二介质层之间的应力差大，从而造成了第二掺氮碳化硅层与低k第二介质层之间的粘附性差，容易出现层裂的问题。本发明具体实施方式
的形成双镶嵌结构的方法，以及形成半导体器件的方法，通过在掺氮碳化硅层与低k第二介质层之间形成一层应力缓冲层，该应力缓冲层与掺氮碳化硅层、低k第二介质层之间的应力差均较小，与两者之间的粘附性较好。为了使本领域的技术人员可以更好的理解本发明，下面结合附图详细说明本发明的具体实施方式
。图2为本发明具体实施方式
的形成双镶嵌结构的方法的流程图，参考图2，本发明具体实施方式
的形成双镶嵌结构的方法，包括步骤Si，提供基底，所述基底上形成有第一介质层；步骤S2，在所述第一介质层上形成掺氮碳化硅层；步骤S3，在所述掺氮碳化硅层上形成应力缓冲层；步骤S4，在所述应力缓冲层上形成第二介质层，所述第二介质层的介电常数小于 3. 5 ；步骤S5，刻蚀所述第二介质层、应力缓冲层、掺氮碳化硅层形成互连沟槽和互连通孔；步骤S6，在所述互连沟槽和互连通孔内填充金属，形成双镶嵌结构。图3a 图池为本发明具体实施例的形成双镶嵌结构的剖面结构示意图，为了使本领域的技术人员可以更好的理解本发明的具体实施方式
，下面结合图2、图3a 图池以及具体实施例详细说明本发明的具体实施方式
的形成双镶嵌结构的方法。结合参考图2与图3a，执行步骤Si，提供基底30，所述基底30上形成有第一介质层31。在所述基底30中形成有器件结构(图中未示)，例如栅结构、隔离沟槽结构等。在基底30中也可以形成有其他的器件结构(图中未示)。基底30的材料可以为单晶或非晶结构的硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。基底30上形成有第一介质层31，第一介质层31的材料为低k材料，k < 3. 5，第一介质层31中形成有互连结构311，在该具体实施例中，该互连结构311为双镶嵌结构(图中只是示意)，互连材料为铜，由于铜容易产生电迁移，在互连结构311上形成钴钨磷(图中未示)，防止电迁移。在本发明的其他实施例中，互连结构31也可以为钨栓塞和铝互连。结合参考图2与图北，执行步骤S2，在所述第一介质层31掺氮碳化硅层32。在本发明的具体实施例中，掺氮碳化硅层32包括第一掺氮碳化硅层321和第二掺氮碳化硅层 322，第二掺氮碳化硅层322形成于所述第一掺氮碳化硅层321上，所述第一掺氮碳化硅层 321的碳的含量小于第二掺氮碳化硅层322中碳的含量。第一掺氮碳化硅层321和第二掺氮碳化硅层322两者作为扩散阻挡层，起到防止之后形成的双镶嵌结构中的金属扩散至之后形成的第二介质层中的作用。第一掺氮碳化硅层321的含碳量小于第二掺氮碳化硅层322 的含碳量，采用含碳量较小的第一掺氮碳化硅层321的目的是为了使作为扩散阻挡层的掺氮碳化硅层与第一介质层31具有较好的粘附性。结合参考图2与图3c，执行步骤S3，在所述掺氮碳化硅层32上形成应力缓冲层 33，在本发明具体实施例中，即在第二掺氮碳化硅层322上形成应力缓冲层33 ；步骤S4，在所述应力缓冲层33上形成第二介质层34，所述第二介质层34的介电常数小于3. 5。在本发明的该具体实施例中，应力缓冲层33的材料为氧化硅。形成氧化硅材料的应力缓冲层33 的方法为化学气相沉积CVD。第二介质层34为低k材料的介质层，k < 3. 5，在本发明的该具体实施例中，第二介质层34的材料为SiOCH (碳氧化硅)，其厚度为10埃-100埃，形成该 SiOCH材料的第二介质层33的方法为化学气相沉积CVD。在本发明的其他实施例中，第二介质层34也可以为本领域技术人员公知的其他低k材料，例如黑钻石。该应力缓冲层33与第二掺氮碳化硅层322的应力差较小，使得应力缓冲层33与第二掺氮碳化硅层的粘附性好；而且，应力缓冲层33与第二介质层34之间的应力差较小， 使得应力缓冲层和第二介质层之间的粘附性好，因此通过应力缓冲层33可以使第二介质层34和第二掺氮碳化硅层322较好的粘附在一起，因此可以改善现有技术中，由于第二掺氮碳化硅层与第二介质层的粘附性差，造成第二层掺氮碳化硅层与第二介质层出现层裂， 导致器件性能下降，更有甚者，可能使器件不可用的缺陷。而且，本发明具体实施例中，第一掺氮碳化硅层321与低k的第一介质层之间的粘附性好，因此本发明具体实施例的掺氮碳化硅层32可以与低k的第一介质层和低k的第二介质层之间均具有好的粘附性，不会出现层裂的现象。结合参考图2和图3g，执行步骤S5，刻蚀所述第二介质层34、应力缓冲层33、掺氮碳化硅层32形成互连沟槽342和互连通孔343。在本发明具体实施例中，即为依次刻蚀所述第二介质层34、应力缓冲层33、第二掺氮碳化硅层322和第二掺氮碳化硅层321形成互连沟槽342和互连通孔343。其中，形成互连沟槽342和互连通孔343的具体方法为参考图3d，在第二介质层34上形成硬掩膜层35，然后利用光刻、刻蚀工艺在硬掩膜层35上形成沟槽351，该沟槽351定义出之后形成的互连沟槽。在该具体实施例中，硬掩膜层35的材料为氮化钛(TiN)。在其他实施例中，硬掩膜层35的材料也可以为氮化硅 (SiN)。参考图!Be，在所述具有沟槽351的硬掩膜层35上形成抗反射层36，在所述抗反射层36上形成光刻胶层37，图形化所述光刻胶层37，定义出开口 371图形。抗反射层36防止在图形化光刻胶层37的过程中，由于光的反射而影响光刻胶层37的图形化，影响在光刻胶层37形成的图形，从而最终影响形成的器件结构。参考图3f，以所述图形化的光刻胶层37为掩膜，依次刻蚀所述抗反射层36、硬掩膜层35以及部分第二介质层34，形成开口 341。开口 341在第二介质层34中的深度为整个第二介质层34的高度的70%以上。在本发明具体实施例中，形成所述开口 341的刻蚀工艺为等离子体刻蚀工艺，可以使用等离子体型刻蚀设备，所述刻蚀设备的腔体压力为50毫托至100毫托，功率为300瓦至1000瓦，CF4流量为IOOsccm至500sccm，氧气流量为IOOsccm 至500sccm，刻蚀反应时间为20s至120s。参考图3g，去除所述图形化的光刻胶层37和抗反射层36 ；以所述具有沟槽351的硬掩膜层35为刻蚀图形，继续刻蚀所述第二介质层34、应力缓冲层33、扩散阻挡层32，对应所述沟槽351在所述第二介质层34形成互连沟槽342 (结合参考图3d)，结合参考图3f，对应所述开口 341在第二介质层34、应力缓冲层33、扩散阻挡层32形成互连通孔343。形成所述互连沟槽342和通孔343的刻蚀工艺为等离子体刻蚀工艺，可以使用等离子体型刻蚀设备，所述刻蚀设备的腔体压力为50毫托至100毫托，功率为300瓦至1000瓦，CF4流量为 IOOsccm至500sccm，刻蚀反应时间为20s至100s。在执行完以上步骤形成互连沟槽以及通孔后，去除硬掩膜层35，结合参考图2和图池，执行步骤S6，在所述互连沟槽342和互连通孔343内填充金属，形成双镶嵌结构344。 在本发明的该具体实施例中，填充的金属为铜。具体填充工艺为，利用电化学沉积(ECD)工艺沉积铜，将铜填充于所述互连沟槽342和互连通孔343中，之后平坦化工艺平坦化沉积的铜。在第二介质层中形成双镶嵌结构后，在第二层介质层上继续形成低k介质层，并在该低k介质层中形成双镶嵌结构时，形成双镶嵌结构的方法也可以为以上所述的形成双镶嵌结构的方法。另外，参考图3h，本发明的半导体器件包括基底30，所述基底30上形成有第一介质层31，在本发明具体实施例中，第一介质层31的介电常数小于3. 5，所述第一介质层31 中形成有互连结构311 ；形成于第一介质层33上的掺氮碳化硅层32，在本发明具体实施例中，掺氮碳化硅层32包括第一掺氮碳化硅层321和第二掺氮碳化硅层322，第二掺氮碳化硅层322形成于所述第一掺氮碳化硅层321上，所述第一掺氮碳化硅层321的碳的含量小于第二掺氮碳化硅层322中碳的含量；应力缓冲层33，形成于所述第二层掺氮碳化硅层322 上；第二介质层；34，形成于所述应力缓冲层33上，所述第二介质层34的介电常数小于3. 5 ； 双镶嵌结构344，形成于所述第二介质层34、应力缓冲层33、掺氮碳化硅层32，具体为，形成于所述第二介质层34、应力缓冲层33、第二掺氮碳化硅层322和第一掺氮碳化硅层321。在基底30中也可以形成有其他的器件结构(图中未示)。基底30的材料可以为单晶或非晶结构的硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。基底30上形成有第一介质层31，第一介质层31的材料为低 k材料，k< 3. 5，第一介质层31中形成有互连结构311，在该具体实施例中，该互连结构311 为双镶嵌结构(图中只是示意)，互连材料为铜，由于铜容易产生电迁移，在互连结构311上形成钴钨磷(图中未示)，防止电迁移。在本发明的其他实施例中，互连结构31也可以为钨栓塞和铝互连。在本发明的具体实施例中，所述第一介质层31和第二介质层34的材料为SiOCH， 也可以为本领域技术人员公知的其他材料，例如黑钻石。在本发明的具体实施例中，所述应力缓冲层为氧化硅层。所述氧化硅层的厚度范围为10埃-100埃。所述双镶嵌结构的材料为铜。 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种形成双镶嵌结构的方法，其特征在于，包括提供基底，所述基底上依次形成有第一介质层和掺氮碳化硅层； 在所述掺氮碳化硅层上形成应力缓冲层；在所述应力缓冲层上形成第二介质层，所述第二介质层的介电常数小于3. 5 ； 刻蚀所述第二介质层、应力缓冲层、掺氮碳化硅层形成互连沟槽和互连通孔； 在所述互连沟槽和互连通孔内填充金属，形成双镶嵌结构。
2.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述应力缓冲层为氧化硅层。
3.如权利要求2所述的形成双镶嵌结构的方法，其特征在于，所述氧化硅层的厚度范围为10埃-100埃。
4.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述掺氮碳化硅层包括第一掺氮碳化硅层和第二掺氮碳化硅层，第二掺氮碳化硅层形成于所述第一掺氮碳化硅层上，所述第一掺氮碳化硅层中碳的含量小于第二掺氮碳化硅层中碳的含量。
5.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述形成互连沟槽和互连通孔的方法为在所述第二介质层上形成具有沟槽的硬掩膜层；在所述具有沟槽的硬掩膜层上依次形成抗反射层、光刻胶层；图形化所述光刻胶层，定义出开口图形；以所述图形化的光刻胶层为掩膜，依次刻蚀所述抗反射层、硬掩膜层以及部分第二介质层，形成开口 ；去除所述图形化的光刻胶层和抗反射层；以所述具有沟槽的硬掩膜层为刻蚀图形，继续刻蚀所述第二介质层、应力缓冲层、掺氮氮化硅层，对应所述沟槽在所述第二介质层形成互连沟槽，对应所述开口在第二介质层、应力缓冲层、掺氮碳化硅层形成互连通孔。
6.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述第一介质层的材料为碳氧化硅或黑钻石；所述第二介质层的材料为碳氧化硅或黑钻石。
7.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述金属为铜。
8.一种半导体器件，其特征在于，包括 基底，所述基底上形成有第一介质层； 掺氮碳化硅层，形成于所述第一介质层上； 应力缓冲层，形成于所述掺氮碳化硅层上；第二介质层，形成于所述应力缓冲层上，所述第二介质层的介电常数小于3.5 ； 双镶嵌结构，形成于所述第二介质层、应力缓冲层、掺氮碳化硅层。
9.如权利要求8所述的半导体器件，其特征在于，所述应力缓冲层为氧化硅层。
10.如权利要求9所述的半导体器件，其特征在于，所述氧化硅层的厚度范围为10 埃-100埃。
11.如权利要求8所述的半导体器件，其特征在于，所述掺氮碳化硅层包括第一掺氮碳化硅层和第二掺氮碳化硅层，第二掺氮碳化硅层形成于所述第一掺氮碳化硅层上，所述第一掺氮碳化硅层中碳的含量小于第二掺氮碳化硅层中碳的含量。
12.如权利要求8所述的半导体器件，其特征在于，所述第一介质层的材料为碳氧化硅或者黑钻石；所述第二介质层的材料为碳氧化硅或黑钻石。
13.如权利要求8所述的半导体器件，其特征在于，所述双镶嵌结构的材料为铜。
全文摘要
一种形成双镶嵌结构的方法、半导体器件，形成双镶嵌结构的方法，包括提供基底，所述基底上依次形成有第一介质层和掺氮碳化硅层；在所述掺氮碳化硅层上形成应力缓冲层；在所述应力缓冲层上形成第二介质层，所述第二介质层的介电常数小于3.5；刻蚀所述第二介质层、应力缓冲层、掺氮碳化硅层形成互连沟槽和互连通孔；在所述互连沟槽和互连通孔内填充金属，形成双镶嵌结构。本发明可以克服第二介质层与掺氮碳化硅层发生层裂的问题。
文档编号H01L21/768GK102468218SQ20101053203
公开日2012年5月23日 申请日期2010年10月29日 优先权日2010年10月29日
发明者周鸣 申请人:中芯国际集成电路制造(北京)有限公司