专利名称：高压元件及其制造方法
技术领域：
本发明涉及一种高压元件及其制造方法，特别是指ー种利用源极与漏极间的深沟绝缘结构以提高崩溃电压的高压元件及其制造方法。
背景技术：
图I显示ー种高压 元件剖视图，其结构如下。于P型基板11中形成绝缘结构12以定义第一元件区100与第二元件区200,绝缘结构12例如为区域氧化(local oxidation ofsilicon, L0C0S)结构。于P型基板11上，形成栅极13 ;于第一元件区100中，形成N型源极14、P型本体极16、与P型本体区17 ;于第二元件区200中，形成N型漏极15 ;在源极14与漏极15之间，形成N型井区18。当元件于操作时，往往会耦接至数十至数百伏特的高压，为提高高压元件所能承受的高电压，以增加高压元件的应用范围，需要在高压元件中，降低闻电压所广生的闻电场，以提闻兀件的崩溃电压。有鉴于此，本发明即针对上述现有技术的不足，提出一种高压元件及其制造方法，可降低高电压在元件内部所造成的高电场；或是提高元件操作的崩溃电压，以增加高压元件的应用范围。
发明内容
本发明目的在于克服现有技术的不足与缺陷，提出一种种高压元件及其制造方法。为达上述目的，本发明提供了一种高压元件，包含一第一导电型基板，其具有绝缘结构以定义元件区；ー栅极，形成于该第一导电型基板上；一源极与ー漏极，形成于该元件区中，具有第二导电型杂质掺杂，分别形成于该栅极两侧；一第二导电型井区，形成于该第一导电型基板中，由俯视图视之，该漏极位于该第二导电型井区中；以及至少ー第一深沟绝缘结构，形成于该第一导电型基板中，由俯视图视之，该第一深沟绝缘结构位于该第二导电型井区中，且位于该漏极与源极之间，由剖视图视之，其深度大于该第二导电型井区。就另ー观点，本发明也提供了一种高压元件制造方法，包含于ー第一导电型基板，形成一绝缘结构以定义元件区；形成ー栅极于该第一导电型基板上；分别形成一源极与一漏极于该元件区中并设置于该栅极两侧，该源极与漏极具有第二导电型杂质掺杂；形成一第二导电型井区于该第一导电型基板中，由俯视图视之，该漏极位于该第二导电型井区中；以及形成至少ー第一深沟绝缘结构于该第一导电型基板中，由俯视图视之，该第一深沟绝缘结构位于该第二导电型井区中，且位于该漏极与源极之间，由剖视图视之，其深度大于该第二导电型井区。上述高压元件可更包含一第一外围区，具有第一导电型杂质掺杂，由俯视图视之，该第一外围区完全或部分包围该第一深沟绝缘结构，由剖视图视之，其深度小于该第二导电型井区。上述高压元件可更包含一本体区，由俯视图与剖视图视之，该本体区包覆该源扱。
上述高压元件由剖视图视之，其中该绝缘结构与该栅极可部分重叠，且部分该绝缘结构位于该栅极下方。上述高压元件可更包含一第二深沟绝缘结构，形成于该元件区外围，与该绝缘结构共同定义该元件区。上述高压元件可更包含一第二外围区，具有第二导电型杂质掺杂，由俯视图视之，该第二外围区完全或部分包围该第一外围区，由剖视图视之，其深度小于该第二导电型井区。下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
图I显示ー种高压元件剖视图；图2A与2B显示本发明的第一个实施例；图2C与2D解释第一个实施例如何降低元件内部电场；图3A-3D显示显示本发明的第二个实施例；图4显示本发明的第三个实施例；图5显示本发明的第四个实施例；图6A与6B显示本发明的第五个实施例；图7A与7B显示本发明的第六个实施例；图8A与8B显示本发明的第七个实施例。图中符号说明11 基板12绝缘结构13 栅极14 源极15 漏极16本体极17本体区18第二导电型井区19第一深沟绝缘结构20第一外围区21第二深沟绝缘结构22第二外围区100，200 元件区
具体实施例方式本发明中的图式均属示意，主要意在表示エ艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。 请參阅图2A与2B，显示本发明的第一个实施例。图2A显示本实施例的俯视图；请同时參阅图2B，显示在图2A中 ，AA’剖线的剖视示意图。首先，提供第一导电型基板11，其具有绝缘结构12以定义元件区100与200。接着，于第一导电型基板11上，形成栅极13。然后，于第一元件区100中，形成第二导电型源极14、第一导电型本体极16、与第一导电型本体区17。于第二元件区200中，形成第二导电型漏极15。在源极14与漏极15之间，形成第二导电型井区18。于基板11中，形成第一深沟绝缘结构19，由俯视2A视之，第一深沟绝缘结构19位于第二导电型井区18中，且位于漏极14与源极15之间，由剖视2B视之，第一深沟绝缘结构19深度大于第二导电型井区18。其中，由剖视2B视之，绝缘结构12与栅极13部分重叠，且部分绝缘结构12位于13栅极下方。由俯视2A与剖视2B视之，本体区17包覆源极14。请參阅图2C与2D，解释第一个实施例如何降低元件内部电场。如图2C所示，于PN接面中，例如于N型区域内，形成第一深沟绝缘结构19，且第一深沟绝缘结构19深度较N型区域深。较佳的实施方式，为多个第一深沟绝缘结构19以垂直于电场方向并相隔适当距离排列，但此仅为较佳而非绝对必要，亦即第一深沟绝缘结构19不必须对齐成为一列，且其间距离不必须为等距关系。请參考图2D，显示PN接面中，电场与位置的关系曲线。如图所示，未设置第一深沟绝缘结构19的电场与位置关系曲线如图中的虚线所示，于PN接面附近有电场的相对极大值。图中的实线显示具有第一深沟绝缘结构19的电场与位置关系曲线。相对于未设置第一深沟绝缘结构19的电场与位置关系曲线，具有第一深沟绝缘结构19的电场与位置关系曲线明显将PN接面附近的电场降低。图3A-3D显示本发明的第二个实施例。图3A显示本实施例的俯视图；而图3B-3D显示本实施例在图3A中，BB’剖线的制造流程剖视示意图。请參阅图3A，显示本实施例与第一个实施例不同之处在于在第一深沟绝缘结构19的外围，形成了具有第一导电型杂质掺杂的第一外围区20。由俯视3A视之，第一外围区20可完全包围第一深沟绝缘结构19(如图)，或仅部分包围第一深沟绝缘结构19 (后者情况下，例如，第一外围区20可仅包围第一深沟绝缘结构19的上侧、下侧、或上下两侧)；由剖视3D视之，第一外围区20深度小于第二导电型井区18。请參阅图3B-3D的制造流程示意图。首先提供具有第一导电型基板11，基板11例如但不限于P型基板，并于其中形成第一外围区20与第一深沟绝缘结构19。接下来，如图3C所示，形成绝缘结构12以定义第一元件区100与第二元件区200，以及第二导电型井区18 ;其中，绝缘结构12例如可为如图3C所示的LOCOS结构，亦可为浅沟槽绝缘(shallowtrench isolation, STI)结构。接下来请继续參阅图3D，于基板11上，形成栅极13。接着，通过微影技术与栅极13的屏蔽，并以离子植入技木，将第一导电型杂质，例如但不限于为P型杂质，以加速离子的形式，植入定义的区域内，以形成本体区17与本体极16。再接下来，通过微影技术与栅极13的屏蔽，并以离子植入技术，将第二导电型杂质，例如但不限于为N型杂质，以加速离子的形式，植入定义的区域内，以形成源极14与漏极15。图4显示本发明的第三个实施例，与第一个实施例不同的是，本实施例应用本发明于另ー种高压元件中，如图4所示的横向双扩散金属氧化物半导体(lateral doublediffused metal oxide semiconductor, LDM0S)兀件。与第一个实施例不同的是，本实施例显示本发明可以应用于不具有本体区17的LDMOS元件。图5显示本发明的第四个实施例，本实施例与第三个实施例相似，但应用本发明于另ー种高压元件，也就是双扩散漏极金属氧化物半导体(double diffused drain metaloxide semiconductor, DDDMOS)的剖视示意图。与第三个实施例不同的是，本实施例显示本发明可以应用于栅极13与绝缘结构不相互重叠的DDDMOS元件。其中，绝缘结构12例如可为如图5所示的LOCOS结构，亦可为STI结构。图6A与6B显示本发明的第五个实施例，图6A显示本实施例的俯视图；而图6B显示本实施例在图6A中，CC’剖线的剖视示意图。与第一个实施例不同的是，此高压元件中，由俯视6A视之，第一外围区20仅位于第一深沟绝缘结构19的上下两侧边，而非完全包围第一深沟绝缘结构19。由此可知，第一外围区20亦可以为各种形状的设计，而不限定于各实施例所示的矩形。接下来请參阅图7A与7B，显示本发明的第六个实施例，图7A显示本实施例的俯视图；而图7B显示本实施例在图7A中，DD’剖线的剖视示意图。与第二个实施例不同的是，此高压元件的栅极13为环状结构。另外，本实施例意在说明，某些高压元件具有第二深沟绝缘结构21，形成于元件区100与200外围，与绝缘结构12共同定义元件区100与200，而本发明可应用于此种具有第二深沟绝缘结构21的高压元件中。在エ艺上，第一深沟绝缘结构19可与第二深沟绝缘结构21利用相同的エ艺步骤形成，而不需要増加步骤。图8A与SB显示本发明的第七个实施例，与第二个实施例不同的是，此高压元件更包含第二外围区22，具有第二导电型杂质掺杂，由俯视8A视之，第二外围区22可完全包围第一外围区20 (如图)，或仅部分包围第一外围区20 (例如包围其上侧、下側、或上下两侧)。由剖视8B视之，第二外围区22深度小于第二导电型井区18。以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在不影响元件主要的特性下，可加入其它エ艺步骤或结构，如深井区等；又如，微影技术并不限于光罩技术，亦可包含电子束微影技木；再如，本 发明亦可以应用于对称型的高压元件，只要将相关的其它区，例如第二导电型井区18等作相对设置即可，并可相对设置第一深沟绝缘结构19、第一外围区20、与第二外围区22等；再如，各实施例所述的高压元件制造方法流程，其步骤顺序亦可以改变或互換，只要考量相对关系与热预算等。本发明的范围应涵盖上述及其它所有等效变化。
权利要求
1.一种高压元件，其特征在于，包含 一第一导电型基板，其具有绝缘结构以定义元件区； ー栅极，形成于该第一导电型基板上； 一源极与ー漏极，形成于该元件区中，具有第二导电型杂质掺杂，分别形成于该栅极两侧； 一第二导电型井区，形成于该第一导电型基板中，由俯视图视之，该漏极位于该第二导电型井区中；以及 至少ー第一深沟绝缘结构，形成于该第一导电型基板中，由俯视图视之，该第一深沟绝缘结构位于该第二导电型井区中，且位于该漏极与源极之间，由剖视图视之，其深度大于该第二导电型井区。
2.如权利要求I所述的高压元件，其中，还包含一第一外围区，具有第一导电型杂质掺杂，由俯视图视之，该第一外围区完全或部分包围该第一深沟绝缘结构，由剖视图视之，其深度小于该第二导电型井区。
3.如权利要求I所述的高压元件，其中，还包含一本体区，由俯视图与剖视图视之，该本体区包覆该源极。
4.如权利要求I所述的高压元件，由剖视图视之，其中，该绝缘结构与该栅极部分重叠，且部分该绝缘结构位于该栅极下方。
5.如权利要求I所述的高压元件，其中，还包含一第二深沟绝缘结构，形成于该元件区外围，与该绝缘结构共同定义该元件区。
6.如权利要求I所述的高压元件，其中，还包含一第二外围区，具有第二导电型杂质掺杂，由俯视图视之，该第二外围区完全或部分包围该第一外围区，由剖视图视之，其深度小于该第二导电型井区。
7.一种高压元件制造方法，其特征在于，包含 于ー第一导电型基板，形成一绝缘结构以定义元件区； 形成ー栅极于该第一导电型基板上； 分别形成一源极与ー漏极于该元件区中并设置于该栅极两侧，该源极与漏极具有第二导电型杂质掺杂； 形成一第二导电型井区于该第一导电型基板中，由俯视图视之，该漏极位于该第二导电型井区中；以及 形成至少ー第一深沟绝缘结构于该第一导电型基板中，由俯视图视之，该第一深沟绝缘结构位于该第二导电型井区中，且位于该漏极与源极之间，由剖视图视之，其深度大于该第二导电型井区。
8.如权利要求7所述的高压元件制造方法，其中，还包含形成一第一外围区，具有第一导电型杂质掺杂，由俯视图视之，该第一外围区完全或部分包围该第一深沟绝缘结构，由剖视图视之，其深度小于该第二导电型井区。
9.如权利要求7所述之高压元件制造方法，其中，还包含形成一本体区，由俯视图与剖视图视之，该本体区包覆该源扱。
10.如权利要求7所述的高压元件制造方法，由剖视图视之，其中，该绝缘结构与该栅极部分重叠，且部分该绝缘结构位于该栅极下方。
11.如权利要求7所述的高压元件制造方法，其中，还包含形成一第二深沟绝缘结构于该元件区外围，与该绝缘结构共同定义该元件区。
12.如权利要求8所述的高压元件制造方法，其中，还包含形成一第二外围区，具有第ニ导电型杂质掺杂，由俯视图视之，该第二外围区完全或部分包围该第一外围区，由剖视图视之，其深度小于该第二导电型井区。
全文摘要
本发明提出一种高压元件及其制造方法。高压元件包含第一导电型基板，其具有绝缘结构以定义元件区；栅极，形成于第一导电型基板上；源极与漏极，形成于元件区中，具有第二导电型杂质掺杂，分别形成于栅极两侧；第二导电型井区，形成于第一导电型基板中，由俯视图视之，漏极位于第二导电型井区中；以及第一深沟绝缘结构，形成于第一导电型基板中，由俯视图视之，第一深沟绝缘结构位于第二导电型井区中，且位于漏极与源极之间，由剖视图视之，其深度大于第二导电型井区。
文档编号H01L21/336GK102646706SQ201110041089
公开日2012年8月22日 申请日期2011年2月17日 优先权日2011年2月17日
发明者罗国轩, 黄宗义 申请人:立锜科技股份有限公司