专利名称：图形衬底和led芯片的制作方法
技术领域：
本发明涉及LED芯片结构技术领域，尤其涉及一种图形衬底和LED芯片。
背景技术：
随着半导体照明技术的发展，发光二极管(Light Emitting Diode，简称LED)的白光流明效率也得到了很大地提高。半导体固体LED光源的光是由固体材料本身产生的，这些材料的折射率η都大于 2，远大于空气或自由空间的折射率(n = 1)。因此，LED光源从光出射的角度来看，主要存在以下三种损耗一、由于界面处折射率不匹配导致的反射(Fresnel loss)和沿界面损耗波的存在所造成的界面损耗；二、媒质内的全反射当一束光从光密媒质向光疏媒质射入时，如果入射角大于临界角，就会在界面处发生全反射。假设光密媒质的折射率是n2，光疏媒质的折射率是Ii1，则临界角Θ。定义为e。= arcsin(ni/n2)。由于全反射的存在，只有限于一出射圆锥体(该圆锥体的立体角是2 π (1-cos θ。))范围内的光能够从光密媒质传播到光疏媒质，出光率等于(l-c0Se。)/2，或者近似为θ。2/4，或者更简单地近似为(Ii1Ai2) 74，该近似算法在Θ。很小时成立。三、媒质吸收如果传播媒质存在不等于零的吸收系数α，则光强会随着在媒质中的传播距离成指数衰减，衰减函数为exp (-at)。在以氮化镓(GaN)为基础的可见光LED光源中，发光介质InGaN的折射率因不同铟组分会有不同，但都大于2. 46。这就意味着在InGaN中产生的光只有一小部分能从光密媒质中射出。对于一个薄膜氮化镓(GaN)可见光LED，光线有两个出射锥体。这就相当于在 hGaN中所产生的光中大约只有8%能出射。针对由于全反射所造成的低出光效率，现有技术提出几种改进方法，如表面粗化，通过降低全反射来降低光损耗，LED芯片倒角，通过增加出光锥来提高出光率，以及光子晶体，针对特定波长增强光自发辐射率和光出射。在产业化环境中，图形衬底和透明电极铟锡氧化物andium-Tin Oxide，简称ΙΤ0)膜也都是常见的提升 LED 出光效率(Light Extraction Efficiency，简称 LEE)的方法。图形衬底与表面粗化类似，通过粗化光学界面，增强光漫散射，弱化全内反射对LEE的制约。图形衬底不但能够提升LEE，也能增加内量子效率(Internal Quantum Efficiency，简称IQE)，图形衬底是高效率LED不可或缺的关键技术，但是在实际使用中， 现有图形衬底技术有着较大的局限性。现有技术中的图形衬底主要有两种形式，图IA为现有技术的一种图形衬底剖面结构示意图，图IB为现有技术的另一种图形衬底剖面结构示意图，如图IA和图IB所示，图形衬底包括基本衬底10和形成在基本衬底10表面的图形凸起101。图IA所示的图形衬底的图形凸起101的横截面的形状为三角形，图IB所示的图形衬底的图形凸起101的横截面的形状为截顶三角形或梯形。
图形衬底对外延质量的提高主要是基于其在外延早期引入的加强横向外延效果。 对此，可以作这样的理解穿透位错倾向于沿生长速度最快的方向生长。如果垂直生长速度远大于横向生长速度，则穿透位错大体上垂直外延层表面向上穿透。这是非常不利的，穿透位错如果穿过发光层，会直接引入非辐射发光中心，从而降低发光效率。反之，如果横向生长速度远大于垂直生长速度，则穿透位错会被弯曲到朝水平方向穿透。位错的横向穿透对提高器件的发光效率是非常有利的，主要表现在以下三个方面一、某部分位横向位错线可能释放外延层和衬底间的应力。二、这将大大增加了位错间相遇的几率，使得位错反应成为可能，一些博格斯矢量大小相等符号相反的位错可能成对湮灭，从而整体上起到降低位错密度的作用。三、一些位错可能获得机会终止在图形凸起方向上的外延层-衬底界面上。图2A为在图IA所示的图形衬底上进行外延生长时穿透位错的分布示意图。如图 2A所示，缓冲层21和外延层20形成在基本衬底10和图形凸起101上。图形凸起101的侧壁一般是由高密勒指数面构成，所以不太可能发生沿侧壁方向的外延生长。这样就可能在图形凸起101周边形成了横向外延区222，部分位错在横向外延区222中获得弯曲甚至湮灭形成终止于外延层内部的位错环231。大部分位错成为穿透位错232。由于横向外延区 222很小，因此对晶体质量的提高帮助有限。图2B为在图IB所示的图形衬底上进行外延生长时穿透位错的分布示意图。如图 2B所示，横向外延区222变得更小，对晶体质量的提高帮助更少。并且，由于图形凸起101 上表面也提供了一个额外的外延表面，在上下外延层相交时，有可能引入新的缺陷如小角晶界233等。
发明内容
本发明提供一种图形衬底和LED芯片，以增大横向外延区，提高LED芯片的发光效率，从而改善LED芯片的光电性能。本发明提供一种图形衬底，包括基本衬底和形成在所述基本衬底上的阵列形式排列的图形凸起，还包括图形凸起掩膜，所述图形凸起掩膜至少覆盖所述图形凸起的顶部。如上所述的图形衬底，其中，所述图形凸起掩膜的材料为二氧化硅和二氧化钛交替沉积形成的混合物、二氧化硅、氮化硅或二氧化钛。如上所述的图形衬底，其中，所述图形凸起掩膜的厚度为100-2000纳米。如上所述的图形衬底，其中，所述图形凸起的顶部宽度不大于所述图形凸起的底部宽度，并且所述图形凸起的底部宽度为1-10微米，所述图形凸起之间的间距为2-5微米，所述图形凸起的高度为1-3 微米。如上所述的图形衬底，其中，所述图形凸起的横截面的形状为梯形或三角形。如上所述的图形衬底，其中，
所述图形衬底的外表面形成有纳米凸起和纳米凹陷。如上所述的图形衬底，其中，所述纳米凸起和所述纳米凹陷的横向尺寸均为30-100纳米，纵向尺寸均为 50-200 纳米。如上所述的图形衬底，其中，所述基本衬底的材料为蓝宝石、碳化硅、硅、砷化镓、氮化镓、氮化铝或尖晶石，所述图形凸起的材料与所述基本衬底的材料相同，所述图形凸起的材料与所述图形凸起掩膜的材料不同。如上所述的图形衬底，其中，所述图形凸起的材料与所述图形凸起掩膜的材料相同，所述图形凸起掩膜的材料与所述基本衬底的材料不同。本发明提供一种LED芯片，包括外延层、透明导电层和连接电极，还包括本发明提供的图形衬底；所述外延层和透明导电层依次生长在所述图形衬底上。如上所述的LED芯片，其中，所述外延层包括依次生长在所述图形衬底上的N型导电层、发光层和P型导电层；所述外延层上形成有至少一个外延层平台，所述外延层平台的底面露出所述N型导电层；所述连接电极包括N型电极和P型电极，所述N型电极与所述N型导电层相连通， 所述P型电极与所述透明导电层相连通。如上所述的LED芯片，其中，所述透明导电层表面形成有阵列形式排列的透明导电层凸起。本发明提供的图形衬底和LED芯片，通过图形凸起掩膜的设置，在该图形衬底上生长的外延层可以通过横向外延的方式覆盖图形凸起掩膜，穿透位错会弯曲到朝向水平方向穿透，增大了横向外延区，提高LED芯片的发光效率，从而改善LED芯片的光电性能。
图1A为现有技术的一种图形衬底剖面结构示意图；图1B为现有技术的另一种图形衬底剖面结构示意图；图2A为在图IA所示的图形衬底上进行外延生长时穿透位错的分布示意图；图2B为在图IB所示的图形衬底上进行外延生长时穿透位错的分布示意图；图3A为本发明实施例一提供的图形衬底剖面结构示意图；图3B和图3C为本发明实施例一提供的图形衬底的制作过程结构示意图；图3D为本发明实施例一提供的图形衬底上外延过程中穿透位错结构示意图；图4A为本发明实施例二提供的图形衬底剖面结构示意图；图4B为本发明实施例二提供的图形衬底上外延过程中穿透位错结构示意图；图5A为本发明实施例三提供的图形衬底剖面结构示意图；图5B为本发明实施例三提供的图形衬底上外延过程中穿透位错结构示意图；图6A为本发明实施例四提供的一种图形衬底剖面结构示意图； 图6B为本发明实施例四提供的另一种图形衬底剖面结构示意图； 图7A为本发明实施例五提供的一种LED芯片剖面结构示意图； 图7B为本发明实施例五提供的另一种LED芯片剖面结构示意图； 图7C为本发明实施例五提供的再一种LED芯片剖面结构示意图。 附图标记
10-基本衬底； 21-缓冲层； 232-穿透位错； 102-图形凸起掩膜； 106-纳米凸起； 40-发光层； 70-钝化层；
101-图形凸起； 231-位错环； 233-小角晶界； 103-保护掩膜； 106，-纳米凹陷 50-P型导电层； 81-N型电极；
20-外延层； 222-横向外延区； 10’ -衬底； 105-纳米掩膜凸起 30-N型导电层； 60-透明导电层； 82-P型电极。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例， 对本发明实施例中的技术方案进行清楚、完整地描述。需要说明的是，在附图或说明书中， 相似或相同的元件皆使用相同的附图标记。本发明实施例提供了一种图形衬底，包括基本衬底和形成在基本衬底上的阵列形式排列的图形凸起，还包括图形凸起掩膜，图形凸起掩膜至少覆盖图形凸起的顶部。在本实施例中，图形凸起呈阵列形式排列，如六角密堆积分布。图形凸起掩膜至少覆盖图形凸起的顶部，即图形凸起掩膜可以覆盖图形凸起的上部外表面，也可以覆盖图形凸起的全部外表面。本发明实施例提供的图形衬底，通过图形凸起掩膜的设置，在该图形衬底上生长的外延层可以通过横向外延的方式覆盖图形凸起掩膜，穿透位错会弯曲到朝向水平方向穿透，增大了横向外延区，提高LED芯片的发光效率，从而改善LED芯片的光电性能。在本实施例中，基本衬底的材料具体可以为蓝宝石(sapphire)、碳化硅(SiC)、硅 (Si)、砷化镓(GaAs)、氮化镓(GaN)、氮化铝(AN)、或尖晶石(MgAl2O4)等适用于A1N、GaN, AlGaN, InGaN, AlInGaN外延生长的衬底材料。优选地，图形凸起的材料与基本衬底的材料相同，图形凸起具体可以在基本衬底上进行蚀刻形成。在本实施例中，图形凸起的材料与基本衬底的材料相同时，图形凸起掩膜的材料与图形凸起和基本衬底的材料不同，优选地，图形凸起掩膜的材料为二氧化硅(SiO2)和二氧化钛(TiO2)交替沉积形成的混合物、二氧化硅(SiO2)、氮化硅(SiNx)或二氧化钛(TiO2)。 二氧化硅、氮化硅和二氧化钛都是耐高温、化学性质稳定的透明材料，图形凸起掩膜的材料可以为其中之一的单一材料，也可以为多层材料交替沉积而成，如可以由二氧化硅和二氧化钛交替沉积1-20次形成。在本实施例中，优选地，图形凸起的顶部宽度不大于图形凸起的底部宽度，并且图形凸起的底部宽度为1-10微米，优选地，图形凸起的底部宽度为2-5微米，图形凸起之间的间距为2-5微米，图形凸起的高度为1-3微米。图形凸起的顶部宽度具体为图形凸起的顶部最大的宽度，图形凸起的底部宽度具体为图形凸起的底部最大的宽度。在本实施例中，优选地，图形凸起掩膜的厚度范围为100-2000纳米，如可以为 100-300纳米。由二氧化硅和二氧化钛交替沉积形成的图形凸起掩膜，每层二氧化硅膜或二氧化钛膜的厚度具体可以为50-100纳米。在本实施例中，图形凸起的材料与图形凸起掩膜的材料也可以相同，而图形凸起掩膜的材料与基本衬底的材料不同，图形凸起也可以直接由图形凸起掩膜构成，无需对基本衬底进行刻蚀而形成图形凸起，简化了制作工艺。此时图形凸起掩膜的厚度优选地为 1000-2000 纳米。在本实施例中，优选地，图形凸起的横截面的形状为梯形或三角形。图形衬底的图形凸起的形状可以为多种，如图形凸起为其横截面为三角形的圆锥体或棱锥体，或者为其横截面为梯形的锥台或棱台，图形凸起的具体形状不以本实施例为限。以下通过实施例对图形凸起的横截面的形状为梯形或三角形的图形衬底结构作详细介绍。实施例一图3A为本发明实施例一提供的图形衬底剖面结构示意图。如图3A所示，该图形衬底包括基本衬底10和形成在基本衬底10上的阵列形式排列的图形凸起101，图形凸起 101的横截面的形状为梯形，图形凸起掩膜102覆盖图形凸起101的顶部表面。图;3B和图 3C为本发明实施例一提供的图形衬底的制作过程结构示意图。如图;3B和图3C所示，本实施例中的各层次的结构及形成过程具体可以为如图:3B所示，首先，在衬底10’上沉积一层与图形凸起掩膜102对应的薄膜层，再在与图形凸起掩膜102对应的薄膜层上沉积一层光刻胶、金属(Ni，Au等)或二氧化硅、氮化硅，形成图形凸起掩膜102的保护掩膜103，以对图形凸起掩膜102起到保护作用，然后将光刻图形刻蚀到保护掩膜103上和图形凸起掩膜102上，如图3C所示。通过干法刻蚀，如等离子(ICP)刻蚀，或湿法刻蚀，如浓硫酸浓磷酸(H2Si04+H3P04)，将衬底10’蚀刻出图形凸起101，衬底上未被蚀刻的部分即为基本衬底10。若保护掩膜103为光刻胶、金属(Ni，Au 等)，则再将保护掩膜103通过溶剂溶解，即可获得如图3A所示的LED图形衬底。图3D为本发明实施例一提供的图形衬底上外延过程中穿透位错结构示意图，如图3D所示，在本实施例中的图形衬底上生长外延层20，由于图形凸起掩膜102对外延生长的抑制作用，在图形凸起掩膜102上没有直接的外延生长。外延层20通过横向外延的方式覆盖了图形凸起掩膜102，大大的增加了横向外延区222，进而使位错在横向外延区222中获得弯曲甚至湮灭，形成终止于外延层20内部的位错环231，而减少穿透位错232的数量， 降低其密度，从而显著提高外延层20的晶体质量。实施例二图4A为本发明实施例二提供的图形衬底剖面结构示意图，如图4A所示，该包括基本衬底10和形成在基本衬底10上的阵列形式排列的图形凸起101，该图形衬底图形凸起 101的横截面的形状也为梯形，该图形衬底与实施例一提供的图形衬底的不同之处在于，图形凸起掩膜102覆盖图形凸起101的全部外表面。图4B为本发明实施例二提供的图形衬底上外延过程中穿透位错结构示意图，如图4B所示，在本实施例中的图形衬底上生长外延层20，同样由于图形凸起101掩膜对外延生长的抑制作用，在图形凸起掩膜102上没有直接的外延生长。外延层20通过横向外延的方式覆盖了图形凸起掩膜102，大大的增加了横向外延区222，进而使位错在横向外延区 222中获得弯曲甚至湮灭，形成终止于外延层20内部的位错环231，而减少穿透位错232的数量，降低其密度，从而显著提高外延层20的晶体质量。实施例三图5A为本发明实施例三提供的图形衬底剖面结构示意图，如图5A所示，该包括基本衬底10和形成在基本衬底10上的阵列形式排列的图形凸起101，该图形衬底与实施例二提供的图形衬底的不同之处在于，该图形衬底图形凸起101的横截面的形状为三角形，图形凸起掩膜102覆盖图形凸起101的全部外表面。图5B为本发明实施例三提供的图形衬底上外延过程中穿透位错结构示意图，在本实施例中的图形衬底上生长外延层20的过程中，形成的位错环231和穿透位错232如图 5B所示，由于图形凸起掩膜102的设置而增大横向外延区222所产生的提高外延层20的晶体质量的效果，与实施例二相同，此不再赘述。进一步地，上述实施例中的图形衬底的外表面上还可以形成有阵列形式排列的纳米尺寸的纳米凸起和纳米凹陷。优选地，纳米凸起和纳米凹陷交替在上述图形衬底表面分布，纳米凸起和纳米凹陷的横向尺寸均为30-300纳米，纵向尺寸均为50-200纳米，纳米凸起的纵向尺寸即为纳米凸起的高度，纳米凹陷的纵向尺寸即为纳米凹陷的深度。纳米凸起 /纳米凹陷之间的距离为30-300纳米，纳米凸起和纳米凹陷二维分布可以是合适的二维点阵，如密排六角形堆积分布，也可以是随机的分布。通过纳米凸起和纳米凹陷的设置，可以降低光的全反射，从而提高出光率，进一步改善LED芯片的光电性能。以下通过实施例四对该图形衬底结构作详细介绍。实施例四图6A为本发明实施例四提供的一种图形衬底剖面结构示意图。如图6A所示，以图形凸起101的横截面为梯形，图形凸起掩膜102覆盖图形衬底全部外表面的图形衬底为例， 可以通过干法刻蚀，进一步在图形凸起掩膜102上刻蚀纳米掩膜凸起105，使纳米掩膜凸起 105与微米级的图形凸起101相结合，提高了 LED的内量子效率IQE和外量子效率EQE，进而提高了 LED芯片的出光效率。图6A所示的图形衬底可以按如下步骤制成首先在图形凸起101横截面为梯形的图形衬底上沉积图形凸起掩膜102(未在图中示出)，再在图形凸起掩膜102上沉积5-20纳米的金属镍膜(Ni)，然后通过高温快速热退火，如在750-950°C快速退火10-150秒，使得金属镍膜经退火收缩形成直径约为30-300纳米的金属镍球。然后通过干法刻蚀，刻蚀图形凸起掩膜102形成图6A所示纳米掩膜凸起105，从而得到该LED图形衬底。图6B为本发明实施例四提供的另一种图形衬底剖面结构示意图。图6B中的实施例可以在图6A中的图形衬底的基础上制成。在得到图6A中所示的图形衬底后，进一步刻蚀，使得纳米凹陷106’形成在衬底材料中(纳米凹陷106’的深度约为50-200纳米)。纳米掩膜凸起105覆盖的地方经刻蚀和清除后，得到了纳米凸起106。该方法同样适用于对其它普通(图形)衬底表面形成纳米级凸起的制作，对于图形凸起101的横截面为其他形状的纳米凸起106的结构类似，此不再赘述。实施例五本发明实施例五提供一种LED芯片，该LED芯片包括外延层、透明导电层和连接电极，还包括本发明任意实施例提供的图形衬底，外延层和透明导电层依次生长在LED图形衬底上。本实施例提供的LED芯片，其图形衬底的至少图形凸起的顶部覆盖图形凸起掩膜，在此基础上生长的外延层，增大了横向外延区，提高了外延层的晶体质量，提高LED芯片的发光效率，从而改善LED芯片的光电性能。在本实施例中，外延层包括依次生长在图形衬底上的N型导电层、发光层和P型导电层。外延层上形成有至少一个外延层平台，外延层平台的底面露出N型导电层。连接电极包括N型电极和P型电极，N型电极与N型导电层相连通，P型电极与透明导电层相连通。 通常LED芯片还具有钝化层，钝化层具体可以覆盖在透明导电层的上面外延层平台的侧壁和底部，以及N型电极和P型电极的部分表面。钝化层也可以再覆盖在透明导电层上、外延层平台的侧壁和底部后，再在透明导电层上的钝化层开设第一半通槽以露出透明导电层， 以及在外延层平台的底部的钝化层上开设第二半通槽以露出N型导电层，再在第一半通槽中设置P型电极，在第二半通槽中设置N型电极。在本实施例中，优选地，透明导电层表面形成有阵列形式排列的透明导电层凸起， 以减少光的全反射，进一步提高LED芯片的出光效率。图7A为本发明实施例五提供的一种LED芯片剖面结构示意图。如图7A所示，该 LED芯片的图形衬底为实施例一提供的图形衬底，LED图形衬底具体包括基本衬底10、图形凸起101、以及覆盖图形凸起顶部的图形凸起掩膜102，在该LED图形衬底的基础上依次生长有外延层和透明导电层60。外延层包括依次生长在LED图形衬底上的N型导电层30、 发光层40和P型导电层50。N型导电层30的材料可以是硅掺杂的GaN，AlGaN, InGaN的单层或多层，发光层40的材料可以是InGaN单层，或InGaN多量子阱(MQW)，如GaN/InGaN MQW。P-型层可以是镁掺杂的GaN，AlGaN, InGaN的单层或多层。透明导电层60的材料可以是ΙΤ0，ZnO, Au/NiOx等。外延层的一侧形成有外延层平台，外延层平台的底面露出N型导电层30。N型电极81设置在外延层平台底部的N型导电层30上，与N型导电层30相连通，P型电极82设置在透明导电层60上，与透明导电层60相连通。LED芯片的表面还覆盖有钝化层70，钝化层70露出部分N型电极81和部分P型电极82。图7B为本发明实施例五提供的另一种LED芯片剖面结构示意图，如图7B所示， 该LED芯片的图形衬底为实施例二提供的图形衬底，图7C为本发明实施例五提供的再一种 LED芯片剖面结构示意图，如图7C所示，该LED芯片的图形衬底为实施例四提供的图形衬底，该两种LED芯片的结构与上述LED芯片的结构类似，此不再赘述。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换； 而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
权利要求
1.一种图形衬底，包括基本衬底和形成在所述基本衬底上的阵列形式排列的图形凸起，其特征在于，还包括图形凸起掩膜，所述图形凸起掩膜至少覆盖所述图形凸起的顶部。
2.根据权利要求1所述的图形衬底，其特征在于所述图形凸起掩膜的材料为二氧化硅和二氧化钛交替沉积形成的混合物、二氧化硅、 氮化硅或二氧化钛。
3.根据权利要求1或2所述的图形衬底，其特征在于 所述图形凸起掩膜的厚度为100-2000纳米。
4.根据权利要求1所述的图形衬底，其特征在于所述图形凸起的顶部宽度不大于所述图形凸起的底部宽度，并且所述图形凸起的底部宽度为1-10微米，所述图形凸起之间的间距为2-5微米，所述图形凸起的高度为1-3微米。
5.根据权利要求1或2所述的图形衬底，其特征在于 所述图形凸起的横截面的形状为梯形或三角形。
6.根据权利要求4所述的图形衬底，其特征在于 所述图形衬底的外表面形成有纳米凸起和纳米凹陷。
7.根据权利要求6所述的图形衬底，其特征在于所述纳米凸起和所述纳米凹陷的横向尺寸均为30-100纳米，纵向尺寸均为50-200纳米。
8.根据权利要求1所述的图形衬底，其特征在于所述基本衬底的材料为蓝宝石、碳化硅、硅、砷化镓、氮化镓、氮化铝或尖晶石，所述图形凸起的材料与所述基本衬底的材料相同，所述图形凸起的材料与所述图形凸起掩膜的材料不同。
9.根据权利要求1所述的图形衬底，其特征在于所述图形凸起的材料与所述图形凸起掩膜的材料相同，所述图形凸起掩膜的材料与所述基本衬底的材料不同。
10.一种LED芯片，包括外延层、透明导电层和连接电极，其特征在于，还包括权利要求1-9任一所述的图形衬底；所述外延层和透明导电层依次生长在所述图形衬底上。
11.根据权利要求10所述的LED芯片，其特征在于所述外延层包括依次生长在所述图形衬底上的N型导电层、发光层和P型导电层； 所述外延层上形成有至少一个外延层平台，所述外延层平台的底面露出所述N型导电层；所述连接电极包括N型电极和P型电极，所述N型电极与所述N型导电层相连通，所述 P型电极与所述透明导电层相连通。
12.根据权利要求11所述的LED芯片，其特征在于 所述透明导电层表面形成有阵列形式排列的透明导电层凸起。
全文摘要
本发明提供一种图形衬底和LED芯片，该图形衬底包括基本衬底和形成在基本衬底上的阵列形式排列的图形凸起，图形衬底还包括图形凸起掩膜，图形凸起掩膜至少覆盖图形凸起的顶部。该LED芯片包括外延层、透明导电层和连接电极，该LED芯片还包括本发明提供的图形衬底，外延层和透明导电层依次生长在图形衬底上。本发明提供的图形衬底和LED芯片，通过图形凸起掩膜的设置，增大横向外延区，提高LED芯片的发光效率，从而改善LED芯片的光电性能。
文档编号H01L33/20GK102169936SQ201110042999
公开日2011年8月31日 申请日期2011年2月16日 优先权日2011年2月16日
发明者张剑平, 郭文平, 闫春辉 申请人:亚威朗光电(中国)有限公司