安装基板用衬底、多层陶瓷基板、安装基板、芯片模块和安装基板用衬底的制造方法
【技术领域】
[0001] 本发明设及安装基板用衬底、多层陶瓷基板、安装基板、忍片模块和安装基板用衬 底的制造方法。
【背景技术】
[0002] 伴随半导体集成电路元件下称为"半导体忍片"）的集成度的提高，在半导体忍 片和主基板之间，各个电极端子的排列节距（电极中屯、间距离)产生较大差异。因此，在将半 导体忍片安装在主基板的情况下，对两者的电连接进行中继的"内插件（interposer、中介 层r受到关注。
[0003] 专利文献1公开作为"内插件"发挥作用的半导体忍片搭载安装用配线基板。该安 装用基板具有将具有1层配线的玻璃环氧树脂制刚性基板和具有2层配线的柔性基板组合 而成的构成。刚性基板的配线具有能够与半导体忍片所具有的窄节距的电极连接的结构。 另一方面，柔性基板的配线具有能够安装于主基板(母板)的结构。
[0004] 专利文献2公开了将由玻璃布环氧树脂形成的第1单元配线板和第2单元配线板与 娃基板组合而成的娃内插件内蔵配线基板。
[0005] 专利文献3公开了将具有微小的配线图案的娃基板和多层陶瓷基板组合而成的配 线基板。多层陶瓷基板和娃基板各自具有贯通基板的多个内部电极。
[0006] 专利文献4公开了具有高平滑性的陶瓷多晶基板和玻璃多层陶瓷基板。
[0007] 现有技术文献 [000引专利文献
[0009] 专利文献1:日本特开2000-353765号公报
[0010] 专利文献2:日本特开2008-166327号公报
[0011] 专利文献3:日本特开2011-155149号公报
[0012] 专利文献4:专利第487 2306号说明书
【发明内容】
[0013] 发明想要解决的技术问题
[0014] -般来说，与半导体忍片连接的突起电极的排列节距在50ymW下。另一方面，安装 于印刷基板等的主基板一侧的电极的排列节距为从500皿~1mm左右左右。根据商品化的内 插件，用于搭载集成度高的半导体忍片的表面侧的配线结构形成于娃基板上。但是，在娃基 板的表面侧和背面侧配置具有不同的中屯、间距离的多个电极，无法通过内部电极将运些部 件进行连接。所W，具有娃基板的内插件，为了形成能够安装于主基板的电极结构，需要特 殊的结构和另外的基板（由树脂或陶瓷形成的基板)等。
[0015] 本发明的实施方式，能够提供一种能实现不含娃基板的内插件的安装基板用衬 底、多层陶瓷基板、安装基板、忍片模块和安装基板用衬底的制造方法。
[0016] 用于解决技术问题的技术方案
[0017] 本发明的安装基板用衬底，其特征在于，包括多层陶瓷基板和配线图案，该多层陶 瓷基板具有表面和背面，并包括:位于上述表面的表面陶瓷层;位于上述背面的背面陶瓷 层;贯通上述表面陶瓷层的多个表面电极;贯通上述背面陶瓷层的多个背面电极;和中间陶 瓷层，其形成有在上述多层陶瓷基板的内部在上述多个表面电极与上述多个背面电极之间 进行电连接的多个内部电极，配线图案形成在上述多层陶瓷基板的上述表面上，具有2皿W 下的最小配线宽度和下的最小配线间隔，上述多个表面电极的电极中屯、间距离比上 述多个背面电极的电极中屯、间距离小，上述多层陶瓷基板的表面被平坦化，使得在划分为 W20mm见方为单位的多个评价区域时，在上述多个评价区域之中的至少50%的20mm见方的 评价区域中的SFQR(Site Rront LeastSquares Ranges)在下。
[0018] 在一个实施方式中，上述多层陶瓷基板的表面被平坦化，使得在划分为W20mm见 方为单位的多个评价区域时，在上述多个评价区域之中的至少50 %的20mm见方的区域中的 SBIR(Site Back Surface Referenced Ideal Ranges)在下。
[0019] 在一个实施方式中，上述多层陶瓷基板的表面被平坦化，使得GBIR(Global Back Ideal Ranges)在下。
[0020] 在一个实施方式中，包括设置在上述多层陶瓷基板的上述表面与上述配线图案之 间的绝缘层，上述绝缘层具有将上述多个表面电极各自电连接到上述配线图案的多个开口 部，上述多个表面电极分别与上述多个开口部匹配。
[0021 ]在一个实施方式中，从上述多个表面电极各自的中屯、位置至上述多个开口部的对 应的一个中屯、位置的距离，在表面电极的半径W下。
[0022] 在一个实施方式中，上述多个开口部的位置由光刻工序规定。
[0023] 在一个实施方式中，上述多个配线图案的位置由光刻工序规定。
[0024] 本发明的多层陶瓷基板为用于上述任一个的安装基板用衬底的多层陶瓷基板，其 特征在于:具有表面和背面，包括:位于上述表面的表面陶瓷层;位于上述背面的背面陶瓷 层;贯通上述表面陶瓷层的多个表面电极;贯通上述背面陶瓷层的多个背面电极;和中间陶 瓷层，其形成有在上述多个表面电极与上述多个背面电极之间进行电连接的多个内部电 极，上述多个表面电极的电极中屯、间距离比上述多个背面电极的电极中屯、间距离小，上述 多层陶瓷基板的表面被平坦化，使得在划分为W20mm见方为单位的多个评价区域时，在上 述多个评价区域之中的至少50%的20mm见方的区域中的SFQR(Site Rront Least Squares Ranges)在 2皿W下。
[0025] 本发明的安装基板为用于安装半导体忍片的安装基板，其特征在于，包括:陶瓷忍 片基板，其包括:位于表面的表面陶瓷层;位于背面的背面陶瓷层；贯通上述表面陶瓷层的 多个表面电极;贯通上述背面陶瓷层的多个背面电极;和中间陶瓷层，其形成有在上述多层 陶瓷基板的内部在上述多个表面电极与上述多个背面电极之间进行电连接的多个内部电 极，和配线图案，其形成在上述陶瓷忍片基板的上述表面上，具有下的最小配线宽度 和下的最小配线间隔，上述多个表面电极的电极中屯、间距离比上述多个背面电极的 电极中屯、间距离小，上述陶瓷忍片基板的表面被平坦化，使得20mm见方的区域中的SFQR (Site Front Least Squares Ranges)在下。
[00%]在一个实施方式中，上述陶瓷忍片基板的表面被平坦化，使得20mm见方的区域中 的SBIR(Site Back Surface Referenced Ideal Ranges)在下。
[0027] 在一个实施方式中，具有形成在上述配线图案上的多个突起电极。
[0028] 在一个实施方式中，上述多个突起电极的电极中屯、间距离为上述背面电极的电极 中屯、间距离的1/10W下。
[0029] 在一个实施方式中，具有设置于上述陶瓷忍片基板的上述表面与上述配线图案之 间的绝缘层，上述绝缘层具有将上述多个表面电极各自电连接到上述配线图案的多个开口 部，上述多个表面电极分别与上述多个开口部匹配。
[0030] 在一个实施方式中，从上述多个表面电极各自的中屯、位置至上述多个开口部的对 应的一个中屯、位置的距离在表面电极的半径W下。
[0031] 在一个实施方式中，上述多个开口部的位置由光刻工序规定。
[0032] 在一个实施方式中，上述多个配线图案的位置由光刻工序规定。
[0033] 本发明的忍片模块包括上述任一记载的安装基板和安装在上述安装基板上的多 个半导体忍片。
[0034] 本发明的安装基板是从上述任一安装基板用衬底单独切下的安装基板，其包括形 成在上述配线图案上的多个突起电极。
[0035] 在一个实施方式中，上述多个突起电极的电极中屯、间距离在上述背面电极的电极 中屯、间距离的1/10W下。
[0036] 本发明的忍片模块包括上述任一项记载的安装基板和安装在上述安装基板上的 多个半导体忍片。
[0037] 本发明的安装基板用衬底的制造方法，其特征在于，包括:准备多层陶瓷基板的工 序，其中，上述多层陶瓷基板包括:位于表面的表面陶瓷层;位于背面的背面陶瓷层;贯通上 述表面陶瓷层的多个表面电极;贯通上述背面陶瓷层的多个背面电极;和中间陶瓷层，其形 成有在上述多层陶瓷基板的内部在上述多个表面电极与上述多个背面电极之间进行电连 接的多个内部电极，且上述多个表面电极的电极中屯、间距离比上述多个背面电极的电极中 屯、间距离小；对上述多层陶瓷基板的至少表面进行平坦化加工，使得在将上述多层陶瓷基 板划分成W 20mm见方为单位的多个评价区域时，上述多个评价区域之中的至少50 %的20mm 见方的评价区域中的SFQR(Site Front Least Squares Ranges)在2皿W下的工序；和利用 光刻在上述多层陶瓷基板的上述表面上形成具有下的最小配线宽度和下的最 小配线间隔的配线图案的工序，准备上述多层陶瓷基板的工序包括:准备形成上述表面陶 瓷层的第1生片和形成上述背面陶瓷层的第2生片的工序;进行上述第1和第2生片的老化的 工序;在上述老化处理后，在上述第1和第2生片形成上述多个表面电极和规定多个背面电 极的多个开口部的工序;准备形成位于上述表面陶瓷层与上述背面陶瓷层之间的至少一个 陶瓷层的至少一个第3生片的工序;在第3生片形成规定上述多个内部电极的多个开口部的 工序;对上述第1、第2和第3生片中的上述多个开口部内充填导电材料的工序;将上述第1、 第2和第3生片层叠压接而形成层叠生片体的工序;和对上述层叠生片体进行烧制，形成具 有连接表面和背面的内部电极、表面电极和背面电极的陶瓷烧结体的工序。
[0038] 在一个实施方式中，在对上述层叠生片体进行烧制工序的前后，上述多层陶瓷基 板在面内方向上仅收缩1 % W下的距离。
[0039] 本发明的安装基板用衬底的制造方法，其特征在于:在陶瓷的生片形成多个电极 孔，从上述生片的至少一方的面对上述电极孔充填电极膏，形成带电极的生片的工序;形成 W将多个上述带电极的生片之间的各电极电连接的方式进行层叠、压接而一体化的层叠生 片体的工序;对上述层叠生片体进行烧制，形成具有连接表面与背面的内部电极、表面电极 和背面电极的陶瓷烧结体的工序;通过对上述陶瓷烧结体的至少表面进行加工，能够获得 W在划分为W20mm见方为单位的多个评价区域时，在上述多个评价区域之中的至少50%的 20mm见方的评价区域中的SFQR在下的方式表面被平坦化的多层陶瓷基板的工序;和 通过使用曝光装置的光刻，形成与上述多层陶瓷基板的至少表面的电极电连接的配线图案 的工序。
[0040] 在一个实施方式中，形成上述配线图案的工序包括：形成上述配线图案的工序包 括:至少在上述表面形成绝缘层，在上述绝缘层的一部分至少形成一个W上用于使上述表 面的电极露出的通孔的工序;在上述绝缘层和上述通孔形成金属基底层的工序;在上述金 属基底层上涂敷光刻胶的工序;使用曝光装置对光刻胶进行曝光的工序;将曝光了的光刻 胶显影而除去光刻胶的一部分获得光刻胶图案的工序;利用电锻法，使锻层析出在将光刻 胶图案的光刻胶的一部分除去了的部位的上述金属基底层上而获得配线图案的工序;除去 上述光刻胶图案的工序;和将在使上述锻层析出而成的部位W外的区域形成的上述金属基 底层除去的工序。
[0041] 在一个实施方式中，形成上述配线图案的工序包括:至少在上述表面形成绝缘层， 在上述绝缘层的一部分至少形成一个W上用于使上述表面的电极露出的通孔的工序;在上 述绝缘层和通孔之上涂敷光刻胶的工序;使用曝光装置对光刻胶进行曝光的工序;将曝光 了的光刻胶显影而除去光刻胶的一部分获得光刻胶图案的工序;通过真空成膜法在上述光 刻胶图案、绝缘层和通孔之上形成金属层的工序;和通过除去上述光刻胶图案，将堆积在上 述光刻胶图案上的金属除去（剥离），仅留下堆积在上述绝缘层和通孔上的金属，获得配线 图案的工序。
[0042] 在一个实施方式中，在获得上述多层陶瓷基板的工序中，对上述陶瓷烧结体的表 面陶瓷层和背面陶瓷层逐个面进行平坦化加工。
[0043] 在一个实施方式中，在获得上述多层陶瓷基板的工序中，对上述陶瓷烧结体的表 面陶瓷层和背面陶瓷层两个面同时进行平坦化加工。
[0044] 在一个实施方式中，在获得上述多层陶瓷基板的工序中，包括使用CMP(Chemical Mechanical化lishing)至少对上述表面陶瓷层的表面)进行加工的工序。
[0045] 发明效果
[0046] 本发明的实施方式能够提供不需要娃内插件的安装基板和忍片模块。另外，可提 供能够在运样的安装基板的制造中使用的安装基板用衬底、多层陶瓷基板和安装基板用衬 底的制造方法。
【附图说明】
[0047] 图1是表示本发明的安装基板的基本构成例的截面图。
[0048] 图2A是表示本发明的忍片模块的构成例的截面图。
[0049] 图2B是表示本发明中的表面电极的中屯、间距离的平面图。
[0050] 图2C是表示本发明中的背面电极的中屯、间距离的平面图。
[0051] 图3是具有多个开口部5a的绝缘层5的一部分的俯视图。
[0052] 图4A是表示表面电极7的中屯、位置从目标位置移位的情形的俯视图。
[0053] 图4B是表示表面电极7与绝缘层5的开口部5a匹配的例子的俯视图。
[0054] 图5是表示安装基板用衬底的例示的制造方法的基本构成的流程图。
[0055] 图6是表示第1和第2生片的截面的一例的示意的图。
[0056] 图7是表示第3生片的截面的一例的示意的图。
[0057] 图8是将第1生片21a、第2生片2化和第3生片21c层叠而成的层叠生片体的示意的 截面图。
[0058] 图9是烧制后的层叠生片体和研磨后的多层陶瓷基板的示意的截面图。
[0059] 图10是表示多层陶瓷基板的面内方向上的、表面电极从目标位置偏移的一例的图 表。
[0060] 图11是本发明的安装基板用衬底的示意的俯视图。
[0061] 图12是示意地表示本发明的安装基板的一例的俯视图。
[0062] 图13是示意地表示本发明的安装基板的一例的截面图。
[0063] 图14是用于说明SFQR的示意的截面图。
[0064] 图15是用于说明SBIR的示意的截面图。
[0065] 图16是用于说明GBIR的示意的截面图。
[0066] 图17是设置有突起电极13的安装基板用衬底的示意的截面图。
[0067] 图18是用于说明S0RI的示意的截面图。
[0068] 图19是表示本发明的第1实施方式中的、在生片15形成电极孔16的形成方法的一 例的示意的立体图。
[0069] 图20是表示向电极孔16充填电极材料18的充填方法的一例的示意的立体图。
[0070] 图21是表示利用多个带电极的生片21形成层叠生片体22的方法的一例的示意的 立体图。
[0071] 图22是表示陶瓷烧结体23的加工方法的一例的示意的立体图。
[0072] 图23的（a)是表示在表面形成有绝缘层5的多层陶瓷基板的示意的立体图，（b)是 (a)所示的多层陶瓷基板的示意的截面图。
[0073] 图24的（a)是表示在绝缘层5形成有通孔27的多层陶瓷基板的示意的立体图，（b) 是(a)所示的多层陶瓷基板的示意的截面图。