专利名称：复合覆盖层的制作方法
技术领域：
本发明涉及一种复合覆盖层及其制作方法，尤指一种用于镶嵌内连线工艺的复合覆盖层及其制作方法。
背景技术：
镶嵌内连线技术是目前集成电路内多重金属内连线 (multi-levelinterconnects)的主要技术，也可说是目前半导体工业中铜导线的主要制作方式，其可概分为单镶嵌(single damascene)工艺以及双镶嵌(dual damascene)工艺。其中双镶嵌工艺因可减少工艺步骤、降低导线与插塞间的接触电阻、增进可靠性等优点，而被大幅采用于镶嵌内连线技术中。此外，为降低金属内连线的电阻值以及寄生电容效应，以增加信号传递速度，现行的双镶嵌工艺大多是在低介电(Iow-K)材料所构成的介电层中蚀刻出具有沟槽(trench)与引线孔(via)的双镶嵌图案，再填入铜金属并加以平坦化，进而完成金属内连线的制作。依在介电层中蚀刻图案的方式来区分，双镶嵌工艺又可再细分为沟槽优先(trench-first)工艺、引线孔优先(via-first)、部分引线孔优先 (partial-via-first)工艺、以及自行对准(self-aligned)工艺等。请参阅图1至图5，图1至图5为已知的沟槽优先双镶嵌工艺的示意图。如图1所示，首先提供基底10，其上具有导电层12，导电层12上则具有由氮化硅(silicon nitride) 构成的底层14。底层14上依序具有超低介电常数(ultra low-K,以下简称为ULK)层16、 覆盖层(cap layer) 18、金属硬掩模层(metal hard mask) 20、以及抗反射底层(bottom anti-reflective coating, BARC)22。随后，在抗反射层22上形成光刻胶层30，并利用已知的光刻技术形成开口 32，用以定义出镶嵌导线的沟槽图案。请参阅图2。接着进行蚀刻工艺，经由光刻胶层30的开口 32蚀刻金属掩模层20 直到覆盖层18，由此形成沟槽凹口 34。接着，去除剩下的光刻胶层30以及底部抗反射层 22。接下来请参阅图3。在基底10上沉积另一抗反射层36，且抗反射层36填满沟槽凹口 34。接着，再在抗反射层36上形成另一光刻胶层40，并利用已知的光刻技术形成开口 42，其位置恰好在沟槽凹口 34的正上方，用以定义出镶嵌导线的引线孔图案。而如图4所示，利用光刻胶层40作为蚀刻硬掩模，进行蚀刻工艺，经由开口 42蚀刻抗反射层36、覆盖层18以及ULK层16，由此在ULK层16上半部形成部分引线孔44。接着，利用氧气等离子体等方式去除剩下的光刻胶层40以及抗反射层36。如图5所示，接下来，利用金属掩模层20作为蚀刻硬掩模，进行蚀刻工艺，向下蚀刻未被金属掩模层20覆盖到的覆盖层18以及ULK层16，由此将先前形成的沟槽凹口 34以及部分引线孔44转移至ULK层16中。再蚀刻底层14，以形成具有沟槽以及引线孔的双镶嵌图案50，其包括沟槽开口 52以及引线孔开口 M。一般说来，覆盖层18为硅氧层，例如以四乙基氧硅烷 (tetraethylorthosilicate,以下简称为TEOQ作为前驱体所得的TEOS硅氧层。此TEOS 硅氧层具有压缩应力(compressive stress)，当此压缩应力直接施加于其下具低机械强度 (mechanical strength)及张应力(tensile stress)的 ULK层 16 时，将造成ULK层 16 中发生线路变形(line distortion)的状况。此外，由于TEOS硅氧层极易吸附水气，而被TEOS 硅氧层吸附的水气在后续工艺脱附出来后，容易进入ULK层16并在其内造成凯氏孔洞开口 (Kelvin via open)的效应，降低工艺的稳定性，甚至影响后续形成的金属内连线的电学表现。
发明内容
因此，本发明于此提供一种利用复合覆盖层及其制作方法，可有效降低ULK层中线路变形(line distortion)与凯氏孔洞产生的问题。根据本发明的权利要求，提供一种复合覆盖层(multi cap layer)的制作方法，该方法包含有提供至少包含有导电层、底层以及介电层的基底、在该基底表面形成复合覆盖层。该复合覆盖层至少包含有第一覆盖层与形成于该第一覆盖层上的第二覆盖层。接下来在该复合覆盖层表面形成图案化的金属硬掩模层(metal hard mask layer)，以及进行蚀刻工艺，经由该图案化的金属硬掩模层蚀刻该复合覆盖层，且在该第二覆盖层中形成至少一开口。根据本发明的权利要求，另提供一种复合覆盖层的制作方法。该方法包含有提供至少包含有导电层、底层以及介电层的基底，并在该基底表面形成复合覆盖层。该复合覆盖层至少包含有张应力层与第一保护层(protecting layer)，且该张应力层的厚度大于该第一保护层的厚度。根据本发明的权利要求，提供一种复合覆盖层，包含有第一保护层以及张应力层。 该张应力层的厚度大于该第一保护层的厚度。根据本发明的权利要求，更提供一种复合覆盖层，包含有第一保护层、设置于该第一保护层上的张应力层、以及设置于该张应力层上的第二保护层。本发明所提供的利用复合覆盖层及其制作方法，利用复合覆盖层提供相对于其前层的应力，避免前层应力造成的变形，同时利用复合覆盖层的保护层避免前层所吸附的水气在后续工艺脱附出来而形成的凯氏孔洞开口。
图1至图5为已知的沟槽优先双镶嵌工艺的示意图。图6至图11为本发明所提供的复合覆盖层的制作方法的第一优选实施例。图12为根据本发明所提供复合覆盖层所形成的镶嵌结构成品率的比较图。图13为孔洞对于镶嵌结构成品率影响的比较图。图14至图17为本发明所提供的复合覆盖层的制作方法的第二优选实施例。附图标记说明10 基底12 导电层
14底层16超低介电层数层
18覆盖层20金属掩模层
22抗反射底层30光刻胶图案
32沟槽开口34沟槽凹口
36抗反射底层40光刻胶图案
42引线孔开口44部分引线孔
50双镶嵌图案52沟槽开口
54引线孔开口
100基底102导电层
104底层106介电层
110复合覆盖层112第一覆盖层
114第二覆盖层120金属硬掩模层
122开口124引线孔或沟槽
130抗反射底层132光刻胶层
134开口136部分引线孔
150双镶嵌图案152沟槽开口
154引线孔开口
200基底202导电层
204底层206介电层
210复合覆盖层212第一覆盖层
214第二覆盖层216第三覆盖层
220硬掩模层222开口
具体实施例方式请参阅图6至图11，图6至图11为本发明所提供的复合覆盖层的制作方法的第一优选实施例。如图6所示，首先提供基底100，其上具有导电层102，导电层102上则具有由氮化硅构成的底层104。底层104上形成有介电层106。介电层106包含有ULK介电材料， 同时具有张应力，且该张应力约为30至80百万帕斯卡(mega Pascal,以下简称为MPa)。请参阅图7。接下来分别利用沉积工艺在介电层106上形成第一覆盖层112与第二覆盖层114，第一覆盖层112与第二覆盖层114作为一复合覆盖层110。该沉积工艺是利用等离子体增强化学气相沉积(plasma-enhancedchemical vapor deposition,以下简称为 PECVD)工艺、次大气压化学气相沉积(sub-atmosphere chemical vapor exposition，以下简称为SACVD)工艺、或低压气相沉积(low pressure chemical vapor exposition，以下简称为LPCVD)来加以实施。且形成第一覆盖层112与第二覆盖层114的沉积工艺可利用同位(in-situ)方式进行。同时该沉积工艺中可通入硅甲烷(silane，SiH4)、TE0S、四甲基硅烷(tetra-methyl silane，以下简称为4MS)、四甲基环四硅氧烷(tetra-methyl cyclo tetra-siloxane,以下简称为 TMCTS)、二乙氧基甲基硅烷(diethoxy-methyl-silane，以下简称为DEMQ、或其他含硅化合物作为前驱体(precursor)，并以二氧化碳(CO2)、氧化亚氮 (N2O)、氧气(O2)、臭氧(O3)等作为第一覆盖层112与第二覆盖层114的氧化剂(oxidizingagents)。此外在形成第一覆盖层112与第二覆盖层114之前，本第一优选实施例亦可利用氦气(He)、氩气(Ar)、氮气(N2)、氨气(NH3)、CO2、或O2进行前处理(pre-treatment)；或者可再以相同成分在形成第一覆盖层112与第二覆盖层114之后，分别对第一覆盖层112与第二覆盖层114进行后处理(post-treatment)。
第一覆盖层112与第二覆盖层114分别为TEOS层。而如图7所示，第一覆盖层 112为张应力TEOS层；而第二覆盖层114为保护层，如气密(hermetical) TEOS层，且张应力 TEOS层厚于气密TEOS层。在形成张应力TEOS层时，沉积工艺中使用的高频无线电波功率为(high frequency RF power)约为 750 至 850 瓦特，低频无线电波功率(lower frequency RF power)约为100至200瓦特；而在形成气密TEOS层的沉积工艺中，所使用的高频无线电波功率约为230至330瓦特，低频无线电波功率约为10至100瓦特。值得注意的是，张应力TEOS层具有约为50至IOOMPa的张应力，而该气密TEOS层具有约为-150至-300MPa的压应力。请参阅图8。接下来是在复合覆盖层110表面形成图案化的硬掩模层，如图案化的金属硬掩模层(metal hard mask layer) 120。此外，亦可在金属硬掩模层120上再形成抗反射底层。并进行蚀刻工艺，透过图案化的金属硬掩模层120蚀刻复合覆盖层110，而在第二覆盖层114中形成至少一开口 122，开口 122用以作为镶嵌结构的引线孔开口或沟槽开口。随后可根据沟槽优先(trench-first)工艺、引线孔优先(via-first)、部分引线孔优先(partial-via-first)工艺、以及自行对准(self-aligned)工艺等工艺要求，进行后续工艺，以获得镶嵌结构。如本第一优选实施例中，开口 122用以作为沟槽优先双镶嵌工艺中的沟槽开口。请参阅图9。接着在基底100上沉积抗反射层130，且抗反射层130填满开口 122。 接着，再在抗反射层130上形成光刻胶层132，并利用已知光刻技术形成开口 134，其位置正好在开口 122的正上方，用以定义出镶嵌导线的引线孔图案。而如图10所示，利用光刻胶层132作为蚀刻掩模，随后进行蚀刻工艺，经由开口 134蚀刻抗反射层130、复合覆盖层110 以及ULK层106，由此在ULK层106上半部形成部分引线孔136。接着，利用氧气等离子体等方式去除剩下的光刻胶层132以及抗反射层130。请参阅图11。接下来，利用金属掩模层120作为蚀刻硬掩模，进行蚀刻工艺，向下蚀刻未被金属掩模层120覆盖到的复合覆盖层110以及ULK层106，由此将先前形成的开口 122以及部分引线孔136转移至ULK层106中。再蚀刻底层104，以形成具有沟槽以及引线孔的双镶嵌图案150，其包括沟槽开口 152以及引线孔开口 154。请参阅图12与图13，图12为根据本发明所提供的复合覆盖层所形成的镶嵌结构电学表现的比较图；而图13为凯氏孔洞开口对于镶嵌结构电学表现影响的比较图。在图 12与图13中，编号3 6号的芯片包含有已知技术中所采用的单层TEOS覆盖层的镶嵌结构；而编号7 9号的芯片则包含有根据本第一优选实施例所提供的双层(bi-layer)复合覆盖层所形成的镶嵌结构。根据本第一优选实施例所提供的复合覆盖层110，第二覆盖层 114(即气密TEOS层)提供的压应力，通过第一覆盖层112(即张应力TEOS层)作为一缓冲，故可避免直接影响介电层106而造成的变形。同时蚀刻工艺中所产生的水气可通过第二覆盖层114(即气密TEOS层)阻绝，较不易为第一覆盖层112所吸收。因此如图12与图 13所示，根据本第一优选实施例所提供的复合覆盖层110所得的镶嵌结构的电学表现可大幅提升。接下来，请参阅图14至图17，图14至图17为本发明所提供的复合覆盖层的制作方法的第二优选实施例，同理本第二优选实施例所提供的复合覆盖层亦用于镶嵌内连线工艺中。如图14所示，首先提供基底200，其上具有导电层202，导电层202上则具有由氮化硅构成的底层204。底层204上形成有介电层106。介电层106则包含有ULK材料，且具有约为30至80MPa的张应力。请参阅图15。接下来分别利用沉积工艺在介电层206上形成第一覆盖层212与第二覆盖层214，第一覆盖层212作为第一保护层(protecting layer)，第一覆盖层212与第二覆盖层214作为复合覆盖层210。该沉积工艺包含有PECVD工艺、SACVD工艺、或LPCVD。 且形成第一覆盖层212与第二覆盖层214的沉积工艺利用同位(in-situ)方式进行。同时该沉积工艺中可通入硅甲烷(SiH4)、TE0S、4MS、TMCTS、或DEMS等材料作为前驱体，并以C02、 N20、02、03等作为第一覆盖层212与第二覆盖层214的氧化剂。此外在形成第一覆盖层212 与第二覆盖层214之前，本第二优选实施例亦可利用彻31~、队、冊3、0)2、或&进行前处理； 或者可再以相同成分对在形成第一覆盖层212与第二覆盖层214之后，分别对第一覆盖层 212与第二覆盖层214进行后处理。第一覆盖层212与第二覆盖层214分别为TEOS层。且第一覆盖层212为气密TEOS 层；而第二覆盖层214为张应力TEOS层。张应力TEOS层的厚度Y大于气密TEOS层的厚度 X。如上所述，形成气密TEOS层的沉积工艺中使用的高频无线电波功率约为230至330瓦特，低频无线电波功率约为10至100瓦特；而形成张应力TEOS层的沉积工艺中使用的高频无线电波功率约为750至850瓦特，低频无线电波功率约为100至200瓦特。同理，张应力 TEOS层具有约为50至IOOMpa的张应力；而气密TEOS层具有约为-150至_300Mpa的压应力。此时可如前所述，在基底200上形成图案化的硬掩模层，而该后续工艺由于同于第一优选实施例所述，同于第一优选实施例所述，故于此不再赘述。请参阅图16。根据本发明所提供的第二优选实施例，更可在形成第二覆盖层214 后，在其上再形成第三覆盖层216，作为第二保护层。第三覆盖层216亦为利用沉积工艺， 如PECVD工艺、SACVD工艺、或LPCVD工艺形成于第二覆盖层214上的气密TEOS层，且该沉积工艺中使用的高频无线电波功率为约为230至330瓦特，低频无线电波功率约为10至 100瓦特，且第三覆盖层216具有约为-150至-300Mpa的压应力。而用以形成第一覆盖层 212、第二覆盖层214、与第三覆盖层216的沉积工艺可利用同位方式进行。此外，第三覆盖层216具有厚度Z。值得注意的是，第二覆盖层214的厚度Y大于第一覆盖层212的厚度X 与第三覆盖层216的厚度Z的总和。第一覆盖层212的厚度X、第二覆盖层214的厚度Y、 与第三覆盖层216的厚度Z的比值为1 2 1至1 10 1，并以1 3 1较佳。请参阅图17。如前所述，接下来是在复合覆盖层210表面形成图案化的掩模层 220，如图案化的氮化硅、氧化硅、或金属硬掩模层。此外，亦可在硬掩模层220上再形成抗反射底层。并进行蚀刻工艺，透过图案化的硬掩模层220蚀刻复合覆盖层210，而在第二覆盖层214与第三覆盖层216中形成至少一开口 222。本第二优选实施例中，开口 222用以作为镶嵌结构的引线孔开口或沟槽开口。随后再进行蚀刻工艺，通过开口 222向下蚀刻第一覆盖层212与介电层206至底层204，最后移除暴露出来的底层204而形成镶嵌结构的引线孔或沟槽。由于该步骤与第一优选实施例所述相同，故在本第二优选实施例中不再赘述。
根据本第二优 选实施例所提供的复合覆盖层210，第一覆盖层212与第三覆盖层 216提供的压应力，通过厚度较厚的第二覆盖层214得到缓冲，因此可避免介电层206直接受其应力影响而造成变形。另外，由于第三覆盖层216为气密TEOS层，其可在蚀刻工艺当中，阻绝水分被吸水性较高的张应力TEOS层，即第二覆盖层214所吸收。而第一覆盖层212 则可避免仍被吸收的水气在后续工艺中释放而进入介电层206中造成凯氏孔洞开口。请再参阅图12与图13，在图12与图13中，编号11 18号的芯片包含有本第二优选实施例所提供的三层(tri-layer)复合覆盖层所形成的镶嵌结构。如图12与图13可知，根据本第二优选实施例所提供的复合覆盖层所得的镶嵌内连线，其电学表现稳定且大幅超越已知技术。请再次参阅图7。根据本发明所提供的第一优选实施例所述，本发明提供一种用于制作镶嵌内连线的复合覆盖层110，包含有第一覆盖层112以及第二覆盖层114。第一覆盖层112为张应力层；而第二覆盖层114则用以作为第一保护层。且如图7所示，张应力层 (即第一覆盖层112)的厚度大于第一保护层(即第二覆盖层114)。请继续参阅图7。第一覆盖层112与第二覆盖层114包含有TE0S，且第二覆盖层 114为气密TEOS层。此外，第一覆盖层112具有约为50至IOOMpa的张应力，而第二覆盖层 114则具有约为-150至-300Mpa的压应力。请再次参阅图15。根据本发明所提供的第二优选实施例，提供复合覆盖层210，包含有第一覆盖层212以及第二覆盖层214。第一覆盖层212用以作为第一保护层；而第二覆盖层214则为张应力层。且如图13所示，张应力层(即第二覆盖层214)的厚度大于第一保护层(即第一覆盖层212)。请继续参阅图15。第一覆盖层212与第二覆盖层214包含有TE0S，且第一覆盖层 212为气密TEOS层。此外，第二覆盖层214具有约为50至IOOMpa的张应力，而第一覆盖层 212则具有约为-150至-300Mpa的压应力。根据第一优选实施例与第二优选实施例所提供的复合硬掩模层110、210，第一保护层所提供的应力，通过张应力层缓冲，因此可避免第一保护层的应力直接影响到前层而造成变形。同时，由于第一保护层为气密TEOS层，其可避免吸水性较高的张应力层在蚀刻工艺吸收水气，因此该被张应力层吸收的水气在后续工艺中被释放出来造成前层凯氏孔洞开口的缺点，可为气密TEOS层所避免。接下来请参阅图16。根据本发明所提供的第二优选实施例，复合覆盖层210更可包含第三覆盖层216，，设置于第二覆盖层214之上，用以作为第二保护层。第三覆盖层保护层216亦包含有TE0S，且为气密TEOS层。作为第二保护层的第三覆盖层216具有约为-150 至-300Mpa的压应力。如图16所示，第一覆盖层212、第二覆盖层214、与第三覆盖层216分别具有厚度 X、Y、Z，而第二覆盖层214的厚度Y大于第一覆盖层212的厚度X与第三覆盖层216的厚度 Z的总和。第一覆盖层212的厚度X、第二覆盖层214的厚度Y、与第三覆盖层216的厚度Z 的比值为1 2 1至1 10 1，并以1 3 1较佳。根据第二优选实施例所提供的复合硬掩模层210，可通过第一保护层与第二保护层所提供的应力，可通过厚度较厚的张应力所减缓，因此可避免后续所形成的镶嵌内连线因其应力所造成的变形。同时，由于第二保护层为气密TEOS层，其可避免吸水性较高的张应力层在蚀刻工艺吸收水气，而第一保护层则可避免张应力层所吸收的水气在后续工艺中释出而进入前层造成前层孔洞的缺点。综上所述，本发明所提供的用于镶嵌内连线工艺的复合覆盖层，可通过较厚的张应力层缓减应力，避免前层直接受到应力影响造成变形；同时利用复合覆盖层的保护层，可避免前层吸附水气，并避免其所吸附的水气在后续工艺脱附出来而影响工艺结果，故本发明所提供复合覆盖层可确切提升镶嵌内连线的电学表现。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种复合覆盖层的制作方法，包含有以下步骤提供基底，该基底至少包含有导电层、底层以及介电层；在该基底表面形成复合覆盖层，且该复合覆盖层至少包含有第一覆盖层与形成于该第一覆盖层上的第二覆盖层；在该复合覆盖层表面形成图案化的金属硬掩模层；以及进行蚀刻工艺，经由该图案化的金属硬掩模层蚀刻该复合覆盖层，且在该第二覆盖层中形成至少一开口。
2.如权利要求1所述的方法，其中该介电层包含有超低介电材料。
3.如权利要求2所述的方法，其中该介电层具有张应力，且该张应力为30至80MPa。
4.如权利要求1所述的方法，其中该第一覆盖层与该第二覆盖层分别为利用沉积工艺所形成的四乙基氧硅烷层。
5.如权利要求4所述的方法，其中该沉积工艺包含有等离子体增强化学气相沉积工艺、次大气压化学气相沉积工艺、或低压气相沉积。
6.如权利要求4所述的方法，其中形成该第一覆盖层与该第二覆盖层的该沉积工艺利用同位方式进行。
7.如权利要求4所述的方法，其中该第一覆盖层为张应力四乙基氧硅烷层，而该第二覆盖层为气密四乙基氧硅烷层。
8.如权利要求7所述的方法，其中该张应力四乙基氧硅烷层厚于该气密四乙基氧硅烷层。
9.如权利要求7所述的方法，其中形成该张应力四乙基氧硅烷层的该沉积工艺中使用的高频无线电波功率为750至850瓦特，低频无线电波功率为100至200瓦特。
10.如权利要求7所述的方法，其中形成该气密四乙基氧硅烷层的该沉积工艺中使用的高频无线电波功率为230至330瓦特，低频无线电波功率为10至100瓦特。
11.如权利要求7所述的方法，其中该张应力四乙基氧硅烷层包含有50至IOOMPa的张应力，而该气密四乙基氧硅烷层包含有-150至-300MPa的压应力。
12.如权利要求4所述的方法，其中该第一覆盖层为气密四乙基氧硅烷层，而该第二覆盖层为张应力四乙基氧硅烷层。
13.如权利要求12所述的方法，其中该张应力四乙基氧硅烷层厚于该气密四乙基氧硅焼层。
14.如权利要求12所述的方法，其中形成该气密四乙基氧硅烷层的该沉积工艺中使用的高频无线电波功率为230至330瓦特，低频无线电波功率为10至100瓦特。
15.如权利要求12所述的方法，其中形成该张应力四乙基氧硅烷层的该沉积工艺中使用的高频无线电波功率为750至850瓦特，低频无线电波功率为100至200瓦特。
16.如权利要求12所述的方法，其中该张应力四乙基氧硅烷层具有为50至IOOMPa的张应力，而该气密四乙基氧硅烷层具有为-150至-300MPa的压应力。
17.如权利要求12所述的方法，其中该复合覆盖层还包含有第三覆盖层。
18.如权利要求17所述的方法，其中该第三覆盖层为利用沉积工艺形成于该第二覆盖层上的气密四乙基氧硅烷层。
19.如权利要求18所述的方法，其中该沉积工艺包含有等离子体增强化学气相沉积工艺、次大气压化学气相沉积工艺、或低压气相沉积所形成的气密四乙基氧硅烷层。
20.如权利要求18所述的方法，其中形成该气密四乙基氧硅烷层包含有-150 至-300MPa的压应力。
21.如权利要求18所述的方法，其中该形成该第一覆盖层、该第二覆盖层、与该第三覆盖层的该沉积工艺利用同位方式进行。
22.如权利要求18所述的方法，其中形成该气密四乙基氧硅烷层的该沉积工艺中使用的高频无线电波功率为230至330瓦特，低频无线电波功率为10至100瓦特。
23.如权利要求17所述的方法，其中该开口形成于该第二覆盖层与该第三覆盖层内。
24.如权利要求1所述的方法，其中该开口包含有镶嵌结构的沟槽开口或引线孔开口。
25.如权利要求1所述的方法，其中该第一覆盖层与该第二覆盖层包含四乙基氧硅烷。
26.一种复合覆盖层的制作方法，包含有以下步骤提供基底，该基底至少包含有导电层、底层以及介电层；以及在该基底表面形成复合覆盖层，至少包含有张应力层与第一保护层，且该张应力层的厚度大于该第一保护层的厚度。
27.如权利要求沈所述的方法，其中该介电层包含有超低介电材料。
28.如权利要求27所述的方法，其中该介电层具有张应力，且该张应力为30至80MPa。
29.如权利要求沈所述的方法，其中该张应力层包含有50至IOOMPa的张应力。
30.如权利要求沈所述的方法，其中该张应力层与该第一保护层分别为利用沉积工艺所形成的利用四乙基氧硅烷层。
31.如权利要求30所述的方法，其中该沉积工艺包含有等离子体增强化学气相沉积工艺、次大气压化学气相沉积工艺、或低压气相沉积。
32.如权利要求30所述的方法，其中该张应力层与该第一保护层的该沉积工艺利用同位方式进行。
33.如权利要求30所述的方法，其中形成该张应力层的该沉积工艺中使用的高频无线电波功率为750至850瓦特，低频无线电波功率为100至200瓦特。
34.如权利要求30所述的方法，其中该第一保护层为气密四乙基氧硅烷层。
35.如权利要求34所述的方法，其中形成该气密四乙基氧硅烷层的该沉积工艺中使用的高频无线电波功率为230至330，低频无线电波功率为10至100瓦特。
36.如权利要求34所述的方法，其中该气密四乙基氧硅烷层具有为-150至-300MPa的压应力。
37.如权利要求沈所述的方法，其中该第一保护层形成于该张应力层之上。
38.如权利要求沈所述的方法，其中该张应力层形成于该第一保护层之上。
39.如权利要求38所述的方法，还包含利用沉积工艺形成第二保护层的步骤，进行于形成该复合覆盖层之后，且该第二保护层覆盖该张应力层。
40.如权利要求39所述的方法，其中该第二保护层为气密四乙基氧硅烷层。
41.如权利要求39所述的方法，其中该沉积工艺包含有等离子体增强化学气相沉积工艺、次大气压化学气相沉积工艺、或低压气相沉积工艺。
42.如权利要求39所述的方法，其中形成该张应力层、该第一保护层、与该第二保护层的该沉积工艺利用同位方式进行。
43.如权利要求39所述的方法，其中形成该第二保护层的该沉积工艺中使用的高频无线电波功率为230至330瓦特，低频无线电波功率为10至100瓦特。
44.如权利要求39所述的方法，其中形成该第二保护层包含有-150至-300MPa的压应力。
45.如权利要求39所述的方法，其中该张应力层的厚度大于该第一保护层与该第二保护层的厚度的总和。
46.如权利要求45所述的方法，其中第二保护层、该张应力层、与该第一保护层的厚度具有一比例，且该比例的范围为1 2 1至1 10 1。
47.如权利要求46所述的方法，其中该第二保护层、该张应力层、与该第一保护层的厚度比例为1 3 1。
48.如权利要求沈所述的方法，其中该张应力层包含有四乙基氧硅烷。
全文摘要
本发明公开了一种复合覆盖层的制作方法，包含有提供基底、在该基底表面形成复合覆盖层。该复合覆盖层至少包含有第一覆盖层与形成于其上的第二覆盖层。在该复合覆盖层表面形成图案化的金属硬掩模层，以及进行蚀刻工艺，经由该图案化的金属硬掩模层蚀刻该复合覆盖层，在该第二覆盖层中形成至少一开口。
文档编号H01L21/311GK102157441SQ20111004929
公开日2011年8月17日 申请日期2007年4月25日 优先权日2007年4月25日
发明者宋述仁, 许丰裕, 邱建智, 陈美玲, 陈韦志, 黄俊杰 申请人:联华电子股份有限公司