专利名称：晶片封装体及其形成方法
技术领域：
本发明有关于晶片封装体及其形成方法，且特别有关于采用晶圆级封装的晶片封装体。
背景技术：
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。如何低成本且有效率地形成品质可靠的晶片封装体成为重要课题。
发明内容
本发明提供一种晶片封装体，包括一基底，具有一上表面及一下表面，且具有至少一侧表面；至少一沟槽，自该上表面朝该下表面延伸，且自该侧表面朝该基底的一内部延伸，其中该沟槽接近该上表面的一口径不等于该沟槽接近该下表面的一口径；至少一绝缘层，位于该沟槽的一侧壁上；至少一导电图案，位于该绝缘层上，且该侧表面与该沟槽中的该导电图案之间隔有一预定距离而使部分的该绝缘层露出；以及至少一导电区，与该导电图案电性连接。本发明所述的晶片封装体，还包括至少一第二沟槽，自该上表面朝该下表面延伸，且自该基底的一第二侧表面朝该基底的该内部延伸，其中该第二沟槽接近该上表面的一口径不等于该第二沟槽接近该下表面的一口径；至少一第二绝缘层，位于该第二沟槽的一侧壁上；至少一第二导电图案，位于该第二绝缘层上，且该第二侧表面与该第二沟槽中的该第二导电图案之间隔有一第二预定距离而使部分的该第二绝缘层露出；以及至少一第二导电区，与该第二导电图案电性连接。本发明所述的晶片封装体，还包括一晶片，设置于该基底之上，且该导电区及该第二导电区位于该晶片上。本发明所述的晶片封装体，该晶片包括一发光晶片。本发明所述的晶片封装体，还包括至少一第三沟槽，自该上表面朝该下表面延伸，且自该基底的一第三侧表面朝该基底的该内部延伸，其中该第三沟槽接近该上表面的一口径不等于该第三沟槽接近该下表面的一口径；至少一第三绝缘层，位于该第三沟槽的一侧壁上；至少一第三导电图案，位于该第三绝缘层上，且该第三侧表面与该第三沟槽中的该第三导电图案之间隔有一第三预定距离而使部分的该第三绝缘层露出；以及至少一第三导电区，与该第三导电图案电性连接。本发明所述的晶片封装体，该基底包括一半导体基底。本发明所述的晶片封装体，还包括一漏极区，位于该半导体基底之中，其中该漏极区的导电型式为一第一导电型式；一掺杂区，位于该半导体基底之中，其中该掺杂区的导电型式为一第二导电型式；一源极区，位于该掺杂区之中，该源极区的导电型式为该第一导电型式；以及一栅极，位于该半导体基底之上或埋于该半导体基底之中，且与该半导体基底之间隔有一栅极介电层，其中该漏极区包括该导电区；该源极区包括该第二导电区，以及该栅极包括该第三导电区。本发明所述的晶片封装体，该侧表面、该第二侧表面及该第三侧表面的至少其中之二为不同的侧表面或相同的侧表面。本发明所述的晶片封装体，该侧表面及该第二侧表面为不同的侧表面或相同的侧表面。本发明所述的晶片封装体，还包括一电路板，具有至少一接垫，其中该基底设置于该电路板之上，且该导电图案电性连接该接垫。本发明提供一种晶片封装体的形成方法，包括提供一晶圆，该晶圆包括由多条预定切割道所划分的多个区域；于与所述预定切割道重叠的位置上形成多个穿孔，贯穿该晶圆的一上表面及一下表面，所述穿孔中其中一穿孔接近该上表面的一口径不等于该其中一穿孔接近该下表面的一口径；于所述穿孔的侧壁上形成一绝缘层；于该绝缘层上形成一导电材料层；将该导电材料层图案化为彼此分离的多个导电图案，所述导电图案不与所述预定切割道接触；使每一所述导电图案分别与对应的一导电区电性连接；以及沿着所述预定切割道切割该晶圆以形成多个晶片封装体。本发明所述的晶片封装体的形成方法，所述导电图案的形成包括于所述穿孔中的该绝缘层上形成一晶种层；于该晶种层上形成一图案化电镀光阻层，该图案化电镀光阻层覆盖部分的该晶种层而使不与所述预定切割道接触的部分的该晶种层露出；于露出的该晶种层及该图案化电镀光阻层上形成一电镀导电层；移除该图案化电镀光阻层以使该图案化电镀光阻层下方的与所述预定切割道接触的部分的该晶种层露出；以及在移除该图案化电镀光阻层之后，移除露出的该晶种层以形成所述导电图案。本发明所述的晶片封装体的形成方法，该图案化电镀光阻层为一负型光阻。本发明所述的晶片封装体的形成方法，该图案化电镀光阻层的形成包括于所述穿孔中的该晶种层上形成一电镀光阻层；分别遮住每一所述穿孔的开口的两侧，并使所述预定切割道露出；对所述穿孔照射一光线以使所述预定切割道附近的部分的该电镀光阻层硬化；以及移除未被该光线照射的该电镀光阻层以形成该图案化电镀光阻层。本发明所述的晶片封装体的形成方法，于移除该图案化电镀光阻层之时，同时移除形成于该图案化电镀光阻层的正上方的部分的该电镀导电层。本发明所述的晶片封装体的形成方法，于移除露出的该晶种层期间，同时移除部分的该电镀导电层而使该电镀导电层的厚度变薄。本发明所述的晶片封装体的形成方法，还包括于该晶圆的所述区域上设置多个晶片，其中每一所述晶片包括该导电区。本发明所述的晶片封装体的形成方法，该晶圆包括一半导体晶圆。本发明所述的晶片封装体的形成方法，该半导体晶圆包括多个功率金属氧化物场效应晶体管元件。本发明所述的晶片封装体的形成方法，该晶圆的切割步骤采用一切割刀进行，且于沿着所述预定切割道切割该晶圆期间，该切割刀不与所述导电图案直接接触。本发明通过形成具有倾斜侧壁的穿孔，可使侧边电极的形成过程更为顺利，确保切割晶圆时穿孔中的导电图案不受拉扯而脱落。
图1A-1F显示本发明一实施例的晶片封装体的一系列制程立体示意图。图2A-2E显示本发明一实施例中，于穿孔中形成图案化导电层的一系列制程上视图。图3显示本发明一实施例中，对穿孔中的光阻层进行曝光的剖面示意图。图4A-4G显示本发明数个实施例的具有侧壁接点的功率金属氧化物场效应晶体管晶片封装体的立体示意图。图5显示本发明一实施例的功率金属氧化物场效应晶体管晶片的立体示意图。图6显示本发明一实施例的晶片封装体的立体示意图。附图中的符号简单说明如下100 晶圆；IOOaUOOb 表面；102 穿孔；104,604 绝缘层；106、106a、106b、106c、 106d、606a、6(^b 导电图案；120、620 封装体；130、132 线路重布层；140 半导体基底； 140a、140b 表面；160 电路板；162a、162b、162c 接垫；164a、164b、164c 导电结构；170 保护层；180a、180b、180c、180d、680a、680b 沟槽；190、192、194、690、692 侧表面；202 晶种层；204、2(Ma 光阻层；500 功率金属氧化物场效应晶体管晶片；502 半导体基底； 502a,502b 表面；504 掺杂区；50 绝缘层；506 源极区；508 栅极；510 栅极介电层； 512 源极电极层；514 漏极电极层；640 承载基底；640a、640b 表面；660 晶片；660a、 660b 导电区；dl、d2、d3 距离；g 栅极；s 源极区；D、G、S 接点；A、R、r 区域；L 光线； SC 切割道。
具体实施例方式以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及 /或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时， 包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本发明一实施例的晶片封装体可用以封装功率金属氧化物场效应晶体管(power M0SFET)晶片。本发明另一实施例的晶片封装体可用以封装发光二极管晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件 (active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System ;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器physical Sensor) 0特别是可选择使用晶圆级封装(wafer scale package ；WSP)制程对影像感测元件、发光二极管(light-emitting diodes ；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、力口速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、 表面声波兀件(surfaceacoustic wave devices)、压力感测器(process sensors)喷墨头(inkprinter heads)、或功率模组(power modules)等半导体晶片进行封装。其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于藉堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。首先，以功率金属氧化物场效应晶体管晶片的封装为例，说明本发明一实施例的具有侧边电极的晶片封装体。请先参照图5，其显示一实施例的功率金属氧化物场效应晶体管晶片500的立体示意图。功率金属氧化物场效应晶体管晶片500包括半导体基底502，具有表面50 及相反的表面502b。半导体基底502的导电型式可为N型或P型，一般而言， 以N型的半导体基底居多。以导电型式为N型的半导体基底502为例，其可为掺杂有N型掺质的硅基底。半导体基底502中的掺质种类与掺杂浓度可为不均一的。例如，半导体基底502下部分所掺杂的N型掺质的种类与掺杂浓度可不同于上部分中的N型掺质种类与掺杂浓度。半导体基底502本身形成了一漏极区。因此，标号502亦可代表功率金属氧化物场效应晶体管晶片500中的漏极区。功率金属氧化物场效应晶体管晶片500中包括掺杂区504，其例如自表面50 向下延伸。掺杂区504的导电型式不同于半导体基底502。例如，当半导体基底502为N型基底时，掺杂区504的导电型式为P型，反之亦然。功率金属氧化物场效应晶体管晶片500包括源极区506，位于掺杂区504中。源极区506的导电型式与半导体基底502相同，例如皆为N型。在此实施例中，源极区506自表面50 向下延伸且部分被掺杂区504围绕而位于掺杂区504之中。功率金属氧化物场效应晶体管晶片500包括栅极508，例如可为一多晶硅层。栅极 508与半导体基底502之间隔有栅极介电层510。此外，在另一实施例中，栅极与栅极介电层可为埋入式结构，形成于基底的凹穴中。在图5的实施例中，半导体基底502上形成有源极电极层512，其与源极区506电性连接，并与栅极508电性绝缘，其中，半导体基底502与源极电极层512之间另间隔有一层绝缘层50 ，而此绝缘层50 亦可由自该掺杂区504延伸的掺杂区50 取代，例如P型掺杂区；在另一实施例中，栅极介电层可和源极绝缘层50 同时形成，其余露出的基底表面则可作为漏极接触区。源极电极层512与源极区506之间彼此欧姆接触。此外，在半导体基底(漏极区)502下方可形成有漏极电极层514。漏极电极层514与漏极区502之间彼此欧姆接触。当施加电压于栅极508时，可使掺杂区504中产生通道(channel)，再通过电场的施加，可使电子流或电流于源极电极层512、源极区506、漏极区502与漏极电极层514之间流动。图1A-1F显示一实施例的晶片封装体的一系列制程立体示意图，在此实施例中， 以功率金属氧化物场效应晶体管晶片的封装为例。如图IA所示，提供晶圆100，其上形成有多个功率金属氧化物场效应晶体管。晶圆100上具有多个预定的切割道SC，其将晶圆100 分成数个区域，其中一区域中具有至少一功率金属氧化物场效应晶体管。功率金属氧化物场效应晶体管的形成方式可采用现有的半导体制程，在此不作叙述，其结构可例如相似于(但不限于)图5所示的结构。图IB显示图IA中区域A的放大立体图，用以说明此实施例的晶片封装体的后续制程。应注意的是，以下所说明的制程不限于仅对区域A的部分进行。在此实施例中，同时对晶圆100的数个区域进行相似或相同的制程，经后续沿着预定切割道SC切割晶圆100 后，可形成多个具有侧壁接点的功率金属氧化物场效应晶体管晶片封装体。如图IB所示，切割线SC在区域A中围出一区域R，该区域R中具有至少一功率金属氧化物场效应晶体管。功率金属氧化物场效应晶体管的结构可类似于(但不限于)图5 所示结构，其可包括半导体基底，具有第一表面及相反的第二表面，半导体基底的导电型式为第一导电型式(例如是N型)，且半导体基底形成一漏极区。功率金属氧化物场效应晶体管还包括掺杂区，自第一表面向下延伸，掺杂区的导电型式为第二导电型式(例如是PS)。 功率金属氧化物场效应晶体管还包括源极区，位于掺杂区中，源极区的导电型式为第一导电型式(例如是N型)。功率金属氧化物场效应晶体管还包括栅极，形成于第一表面上或埋于第一表面内，且与半导体基底之间隔有栅极介电层。为简化图式，漏极区、源极区及栅极未于图IB中绘出，其具体结构可例如参照图5。接着，如图IC所示，于晶圆100中形成数个贯穿晶圆100的穿孔102，且穿孔102 的位置与部分预定的切割道SC重叠。穿孔102的形成方式例如包括光刻及蚀刻制程。或者，在一实施例中，可先形成自晶圆100的一表面朝另一相反表面延伸的孔洞，接着自相反表面薄化晶圆100(例如，通过化学机械研磨(CMP)或研磨(grinding)等方式)直至露出先前形成的孔洞以形成贯穿晶圆100的穿孔102。在后续制程中，将于这些穿孔的侧壁上形成导电层以形成数个穿基底导电结构，且这些穿基底导电结构将分别与栅极、源极区及漏极区电性接触而可作为功率金属氧化物场效应晶体管的接点。此外，为方便后续的图案化制程，穿孔102的侧壁较佳倾斜于晶圆100的表面。换言之，穿孔102接近晶圆100的上表面IOOa的口径不等于穿孔102接近晶圆100的下表面IOOb的口径。在图IC的实施例中， 穿孔102的上口径大于下口径。此外，穿孔的上开口及下开口可为各种适合的形状，例如是 (但不限于)圆形、椭圆形、或矩形等。请继续参照图1C，在这些穿孔102的侧壁上形成绝缘层104，用以使后续形成的导电层与晶圆100彼此电性绝缘。绝缘层104例如可为氧化层，其形成方式例如为化学气相沉积。然，绝缘层104亦可采用其他的制程及/或材料来形成。接着，如图IC所示，于不同穿孔102中的绝缘层104上形成导电图案106a、106b、 106c及106d。导电图案分别与晶圆100上的导电区电性接触。例如，这些导电图案可分别与栅极、源极区及漏极区电性接触。在后续切割制程后，导电图案将可作为功率金属氧化物场效应晶体管晶片的侧壁接点或侧边电极。例如，导电图案106a可与源极区电性连接，导电图案106b可与漏极区电性连接，而导电图案106c可与栅极电性连接。在此实施例中，导电图案106d与漏极区电性连接。然而，导电图案106d与其所在穿孔的形成并非必要。在一实施例中，仅需形成三个穿孔及其中的导电图案。然应注意的是，由于本发明实施例的功率金属氧化物场效应晶体管晶片封装体较佳采取晶圆级封装，因此虽然导电图案106d对于区域R中的功率金属氧化物场效应晶体管晶片并非必要，然导电图案106d可作为相邻的另一功率金属氧化物场效应晶体管晶片的侧壁接点。此外，应注意的是，本发明实施例不限于用以封装功率功率金属氧化物场效应晶体管晶片。在其他实施例中，导电图案可与其他导电区电性连接。再者，导电区不限定位于晶圆100之上。在其他实施例中，与导电图案电性连接的导电区可例如位于设置于晶圆上的另一晶片中。此外，如图IC所示，穿孔102中的导电图案皆仅覆盖于部分的穿孔侧壁上。这些导电图案皆不覆盖于预定的切割道SC上。因此，在后续切割晶圆100以分离出多个功率金属氧化物场效应晶体管晶片封装体时，切割刀所切割的部分将不含这些导电图案。因此，切割刀将不与导电图案直接接触，可避免切割刀受损。此外，更重要的是，导电图案将不会于切割晶圆的过程中受到切割刀拉扯，可有效避免导电图案剥落(peeling)。上述穿孔中的导电图案的形成方式将配合图2A-2E所示的一系列制程上视图作说明。然应注意的是，图2A-2E仅举例说明穿孔中的导电图案的其中一种形成方式，其形成方式不限于此。如图2A所示，首先于穿孔102的侧壁上形成绝缘层104，并接着于绝缘层104上形成晶种层202。晶种层202可例如以物理气相沉积法形成，其材质例如为铜。此外，晶种层 202与晶圆100之间较佳形成有扩散阻障层(未显示)，其材质例如是TiW或TiCu，可避免铜扩散进入晶圆100，并可增加晶种层202与晶圆100(或绝缘层104)之间的粘着性。接着，如图2A所示，于晶种层202上顺应性形成光阻层204。光阻层204可为可电镀光阻，因而可通过电镀的方式(例如，以晶种层202为电极)而顺应性地形成于晶种层 202之上。接着，如图2B所示，将光阻层204图案化以形成图案化光阻层20 ，例如是图案化电镀光阻层。使预定切割道SC所经过的区域附近的光阻层204保留，而使不与预定切割道SC接触的部分的晶种层202露出。在一实施例中，可电镀光阻为负型光阻，因此可以遮蔽物盖住穿孔102的两侧而使预定切割道SC及其所经过的部分的光阻层204露出。接着， 对穿孔102照射光线而使露出的光阻层204固化。接着，可洗去未照光的光阻而形成图案化光阻层20 。另请参照图3，其显示图2A中，沿着预定切割道SC的剖面图，用以说明光阻层204 的曝光过程。如图3所示，由于穿孔102的侧壁倾斜于晶圆100的表面，因此当对穿孔102 照射光线L以固化露出的光阻层204时，光线L可充分地照射穿孔102中的预定切割道SC 附近的光阻层204而使之固化。接着，请参照图2B及2C，于露出的晶种层202形成电镀导电层206，例如可通过电镀的方式形成电镀导电层206。由于图案化光阻层20 —般为负型电镀光阻，因此在于晶种层202上电镀形成电镀导电层206时，亦会于图案化光阻层20 上形成电镀导电层206。之后，如图2D所示，移除图案化光阻层20 以使其正下方的晶种层202露出。在一实施例中，于移除图案化光阻层20 时，同时亦将形成于图案化光阻层20 正上方的部分的电镀导电层206移除。这是因为图案化光阻层20 正上方的部分的电镀导电层206 与周围形成于晶种层202上的另一部分的电镀导电层206之间的连结较薄，例如如图2C的区域r所示。因此，当移除图案化光阻层20 时，其正上方的部分的电镀导电层206可轻易地脱落，如图2D所示。接着，如图2E所示，将在移除图案化光阻层20 之后所露出的晶种层202移除， 例如可通过蚀刻方式移除露出的晶种层202，因而形成出如图2E所示的导电图案106。显示于图IC的导电图案106a、106b、106c、及106d皆可采用上述形成导电图案106的方式而
10形成。此外，在一实施例中，在移除露出的晶种层202期间，会同时移除部分的电镀导电层 206而使其厚度变薄。在一实施例，可于晶圆100上形成各种线路布局(例如，形成线路重布层)，使导电图案可分别与功率金属氧化物场效应晶体管的栅极、源极区或漏极区电性连接。请回到图1C，在于穿孔102中形成导电图案(106a-d)之后，沿着预定的切割道SC 切割晶圆100以形成多个彼此分离的功率金属氧化物场效应晶体管晶片封装体。由于本形成于预定切割道SC上的导电层在图案化步骤之后已移除，因此切割过程中不会切割到导电图案，可避免切割刀损坏，并有效防止导电图案因切割刀的拉扯而剥落，可提升元件的可靠度与良率。图ID显示其中一功率金属氧化物场效应晶体管晶片封装体120的立体示意图。如图ID所示，功率金属氧化物场效应晶体管晶片封装体120包括半导体基底140。 可于半导体基底140上形成线路重布层。例如，线路重布层130用以提供导电图案106a与预先形成于半导体基底140中的源极区s之间的导电通路。线路重布层132用以提供导电图案106c与预先形成于半导体基底140中的栅极g之间的导电通路。相似地，亦可于半导体基底140上形成线路重布层(例如，位于半导体基底140的底面上，未显示于图中)，用以提供导电图案106b及/或106d与预先形成于半导体基底140中的漏极区(例如，位于半导体基底140的底面上，未显示于图中)之间的导电通路。因此，在此实施例中，位于功率金属氧化物场效应晶体管晶片封装体120的侧表面上的导电图案106a、106b (及/或106d) 及106c可分别作为源极接点S、漏极接点D及栅极接点G。这些位于侧壁上的接点可用以与其他电子元件(例如是印刷电路板)整合。在图ID的实施例中，功率金属氧化物场效应晶体管晶片封装体120包括半导体基底140，具有上表面140a及下表面140b。半导体基底140的导电型式为第一导电型式(例如N型)，且半导体基底140包括漏极区(未显示于图中，可参照图5)。功率金属氧化物场效应晶体管晶片封装体120包括掺杂区(未显示于图中，可参照图5)，位于半导体基底140 之中，掺杂区的导电型式为第二导电型式(例如P型)。功率金属氧化物场效应晶体管晶片封装体120包括源极区s，位于掺杂区中，源极区的导电型式为第一导电型式。功率金属氧化物场效应晶体管晶片封装体120包括栅极g，形成于表面140a上或埋于表面140a内，且与半导体基底140之间隔有栅极介电层(未显示于图中，可参照图5)。此外，如图ID所示，功率金属氧化物场效应晶体管晶片封装体120还包括至少一沟槽180a，自半导体基底140的侧表面190朝半导体基底140的内部延伸，且自上表面140a 向下表面140b延伸。此外，沟槽180a接近上表面140a的口径不等于沟槽180a接近下表面140b的口径。例如，在图ID的实施例中，沟槽180a的上口径大于下口径。沟槽180a的侧壁上形成有导电图案106a，其中导电图案106a不与侧表面190共平面而与侧表面190隔有预定距离dl，且导电图案106a与源极区s电性连接。换言之，侧表面190与沟槽180a中的导电图案106a间隔有预定距离dl而使部分的绝缘层104露出。如图ID所示，功率金属氧化物场效应晶体管晶片封装体120还包括沟槽180b，自半导体基底140的侧表面192朝半导体基底140的内部延伸，且自上表面140a向下表面 140b延伸。此外，沟槽180b接近上表面140a的口径不等于沟槽180b接近下表面140b的口径。例如，在图ID的实施例中，沟槽180b的上口径大于下口径。沟槽180b的侧壁上形成有导电图案106b，其中导电图案106b不与侧表面192共平面而与侧表面192隔有预定距离d2，且导电图案106b与漏极区(未显示于图中，可参照图5)电性连接。换言之，侧表面 192与沟槽180b中的导电图案106b间隔有预定距离d2而使部分的绝缘层104露出。如图ID所示，功率金属氧化物场效应晶体管晶片封装体120还包括沟槽180c，自半导体基底140的侧表面194朝半导体基底140的内部延伸，且自上表面140a向下表面 140b延伸。此外，沟槽180c接近上表面140a的口径不等于沟槽180c接近下表面140b的口径。例如，在图ID的实施例中，沟槽180c的上口径大于下口径。沟槽180c的侧壁上形成有导电图案106c，其中导电图案106c不与侧表面194共平面而与侧表面194隔有预定距离d3，且导电图案106c与栅极g电性连接。换言之，侧表面194与沟槽180c中的导电图案 106c间隔有预定距离d3而使部分的绝缘层104露出。如图ID所示，功率金属氧化物场效应晶体管晶片封装体120还包括沟槽180d，自半导体基底140的侧表面朝半导体基底140的内部延伸，且自上表面140a向下表面140b 延伸。此外，沟槽180d接近上表面140a的口径不等于沟槽180d接近下表面140b的口径。 沟槽180d的侧壁上形成有导电图案106d，其中导电图案106d不与侧表面共平面而与侧表面隔有预定距离。换言之，侧表面与沟槽180d中的导电图案106d间隔有预定距离而使部分的绝缘层104露出。如图IE所示，可将功率金属氧化物场效应晶体管晶片封装体120设置于电路板 160之上。电路板160上可具有接垫162a、162b、162c及162d。接着，分别于导电图案106a、 106b (及/或106d)及106c与接垫162a、162b及162c之间的界面上形成导电结构164a、 164b(及/或164d)及16如。导电结构16乜、164b及16 可例如为具导电性的焊料，除了可粘着固定导电图案与接垫之外，还可形成其间的导电通路。由于导电结构164a、164b及 164c的形成位置位于半导体基底140的侧壁上，因此可较容易地观察到焊接制程或导体沉积制程是否成功，并可即时修正与调整制程条件，可提高制程良率。接着，如图IF所示，可于功率金属氧化物场效应晶体管晶片封装体120上形成保护层170。此外，本发明实施例的具有侧壁接点的功率金属氧化物场效应晶体管晶片封装体不限于上述所举实施例。例如，在一实施例中，可于同一条切割道上形成多个穿孔(例如两个或三个)，如此在切割晶圆之后，配合以相应的线路重布层布局，可于同一侧表面上形成多个侧壁接点。图4A-4G显示本发明数个实施例的具有侧壁接点的功率金属氧化物场效应晶体管晶片封装体的立体示意图。其中，源极侧壁接点S(即导电图案106a)、漏极侧壁接点 D(即导电图案106b)及栅极侧壁接点G(即导电图案106c)可分别位于半导体基底的不同侧表面上，且可有各种不同的相对关系，如图4A-4C所示。此外，在图4D-4G所示的实施例中，半导体基底的同一侧表面上，可形成有多个侧壁接点。例如，半导体基底的一侧表面上可同时形成有源极侧壁接点S、漏极侧壁接点D及栅极侧壁接点G。或者，半导体基底的一侧表面上可同时形成有源极侧壁接点S及漏极侧壁接点D或栅极侧壁接点G。或者，半导体基底的一侧表面上可同时形成有漏极侧壁接点D及栅极侧壁接点G。在上述实施例中，侧边电极形成于晶片本身，例如形成于功率金属氧化物场效应晶体管晶片的侧表面上。然而，本发明实施例的实施方式不限于此。在另一实施例中，侧边电极形成于一承载基底上，而晶片设置于承载基底上，并可例如通过线路重布层而与承载基底的侧表面上的侧边电极电性连接。
12
图6显示一实施例的晶片封装体620的一系列制程立体示意图。如图6所示，可以类似于图1A-1D所述的方法，将一承载晶圆分切成多个承载基底640。承载基底640的材质例如可为半导体材料或陶瓷材料。承载基底640具有上表面640a及下表面640b，且具有至少一侧表面，例如包括侧表面690及692。晶片封装体620还包括至少一沟槽(例如包括沟槽680a及680b)，自上表面640a朝下表面640b延伸，且自侧表面朝基底640的内部延伸。例如，沟槽680a自侧表面690朝基底640的内部延伸，而沟槽680b自侧表面692 朝基底640的内部延伸。沟槽680a或680b接近上表面640a的口径不等于于沟槽680a或 680b接近下表面640b的口径。晶片封装体620还包括至少一绝缘层604，位于沟槽的侧壁上。晶片封装体620还包括至少一导电图案(例如是导电图案606a及606b)，位于绝缘层 604上。而且，侧表面与沟槽中的导电图案之间隔有预定距离(例如是距离dl或d2)而使部分的绝缘层604露出。即，沟槽的侧壁上的导电图案相对于侧表面而内缩，因而不致于在切割承载晶圆时受到切割刀的拉扯，可确保所形成的侧边电极的品质。如图6所示，可于承载基底640上设置至少一晶片660，其例如是(但不限于)发光二极管晶片。晶片660上可具有至少一导电区，例如是导电区660a及660b。以发光二极管晶片为例，导电区660a及660b可例如分别是发光二极管晶片的P电极及N电极。在一实施例中，导电区660a及660b例如可通过线路重布层或焊线(未显示)而分别与导电图案606a及60 电性连接。此外，相似地，晶片封装体620亦可进一步设置于电路板上，并通过形成于晶片封装体620上的侧边电极而与电路板上的接垫电性连接。本发明实施例通过形成具有倾斜侧壁的穿孔，可使侧边电极的形成过程更为顺利，确保切割晶圆时穿孔中的导电图案不受拉扯而脱落。以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
权利要求
1.一种晶片封装体，其特征在于，包括一基底，具有一上表面及一下表面，且具有至少一侧表面；至少一沟槽，自该上表面朝该下表面延伸，且自该侧表面朝该基底的一内部延伸，其中该沟槽接近该上表面的一口径不等于该沟槽接近该下表面的一口径； 至少一绝缘层，位于该沟槽的一侧壁上；至少一导电图案，位于该绝缘层上，且该侧表面与该沟槽中的该导电图案之间隔有一预定距离而使部分的该绝缘层露出；以及至少一导电区，与该导电图案电性连接。
2.根据权利要求1所述的晶片封装体，其特征在于，还包括至少一第二沟槽，自该上表面朝该下表面延伸，且自该基底的一第二侧表面朝该基底的该内部延伸，其中该第二沟槽接近该上表面的一口径不等于该第二沟槽接近该下表面的一口径；至少一第二绝缘层，位于该第二沟槽的一侧壁上；至少一第二导电图案，位于该第二绝缘层上，且该第二侧表面与该第二沟槽中的该第二导电图案之间隔有一第二预定距离而使部分的该第二绝缘层露出；以及至少一第二导电区，与该第二导电图案电性连接。
3.根据权利要求2所述的晶片封装体，其特征在于，还包括一晶片，设置于该基底之上，且该导电区及该第二导电区位于该晶片上。
4.根据权利要求3所述的晶片封装体，其特征在于，该晶片包括一发光晶片。
5.根据权利要求2所述的晶片封装体，其特征在于，还包括至少一第三沟槽，自该上表面朝该下表面延伸，且自该基底的一第三侧表面朝该基底的该内部延伸，其中该第三沟槽接近该上表面的一口径不等于该第三沟槽接近该下表面的一口径；至少一第三绝缘层，位于该第三沟槽的一侧壁上；至少一第三导电图案，位于该第三绝缘层上，且该第三侧表面与该第三沟槽中的该第三导电图案之间隔有一第三预定距离而使部分的该第三绝缘层露出；以及至少一第三导电区，与该第三导电图案电性连接。
6.根据权利要求5所述的晶片封装体，其特征在于，该基底包括一半导体基底。
7.根据权利要求6所述的晶片封装体，其特征在于，还包括一漏极区，位于该半导体基底之中，其中该漏极区的导电型式为一第一导电型式； 一掺杂区，位于该半导体基底之中，其中该掺杂区的导电型式为一第二导电型式； 一源极区，位于该掺杂区之中，该源极区的导电型式为该第一导电型式；以及一栅极，位于该半导体基底之上或埋于该半导体基底之中，且与该半导体基底之间隔有一栅极介电层，其中该漏极区包括该导电区； 该源极区包括该第二导电区，以及该栅极包括该第三导电区。
8.根据权利要求7所述的晶片封装体，其特征在于，该侧表面、该第二侧表面及该第三侧表面的至少其中之二为不同的侧表面或相同的侧表面。
9.根据权利要求2所述的晶片封装体，其特征在于，该侧表面及该第二侧表面为不同的侧表面或相同的侧表面。
10.根据权利要求1所述的晶片封装体，其特征在于，还包括一电路板，具有至少一接垫，其中该基底设置于该电路板之上，且该导电图案电性连接该接垫。
11.一种晶片封装体的形成方法，其特征在于，包括提供一晶圆，该晶圆包括由多条预定切割道所划分的多个区域； 于与所述预定切割道重叠的位置上形成多个穿孔，贯穿该晶圆的一上表面及一下表面，所述穿孔中其中一穿孔接近该上表面的一口径不等于该其中一穿孔接近该下表面的一口径；于所述穿孔的侧壁上形成一绝缘层； 于该绝缘层上形成一导电材料层；将该导电材料层图案化为彼此分离的多个导电图案，所述导电图案不与所述预定切割道接触；使每一所述导电图案分别与对应的一导电区电性连接；以及沿着所述预定切割道切割该晶圆以形成多个晶片封装体。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，所述导电图案的形成包括于所述穿孔中的该绝缘层上形成一晶种层；于该晶种层上形成一图案化电镀光阻层，该图案化电镀光阻层覆盖部分的该晶种层而使不与所述预定切割道接触的部分的该晶种层露出；于露出的该晶种层及该图案化电镀光阻层上形成一电镀导电层； 移除该图案化电镀光阻层以使该图案化电镀光阻层下方的与所述预定切割道接触的部分的该晶种层露出；以及在移除该图案化电镀光阻层之后，移除露出的该晶种层以形成所述导电图案。
13.根据权利要求12所述的晶片封装体的形成方法，其特征在于，该图案化电镀光阻层为一负型光阻。
14.根据权利要求13所述的晶片封装体的形成方法，其特征在于，该图案化电镀光阻层的形成包括于所述穿孔中的该晶种层上形成一电镀光阻层；分别遮住每一所述穿孔的开口的两侧，并使所述预定切割道露出；对所述穿孔照射一光线以使所述预定切割道附近的部分的该电镀光阻层硬化；以及移除未被该光线照射的该电镀光阻层以形成该图案化电镀光阻层。
15.根据权利要求12所述的晶片封装体的形成方法，其特征在于，于移除该图案化电镀光阻层之时，同时移除形成于该图案化电镀光阻层的正上方的部分的该电镀导电层。
16.根据权利要求12所述的晶片封装体的形成方法，其特征在于，于移除露出的该晶种层期间，同时移除部分的该电镀导电层而使该电镀导电层的厚度变薄。
17.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括于该晶圆的所述区域上设置多个晶片，其中每一所述晶片包括该导电区。
18.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该晶圆包括一半导体晶圆。
19.根据权利要求18所述的晶片封装体的形成方法，其特征在于，该半导体晶圆包括多个功率金属氧化物场效应晶体管元件。
20.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该晶圆的切割步骤采用一切割刀进行，且于沿着所述预定切割道切割该晶圆期间，该切割刀不与所述导电图案直接接触。
全文摘要
本发明提供一种晶片封装体及其形成方法，该晶片封装体包括一基底，具有一上表面及一下表面，且具有至少一侧表面；至少一沟槽，自该上表面朝该下表面延伸，且自该侧表面朝该基底的一内部延伸，其中该沟槽接近该上表面的一口径不等于该沟槽接近该下表面的一口径；至少一绝缘层，位于该沟槽的一侧壁上；至少一导电图案，位于该绝缘层上，且该侧表面与该沟槽中的该导电图案之间隔有一预定距离而使部分的该绝缘层露出；以及至少一导电区，与该导电图案电性连接。本发明通过形成具有倾斜侧壁的穿孔，可使侧边电极的形成过程更为顺利，确保切割晶圆时穿孔中的导电图案不受拉扯而脱落。
文档编号H01L21/60GK102214623SQ20111008681
公开日2011年10月12日 申请日期2011年4月7日 优先权日2010年4月7日
发明者刘建宏, 郑家明 申请人:精材科技股份有限公司