专利名称：薄膜晶体管及其制造方法
技术领域：
所描述的技术总体涉及一种薄膜晶体管及其制造方法。
背景技术：
一般而言，薄膜晶体管包括栅电极、形成在栅电极上且通过栅极绝缘层与栅电极电绝缘的半导体层以及与半导体层相接触的源电极和漏电极。当薄膜晶体管的栅极绝缘层被金属或掺杂剂污染时，可能会产生泄漏电流或截止电流(Ioff)。虽然当薄膜晶体管处于截止状态时，由于电子不会迁移到半导体层中，因而似乎不会有电流流动，但是泄漏电流意味着由于存在穿过半导体层的电子，故在截止状态下可能会有电流流动。为了防止泄漏电流，可以在半导体层中形成栅电极与源电极和漏电极不重叠的偏移(offset)区。然而，偏移区可能会使导通电流(Ion)减小。进一步地，当栅电极与源电极和漏电极重叠而没有形成偏移区时，可能会产生对准误差(alignmenterror)，从而可能使薄膜晶体管的特性劣化。
背景技术：
部分公开的以上信息仅仅用于增强对所描述的技术的背景的理解，因此可能包含并不构成在本国已为本领域普通技术人员所公知的现有技术的信息。
发明内容
本发明的实施例提供一种能够形成偏移区的薄膜晶体管及其制造方法。根据示例性实施例的薄膜晶体管包括基板；在所述基板上的栅电极；覆盖所述栅电极的栅极绝缘层；在所述栅极绝缘层上的与所述栅电极相对应的半导体层；覆盖所述半导体层和所述栅极绝缘层的保护层，具有使所述半导体层的部分露出的源极接触孔和漏极接触孔；和在所述保护层上的源电极和漏电极，分别通过所述源极接触孔和所述漏极接触孔连接到所述半导体层，其中所述半导体层在与所述保护层的所述源极接触孔相对应的部分处具有源极偏移槽。所述半导体层可以包括与所述源电极相接触的源极区，与所述漏电极相接触的漏极区，和位于所述源极区与所述漏极区之间的沟道区，其中所述源极偏移槽将所述源极区与所述沟道区隔开。所述半导体层可以包括从非晶硅、多晶硅、氧化物半导体、微晶硅和激光晶化硅组成的组中选择的材料。所述源极接触孔可以使所述半导体层的所述源极区和所述源极偏移槽露出。所述源电极可以覆盖所述源极接触孔的部分，而所述漏电极可以至少覆盖所述漏极接触孔的部分。所述源极偏移槽的宽度可以在Iym到10 μ m的范围之内。所述半导体层可以进一步包括在与所述保护层的所述漏极接触孔相对应的部分处的漏极偏移槽，所述漏极偏移槽可以将所述漏极区与所述沟道区隔开，并且所述漏极接触孔可以使所述半导体层的所述漏极区和所述漏极偏移槽露出。所述漏电极可以覆盖所述漏极接触孔的部分，并且所述漏极偏移槽的宽度可以在 Ιμ 至Ij 10 μ m的范围之内。根据示例性实施例的制造薄膜晶体管的方法包括在基板上形成栅电极；形成覆盖所述栅电极的栅极绝缘层；在所述栅极绝缘层上形成半导体层；形成具有源极接触孔和漏极接触孔的保护层，所述源极接触孔和所述漏极接触孔使在所述栅极绝缘层上的所述半导体层露出；在所述保护层上形成分别通过所述源极接触孔和所述漏极接触孔连接到所述半导体层的源电极和漏电极；以及对通过所述源极接触孔露出的半导体层进行蚀刻以形成源极偏移槽。所述源电极可以覆盖所述源极接触孔的部分，并且所述源极偏移槽可以将所述半导体层的源极区与沟道区隔开。在形成所述源极偏移槽的同时，可以通过所述漏极接触孔露出的半导体层被蚀刻以形成漏极偏移槽，并且所述漏电极可以覆盖所述漏极接触孔的部分。所述漏极偏移槽可以将所述半导体层的漏极区与沟道区隔开。根据本发明另一实施例的薄膜晶体管包括基板；在所述基板上的至少一个栅电极；覆盖所述至少一个栅电极的栅极绝缘层；在所述栅极绝缘层上与所述至少一个栅电极相对应并且彼此隔开的多个半导体层；覆盖所述多个半导体层和所述栅极绝缘层的保护层，具有使所述多个半导体层露出的多个源极接触孔和多个漏极接触孔；和在所述保护层上的多个源电极和多个漏电极，通过所述多个源极接触孔和所述多个漏极接触孔连接到所述多个半导体层，其中所述多个半导体层在与所述保护层的所述多个源极接触孔和所述多个漏极接触孔相对应的位置处分别具有多个源极偏移槽和多个漏极偏移槽。所述多个源电极可以彼此相连接，并且所述多个漏电极可以彼此相连接。
所述至少一个栅电极可以包括通过栅极线彼此相连接的多个栅电极。所述多个半导体层中的每个半导体层可以包括源极区，与所述多个源电极中的对应的源电极相接触，漏极区，与所述多个漏电极中的对应的漏电极相接触，以及在所述源极区与所述漏极区之间的沟道区，其中所述多个源极偏移槽中的每个源极偏移槽将所述源极区与所述沟道区隔开，并且所述多个漏极偏移槽中的每个漏极偏移槽将所述漏极区与所述沟道区隔开。所述多个源极接触孔中的每个源极接触孔可以使所述多个半导体层中的对应的半导体层的源极区和所述多个源极偏移槽中的对应的源极偏移槽露出，并且所述多个漏极接触孔中的每个漏极接触孔可以使所述多个半导体层中的对应的半导体层的漏极区和所述多个漏极偏移槽中的对应的漏极偏移槽露出。所述多个源电极中的每个源电极可以覆盖所述多个源极接触孔中的对应的源极接触孔的部分，并且所述多个漏电极中的每个漏电极可以覆盖所述多个漏极接触孔中的对应的漏极接触孔的部分。根据实施例，形成在源极区与沟道区之间的源极偏移槽和形成在漏极区与沟道区之间的漏极偏移槽分别起到源极偏移区和漏极偏移区的作用，以便在薄膜晶体管处于截止状态时阻挡半导体层的电子迁移路径，从而防止泄漏电流。
并且，可以在形成源电极和漏电极的同时对露出的半导体层进行蚀刻以形成源极偏移槽和漏极偏移槽，从而抑制泄漏电流的产生。可以通过简单的制造工艺来形成源极偏移区和漏极偏移区。进一步地，可以在至少一个栅电极上形成多个半导体层、多个源电极和多个漏电极以放大导通电流，从而可以减缓(或防止)由源极偏移槽和漏极偏移槽引起的导通电流的减小。
图1是根据第一示例性实施例的薄膜晶体管的布局图。图2是对图1的薄膜晶体管沿线条II-II进行截取而得到的剖面图。图3是示出测得的图1所示的薄膜晶体管的电特性的曲线图。图4是示出根据制造图1的薄膜晶体管的方法形成源电极和漏电极的步骤的剖面图。图5是根据第二示例性实施例的薄膜晶体管的布局图。图6是对图5的薄膜晶体管沿线条VI-VI进行截取而得到的剖面图。图7是根据第三示例性实施例的薄膜晶体管的布局图。图8是根据第四示例性实施例的薄膜晶体管的布局图。
具体实施例方式在下文中，将示出若干个实施例，并参照附图对其进行详细描述，以被本领域技术人员实施。然而，本发明可以以不同的方式来修改，而不局限于这里所描述的实施例。进一步地，在这些实施例中，相同的附图标记在说明书中始终表示相同的元件，在第一实施例中有代表性地描述元件，在第二实施例中仅描述那些不同于第一实施例的元件的第二实施例的元件。省略了与本发明无关的某些部件的描述，并且在说明书中，相同的附图标记始终表示相同的元件。进一步地，为了更好地理解和易于描述，附图中所示的组成构件的尺寸和厚度是任意地给出的，本发明不局限于所示出的尺寸和厚度。在图中，为了清楚起见，夸大了层、膜、板、区等的厚度。应当理解，当诸如层、膜、区或基板之类的元件被称为在另一元件“上”时，它可以直接位于该另一元件上，也可以存在中间元件。现在将参照图1和图2描述根据第一示例性实施例的薄膜晶体管。图1是根据第一示例性实施例的薄膜晶体管的布局图，并且图2是对图1的薄膜晶体管沿线条II-II进行截取而得到的剖面图。如图1和图2所示，在根据第一示例性实施例的薄膜晶体管中，栅电极IM形成在由透明玻璃或塑料制成的基板110上。栅电极IM发送栅极信号，并且基本沿横向延伸从而连接到栅极线121。在栅电极IM上形成由氮化硅(SiNx)或氧化硅(SiOx)制成的栅极绝缘层140。栅极绝缘层140覆盖栅电极124以用于绝缘。
半导体层巧4形成在栅极绝缘层140上，并且半导体层巧4与栅电极IM重叠。半导体层巧4可以包括从非晶硅(a-Si)、多晶硅(poly-Si)、氧化物半导体、微晶硅或激光晶化硅中选择的材料。半导体层IM包括源极区151、漏极区153以及位于源极区151与漏极区153之间的沟道区152。在源极区151与沟道区152之间形成有源极偏移槽dl，从而将源极区151 与沟道区152隔开(或分开)，并且在漏极区153与沟道区152之间形成有漏极偏移槽d2， 从而将漏极区153与沟道区152隔开(或分开)。如上所述，源极偏移槽dl形成在源极区 151与沟道区152之间，而漏极偏移槽d2形成在漏极区153与沟道区152之间，从而形成防止泄漏电流的源极偏移区和漏极偏移区。源极偏移槽dl和漏极偏移槽d2在薄膜晶体管处于截止状态时阻挡半导体层154中的电子迁移路径，从而可以防止泄漏电流。源极偏移槽dl的宽度可以在1 μ m到10 μ m的范围之内，并且漏极偏移槽d2的宽度可以在1 μ m到10 μ m的范围之内。当源极偏移槽dl和漏极偏移槽d2的宽度小于1 μ m 时，可能会产生泄漏电流，而当源极偏移槽dl和漏极偏移槽d2的宽度大于10 μ m时，可能会减小导通电流(Ion)。在半导体层巧4和栅极绝缘层140上形成由氮化硅或氧化硅制成的保护层160。 保护层160具有使半导体层154的源极区151和源极偏移槽dl露出的源极接触孔161和使半导体层154的漏极区153和漏极偏移槽d2露出的漏极接触孔162。保护层160可以在图案化导电层以形成源电极173和漏电极175的过程中用作蚀刻停止层，从而保护半导体层154的沟道区152。通过源极接触孔161与半导体层154的源极区151相接触的源电极173和通过漏极接触孔162与半导体层154的漏极区153相接触的漏电极175形成在保护层160上。漏电极175关于栅电极IM与源电极173相对。源电极173并未覆盖整个源极接触孔161，而是仅仅覆盖了半导体层154的通过源极接触孔161露出的源极区151。漏电极175并未覆盖整个漏极接触孔162，而是仅仅覆盖半导体层154的通过漏极接触孔162露出的漏极区 153。相应地，半导体层154的源极偏移槽dl通过源极接触孔161的部分露出，而半导体层 154的漏极偏移槽d2通过漏极接触孔162的部分露出。图3是示出测得的图1所示的薄膜晶体管的电特性的曲线图。图3示出漏极电流 (或泄漏电流)(Id)随图1的薄膜晶体管的不同栅极电压(Vg)的变化。如图3所示，在半导体层154中未形成源极偏移槽dl或漏极偏移槽d2的常规薄膜晶体管的情况下，在薄膜晶体管处于截止状态时，泄漏电流约为5X10_13A。然而，随着半导体层1 中的源极偏移槽dl或漏极偏移槽d2的宽度从1 μ m增大到4 μ m,泄漏电流小于 5 X KT13A。如上所述，形成在源极区151与沟道区152之间的源极偏移槽dl和形成在漏极区 153与沟道区152之间的漏极偏移槽d2分别起到源极偏移区和漏极偏移区的作用，使得在薄膜晶体管处于截止状态时，半导体层154中的电子迁移路径被阻挡，从而防止泄漏电流。接下来，将参照图2和图4描述根据示例性实施例的制造图1和图2所示薄膜晶体管的方法。图4是示出根据制造图1的薄膜晶体管的方法形成源电极和漏电极的步骤的剖面图。
首先，如图4所示，在基板110上形成导电层并对其图案化以形成栅电极124。接下来，在基板110和栅电极IM上形成由氮化硅或氧化硅制成的栅极绝缘层140。然后，在栅极绝缘层140上形成半导体层154。半导体层巧4与栅电极IM相重叠。并且，在栅极绝缘层140和半导体层巧4上形成由氮化硅或氧化硅制成的保护层160。对保护层160进行图案化以形成使半导体层1 露出的源极接触孔161和漏极接触孔162。源极接触孔161 使半导体层154的源极区151露出，而漏极接触孔162使半导体层154的漏极区153露出。 然后在保护层160上形成分别通过源极接触孔161和漏极接触孔162连接到半导体层154 的源电极173和漏电极175。这里，源电极173覆盖源极接触孔161的部分，而漏电极175 覆盖漏极接触孔162的部分。相应地，半导体层154的通过源极接触孔161露出的部分被源电极173覆盖，而半导体层154的通过漏极接触孔162露出的部分被漏电极175覆盖。接下来，如图2所示，对半导体层154的通过未被源电极173覆盖的源极接触孔 161露出的部分进行蚀刻以形成源极偏移槽dl，并且同时对半导体层154的通过未被漏电极175覆盖的漏极接触孔162露出的部分进行蚀刻以形成漏极偏移槽d2。如上所述，在形成源电极173和漏电极175时，对露出的半导体层巧4进行蚀刻以形成源极偏移槽dl和漏极偏移槽d2，从而可以(例如通过简单的制造工艺)制造抑制泄漏电流的产生的源极偏移区和漏极偏移区。尽管在第一示例性实施例中形成了源极偏移区和漏极偏移区，但是在其它实施例中，可以只形成源极偏移区来防止泄漏电流并同时提高导通电流。接下来，将参照图5和图6描述根据第二示例性实施例的薄膜晶体管。图5是根据第二示例性实施例的薄膜晶体管的布局图，而图6是对图5的薄膜晶体管沿线条VI-VI进行截取而得到的剖面图。第二示例性实施例与图1至4所示的第一示例性实施例基本相同，不同之处仅在于只形成了源极偏移区。因此省略重复的描述。另外，在第一示例性实施例中漏极偏移槽 d2充当电阻器，因而可以提高导通电流。如图5和图6所示，在根据第二示例性实施例的薄膜晶体管中，半导体层IM形成在栅极绝缘层140上。半导体层巧4包括源极区151、漏极区153和位于源极区151与漏极区153之间的沟道区152，并且源极偏移槽dl形成在源极区151与沟道区152之间，从而将源极区151与沟道区152隔开(或分开)。如上所述，源极偏移槽dl形成在源极区151与沟道区152之间，从而形成防止泄漏电流的源极偏移区。源极偏移槽dl在薄膜晶体管处于截止状态时阻挡在半导体层154中的电子迁移路径，从而防止泄漏电流的产生。源极偏移槽dl的宽度可以在Iym到IOym的范围之内。当源极偏移槽dl的宽度小于Iym时，可能会产生(例如容易产生)泄漏电流，而当源极偏移槽dl的宽度大于 IOym时，可能会减小导通电流(Ion)。在半导体层巧4和栅极绝缘层140上形成由氮化硅或氧化硅制成的保护层160。 保护层160具有使半导体层154的源极区151和源极偏移槽dl露出的源极接触孔161和使半导体层154的漏极区153露出的漏极接触孔162。在保护层160上形成源电极173和漏电极175。源电极173通过源极接触孔161与半导体层154的源极区151相接触，而漏电极175通过漏极接触孔162与半导体层154的漏极区153相接触。源电极173并未覆盖源极接触孔161，而是仅仅覆盖了半导体层154的通过源极接触孔161露出的源极区151，而漏电极175覆盖漏极接触孔162，使得半导体层154的漏极区153没有被露出。相应地，半导体层154的源极偏移槽dl通过源极接触孔161的部分被完全露出。尽管在第一示例性实施例中，在一个栅电极IM上形成有一个半导体层154、一个源电极173和一个漏电极175，但是在其他实施例中，可以在一个栅电极IM上形成多个半导体层154、多个源电极173和多个漏电极175，以防止由源极偏移槽dl和漏极偏移槽d2 引起的导通电流的减小并放大导通电流。接下来，将参照图7描述根据第三示例性实施例的薄膜晶体管。图7是根据第三示例性实施例的薄膜晶体管的布局图。第三示例性实施例与图1至4所示的第一示例性实施例基本相同，不同之处仅在于，在第三示例性实施例中，在一个栅电极IM上形成了多个半导体层154、多个源电极173 和多个漏电极175。如图7所示，在根据第三示例性实施例的薄膜晶体管中，栅电极IM形成在基板 110上，多个半导体层巧4形成在栅电极上124，并且多个半导体层巧4与栅电极IM相重叠。第三示例性实施例示出三个半导体层，但是多于三个半导体层也是可以的。多个半导体层巧4包括彼此隔开的第一半导体层IMa、第二半导体层154b和第三半导体层15如。在第一半导体层巧如、第二半导体层1Mb、第三半导体层15 和栅极绝缘层140 上形成保护层160。保护层160具有使多个半导体层154的源极区151和源极偏移槽dl露出的多个源极接触孔161和使多个半导体层154的漏极区153和漏极偏移槽d2露出的多个漏极接触孔162。具体来说，保护层160具有使第一半导体层15 的源极区151和源极偏移槽dl露出的第一源极接触孔161a和使第一半导体层15 的漏极区153和漏极偏移槽d2露出的第一漏极接触孔16加。并且，保护层160具有使第二半导体层154b的源极区 151和源极偏移槽dl露出的第二源极接触孔161b和使第二半导体层154b的漏极区153和漏极偏移槽d2露出的第二漏极接触孔162b。进一步，保护层160还具有使第三半导体层 154c的源极区151和源极偏移槽dl露出的第三源极接触孔161c和使第三半导体层15 的漏极区153和漏极偏移槽d2露出的第三漏极接触孔162c。在保护层160上形成多个源电极173和多个漏电极175。多个源电极173通过多个源极接触孔161与多个半导体层154的源极区151相接触，而多个漏电极175通过多个漏极接触孔162与多个半导体层154的漏极区153相接触。具体来说，第一源电极173a通过第一源极接触孔161a与第一半导体层15 的源极区151相接触，而第一漏电极17 通过第一漏极接触孔16 与第一半导体层15 的漏极区153相接触。第二源电极17 通过第二源极接触孔161b与第二半导体层154b的源极区151相接触，而第二漏电极17 通过第二漏极接触孔162b与第二半导体层154b的漏极区153相接触。第三源电极173c通过第三源极接触孔161c与第三半导体层15 的源极区151相接触，而第三漏电极175c通过第三漏极接触孔162c与第三半导体层15 的漏极区153相接触。第一源电极173a、第二源电极17 和第三源电极173c并不完全覆盖第一源极接触孔161a、第二源极接触孔161b和第三源极接触孔161c。相反地，第一源电极173a、第二源电极17 和第三源电极173c仅覆盖第一半导体层15 、第二半导体层154b和第三半导体层15 的源极区151的分别通过第一源极接触孔161a、第二源极接触孔161b和第三源极接触孔161c露出的部分。第一漏电极175a、第二漏电极17 和第三漏电极175c并不完全覆盖第一漏极接触孔162a、第二漏极接触孔162b和第三漏极接触孔162c，而是仅仅覆盖第一半导体层IMa、第二半导体层154b和第三半导体层15 的漏极区153的分别通过第一漏极接触孔162a、第二漏极接触孔162b和第三漏极接触孔162c露出的部分。相应地，第一至第三半导体层M4a、154b和15 的源极偏移槽dl通过第一至第三源极接触孔161a、 161b和161c的部分完全露出，而第一至第三半导体层M4a、154b和15 的漏极偏移槽d2 通过第一至第三漏极接触孔162a、162b和162c的部分完全露出。并且，第一至第三源电极173a、173b和173c彼此相连接，而第一至第三漏电极 175a、17 和175c彼此相连接。相应地，电子可以通过(或沿)第一至第三半导体层15如、 154b和15 的沟道区152迁移以便增大导通电流。尽管在第三示例性实施例中，在一个栅电极IM上形成了多个半导体层154、多个源电极173和多个漏电极175，但是在其它实施例中，也可以在多个栅电极IM上形成多个半导体层154、多个源电极173和多个漏电极175以便放大导通电流。相应地，可以防止导通电流由于源极偏移槽dl和漏极偏移槽d2而减小。接下来，将参照图8描述根据第四示例性实施例的薄膜晶体管。图8是根据第四示例性实施例的薄膜晶体管的布局图。第四示例性实施例与图7所示的第三示例性实施例基本相同，不同之处仅在于在多个栅电极1 上形成了多个半导体层154、多个源电极173和多个漏电极175。如图8所示，在根据第四示例性实施例的薄膜晶体管中，多个栅电极IM形成在基板110上，并且多个栅电极124通过栅极线121相连接。第四示例性实施例示出四个栅电极，但是栅电极的数目不限于此。多个栅电极1 包括第一栅电极IMa、第二栅电极124b、 第三栅电极12 和第四栅电极124d。在第一栅电极12 上形成多个半导体层M4a、154b和lMc，并且多个半导体层 M4a、154b和15 与第一栅电极12 相重叠。在多个半导体层M4a、154b和15 和栅极绝缘层140上形成保护层160。保护层160具有使多个半导体层M4a、154b和15 的源极区151和源极偏移槽dl露出的多个源极接触孔161a、161b和161c和使多个半导体层15如、 154b和15 的漏极区153和漏极偏移槽d2露出的多个漏极接触孔162a、162b和162c。在保护层160上形成多个源电极173a、17!3b和173c和多个漏电极175aU75b ^P 175c。多个源电极173a、173b和173c通过多个源极接触孔161a、161b和161c与多个半导体层15如、 154b和15 的源极区151相接触，而多个漏电极175a、17 和175c通过多个漏极接触孔 162a、162b和162c与多个半导体层M4a、154b和15 的漏极区153相接触。并且多个源电极173a、17 和173c彼此相连接，而多个漏电极175a、17 和175c彼此相连接。相应地，电子可以通过(或沿)多个半导体层M4a、154b和15 的沟道区152迁移以便增大导通电流。并且，在图8中，在第二栅电极124b上形成了多个半导体层IMa、154b和15 ；多个源极接触孔161a、161b和161c ；多个漏极接触孔162a、16 和162c ；多个源电极173a、 173b和173c ；以及多个漏电极175a、175b和175c。然而，形成在第二栅电极124b上的源电极173a、173b和173c和漏电极175a、175b和175c被定位(或设置)在与形成在第一栅电极124a上的源电极173a、173b和173c和漏电极175aU75b和175c相对的位置。形成在第一栅电极12 上的多个源电极173a、17;3b和173c连接到形成在第二至第四栅电极lMb、12k和124d上的多个源电极173a、17;3b和173c，而形成在第一栅电极12 上的多个漏电极175a、17 和175c连接到形成在第二至第四栅电极1Mb、12 和 124d上的多个漏电极17如、17恥和175c。相应地，电子可以通过(或沿)多个半导体层 154aU54b和15 的沟道区152迁移以便增大导通电流。尽管已结合目前所认为的实用的示例性实施例对本公开内容进行了描述，但是应当理解本发明不限于所公开的实施例，而是相反，意在覆盖包括在所附权利要求及其等同物的精神和范围之内的各种修改和等同布置。〈对符号的说明〉124:栅电极140:栅极绝缘层154 半导体层160 保护层161 源极接触孔162 漏极接触孔173:源电极175:漏电极dl 源极偏移槽d2 漏极偏移槽
权利要求
1.一种薄膜晶体管，包括 基板；在所述基板上的栅电极； 覆盖所述栅电极的栅极绝缘层；在所述栅极绝缘层上的与所述栅电极相对应的半导体层；覆盖所述半导体层和所述栅极绝缘层的保护层，具有使所述半导体层的部分露出的源极接触孔和漏极接触孔；和在所述保护层上的源电极和漏电极，分别通过所述源极接触孔和所述漏极接触孔连接到所述半导体层，其中所述半导体层在与所述保护层的所述源极接触孔相对应的部分处具有源极偏移槽。
2.如权利要求1所述的薄膜晶体管，其中所述半导体层包括与所述源电极相接触的源极区， 与所述漏电极相接触的漏极区，和位于所述源极区与所述漏极区之间的沟道区， 其中所述源极偏移槽将所述源极区与所述沟道区隔开。
3.如权利要求2所述的薄膜晶体管，其中所述半导体层包括从非晶硅、多晶硅、氧化物半导体、微晶硅和激光晶化硅组成的组中选择的材料。
4.如权利要求2所述的薄膜晶体管，其中所述源极接触孔使所述半导体层的所述源极区和所述源极偏移槽露出。
5.如权利要求4所述的薄膜晶体管，其中所述源电极覆盖所述源极接触孔的部分。
6.如权利要求5所述的薄膜晶体管，其中所述漏电极至少覆盖所述漏极接触孔的部分。
7.如权利要求5所述的薄膜晶体管，其中所述源极偏移槽的宽度在Iym到10 μ m的范围之内。
8.如权利要求5所述的薄膜晶体管，其中所述半导体层进一步包括在与所述保护层的所述漏极接触孔相对应的部分处的漏极偏移槽。
9.如权利要求8所述的薄膜晶体管，其中所述漏极偏移槽将所述漏极区与所述沟道区隔开。
10.如权利要求9所述的薄膜晶体管，其中所述漏极接触孔使所述半导体层的所述漏极区和所述漏极偏移槽露出。
11.如权利要求10所述的薄膜晶体管，其中所述漏电极覆盖所述漏极接触孔的部分。
12.如权利要求11所述的薄膜晶体管，其中所述漏极偏移槽的宽度在Iym到10 μ m的范围之内。
13.—种制造薄膜晶体管的方法，包括 在基板上形成栅电极；形成覆盖所述栅电极的栅极绝缘层； 在所述栅极绝缘层上形成半导体层；形成具有源极接触孔和漏极接触孔的保护层，所述源极接触孔和所述漏极接触孔使在所述栅极绝缘层上的所述半导体层露出；在所述保护层上形成分别通过所述源极接触孔和所述漏极接触孔连接到所述半导体层的源电极和漏电极；以及对通过所述源极接触孔露出的半导体层进行蚀刻以形成源极偏移槽。
14.如权利要求13所述的制造薄膜晶体管的方法，其中所述源电极覆盖所述源极接触孔的部分。
15.如权利要求14所述的制造薄膜晶体管的方法，其中所述源极偏移槽将所述半导体层的源极区与沟道区隔开。
16.如权利要求15所述的制造薄膜晶体管的方法，其中在形成所述源极偏移槽的同时，通过所述漏极接触孔露出的半导体层被蚀刻以形成漏极偏移槽。
17.如权利要求16所述的制造薄膜晶体管的方法，其中所述漏电极覆盖所述漏极接触孔的部分。
18.如权利要求17所述的制造薄膜晶体管的方法，其中所述漏极偏移槽将所述半导体层的漏极区与沟道区隔开。
19.一种薄膜晶体管，包括 基板；在所述基板上的至少一个栅电极； 覆盖所述至少一个栅电极的栅极绝缘层；在所述栅极绝缘层上与所述至少一个栅电极相对应并且彼此隔开的多个半导体层； 覆盖所述多个半导体层和所述栅极绝缘层的保护层，具有使所述多个半导体层露出的多个源极接触孔和多个漏极接触孔；和在所述保护层上的多个源电极和多个漏电极，通过所述多个源极接触孔和所述多个漏极接触孔连接到所述多个半导体层，其中所述多个半导体层在与所述保护层的所述多个源极接触孔和所述多个漏极接触孔相对应的位置处分别具有多个源极偏移槽和多个漏极偏移槽。
20.如权利要求19所述的薄膜晶体管，其中所述多个源电极彼此相连接，并且所述多个漏电极彼此相连接。
21.如权利要求20所述的薄膜晶体管，其中所述至少一个栅电极包括通过栅极线彼此相连接的多个栅电极。
22.如权利要求21所述的薄膜晶体管，其中所述多个半导体层中的每个半导体层包括 源极区，与所述多个源电极中的对应的源电极相接触， 漏极区，与所述多个漏电极中的对应的漏电极相接触，以及在所述源极区与所述漏极区之间的沟道区，其中所述多个源极偏移槽中的每个源极偏移槽将所述源极区与所述沟道区隔开，并且所述多个漏极偏移槽中的每个漏极偏移槽将所述漏极区与所述沟道区隔开。
23.如权利要求22所述的薄膜晶体管，其中所述多个源极接触孔中的每个源极接触孔使所述多个半导体层中的对应的半导体层的源极区和所述多个源极偏移槽中的对应的源极偏移槽露出，并且所述多个漏极接触孔中的每个漏极接触孔使所述多个半导体层中的对应的半导体层的漏极区和所述多个漏极偏移槽中的对应的漏极偏移槽露出。
24.如权利要求23所述的薄膜晶体管，其中所述多个源电极中的每个源电极覆盖所述多个源极接触孔中的对应的源极接触孔的部分，并且所述多个漏电极中的每个漏电极覆盖所述多个漏极接触孔中的对应的漏极接触孔的部分。
全文摘要
提供了一种薄膜晶体管及其制造方法。薄膜晶体管包括基板；在所述基板上的栅电极；覆盖所述栅电极的栅极绝缘层；在所述栅极绝缘层上的与所述栅电极相对应的半导体层；覆盖所述半导体层和所述栅极绝缘层的保护层，具有使所述半导体层的部分露出的源极接触孔和漏极接触孔；和在所述保护层上的源电极和漏电极，分别通过所述源极接触孔和所述漏极接触孔连接到所述半导体层，其中所述半导体层在与所述保护层的源极接触孔相对应的部分处具有源极偏移槽。
文档编号H01L29/786GK102456743SQ201110097468
公开日2012年5月16日 申请日期2011年4月15日 优先权日2010年10月22日
发明者张宰赫, 朴正根, 金正晥 申请人:三星移动显示器株式会社